CN110910942B - 位线的筛选方法、装置、存储设备和存储介质 - Google Patents
位线的筛选方法、装置、存储设备和存储介质 Download PDFInfo
- Publication number
- CN110910942B CN110910942B CN201811089912.5A CN201811089912A CN110910942B CN 110910942 B CN110910942 B CN 110910942B CN 201811089912 A CN201811089912 A CN 201811089912A CN 110910942 B CN110910942 B CN 110910942B
- Authority
- CN
- China
- Prior art keywords
- detected
- area
- bit line
- voltage
- bit lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Abstract
本发明实施例公开了一种位线的筛选方法、装置、存储设备和存储介质。所述方法包括:对相互独立的每一个待检测区域中所有位线以间隔施加相同电压的方式施加设定时间的第一检测电压和第二检测电压,对每一个待检测区域中的所有字线施加设定时间的截止电压;对每一个待检测区域进行检验编程操作,使每一个待检测区域中任意相邻的两个存储单元存储的数据均不同;校验每一个待检测区域中所有存储单元的存储数据是否与检验编程操作匹配;将存储数据与检验编程操作不匹配的存储单元对应的位线确定为失效位线。本发明实施例的技术方案解决了现有的失效位线检测方法难以检测出潜在失效位线的技术缺陷,实现了一次性快速、准确地检测出全部失效位线。
Description
技术领域
本发明实施例涉及存储设备检测技术领域,尤其涉及一种位线的筛选方法、装置、存储设备和存储介质。
背景技术
对于半导体器件的大规模生产,通过对设计和制造后的半导体器件进行失效分析是提高产率、改善工艺技术可靠性和稳定性的重要手段。
对半导体存储器件而言,位线间的短路是一种常见的失效情况,位线的短路将使两条位线上的所有存储单元失去作用,使得存储芯片的存储容量降低,因此,针对半导体存储器件的位线失效分析是非常重要的。现有技术中,具体有通过电测试(chip probingtest)测量每两条位线之间的电压是否超过阈值,从而找出失效位线的位置,还有通过编程——检验的方式找出失效位线。
发明人在实现本发明的过程中,发现现有技术存在如下缺陷:难以检测出潜在的,需要通过一段时间的使用才会显现的失效位线。
发明内容
有鉴于此,本发明实施例提供了一种位线的筛选方法、装置、存储设备和存储介质,以优化现有的存储设备中失效位线的筛选方法。
在第一方面,本发明实施例提供了一种位线的筛选方法,包括:
分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对所述每一个待检测区域中的所有字线施加所述设定时间的截止电压,其中,所述第一检测电压与所述第二检测电压之间的电压差大于设定电压差值;
分别对所述每一个待检测区域进行检验编程操作,以使所述每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
校验所述每一个待检测区域中的所有存储单元的存储数据是否与所述检验编程操作匹配;
将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
在上述方法中,优选的是,所述待检测区域具体为NAND FLASH中的一个BLOCK区域,或NOR FLASH中的一个BANK区域。
在上述方法中,优选的是,在所述将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后,还包括:
分别判断所述每一个待检测区域中所包括的所述失效位线的数量是否大于设定阈值;
若所述待检测区域中所包括的所述失效位线的数量大于设定阈值,则弃用该待检测区域;
若所述待检测区域中所包括的所述失效位线的数量小于设定阈值,则确定所述待检测区域为可用区域。
在上述方法中,优选的是,还包括:
如果所述可用区域中所包括的所述失效位线的数量不为0,则使用该可用区域中的备用位线替代所述失效位线。
在上述方法中,优选的是,还包括:
使用属性为备用的一个所述可用区域替代一个被弃用的所述待检测区域。
在第二方面,本发明实施例提供了一种位线的筛选装置,包括:
电压施加模块,用于分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对所述每一个待检测区域中的所有字线施加所述设定时间的截止电压,其中,所述第一检测电压与所述第二检测电压之间的电压差大于设定电压差值;
编程模块,用于分别对所述每一个待检测区域进行检验编程操作,以使所述每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
检验模块,用于校验所述每一个待检测区域中的所有存储单元的存储数据是否与所述检验编程操作匹配;
失效位线确定模块,用于将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
在上述装置中,优选的是,所述待检测区域具体为NAND FLASH中的一个BLOCK区域,或NOR FLASH中的一个BANK区域。
在上述装置中,优选的是,还包括:
数量判断模块,用于在所述将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后,分别判断所述每一个待检测区域中所包括的所述失效位线的数量是否大于设定阈值;
弃用模块,用于若所述待检测区域中所包括的所述失效位线的数量大于设定阈值,则弃用该待检测区域;
可用区域确认模块,用于若所述待检测区域中所包括的所述失效位线的数量小于设定阈值,则确定所述待检测区域为可用区域。
在第三方面,本发明实施例提供了一种存储设备,所述存储设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现本发明任一实施例所述的方法。
在第四方面,本发明实施例提供了一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行本发明任一实施例所述的方法。
本发明实施例提供了一种位线的筛选方法、装置、存储设备和存储介质,通过对待检测区域中的相邻位线施加设定时间的电压差较大的电压,使得潜在的失效位线可以在设定时间内失效,然后根据检验编程操作之后各存储单元的存储数据与检验编程操作的匹配结果,确定失效位线,解决了现有的失效位线检测方法难以检测出潜在的,需要通过一段时间的使用才会显现的失效位线的技术缺陷,实现了一次性快速、准确地检测出全部失效位线。
附图说明
图1是本发明实施例一提供的一种位线的筛选方法的流程图;
图2是本发明实施例二提供的一种位线的筛选方法的流程图;
图3是本发明实施例三提供的一种位线的筛选装置的结构图;
图4是本发明实施例四提供的一种存储设备的结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1为本发明实施例一提供的一种位线的筛选方法的流程图,本实施例的方法可以位线的筛选装置来执行,该装置可通过硬件和/或软件的方式实现,并一般可集成于存储设备中。本实施例的方法具体包括:
S101、分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对每一个待检测区域中的所有字线施加设定时间的截止电压,其中,第一检测电压与第二检测电压之间的电压差大于设定电压差值。
在本实施例中,待检测区域具体可以是NAND FLASH中的一个BLOCK区域,或是NORFLASH中的一个BANK区域等。待检测区域相互独立具体是指不同的待检测区域所包括的位线和字线均不相同。对待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压具体是指对待检测区域中的所有第奇数根位线(例如第一根位线和第三根位线)施加第一检测电压或第二检测电压,对待检测区域中的所有第偶数根位线(例如第二根位线和第四根位线)施加第一检测电压或第二检测电压,同时对第奇数根位线施加的电压与对第偶数根位线施加的电压不同。截止电压具体是指使待检测区域中的所有存储单元截止的电压,典型的可以是0V等。
可以理解的是,由于制作工艺水平、材料质量等方面的限制,使得存储设备(例如NAND FLASH和NOR FLASH)在制作完成之后可能会存在先天缺陷,例如位线之间短路等。进一步地,位线之间短路一般存在两种情况,一种是两根位线中的金属直接相连,导致这两根位线短路;另外一种是由于两根位线之间填充的绝缘材料存在裂缝,使得存储设备在使用一段时间后,通过该裂缝可以使上述这两根位线短路。
针对上述第二种位线短路情况来说,在对存储设备依据现有的出厂检验方法进行检验时,无法检测到上述第二种位线短路情况的存在,由此就会导致用户在购买存储设备并使用一段时间之后,存储设备就会出现存储数据错误的情况,如此会大大降低用户的使用体验,甚至大大降低用户的信任度。在本实施例中,通过步骤101至步骤104组成的位线的筛选方法可以在存储设备出厂前快速、准确地找出之间填充的绝缘材料存在裂缝的相邻位线。
在本实施例中,通过本步骤中对每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的,电压差大于设定电压差值的第一检测电压和第二检测电压,可以使得上述绝缘材料中存在的裂缝真实连通该裂缝两端所连接的两根位线,进而使得上述两根位线真实短路,使得位线之间所填充的绝缘材料存在裂缝这一缺陷在设定时间内得以显现。
进一步地,由于绝缘材料中存在的裂缝真实连通该裂缝两端所连接的两根位线是由第一检测电压和第二检测电压之间的电压差以及设定时间共同作用的结果,那么可以理解到的是:第一检测电压和第二检测电压之间的电压差越大所需的用于使绝缘材料中存在的裂缝真实连通该裂缝两端所连接的两根位线的时间就越短,相应地就可以将设定时间就可以设置的越短;同样地,设定时间越长所需的用于使绝缘材料中存在的裂缝真实连通该裂缝两端所连接的两根位线的电压差值就越小,相应地就可以将第一检测电压和第二检测电压之间的电压差设置的越小。当然,无论怎样第一检测电压与第二检测电压之间的电压差必须保证大于设定电压差值。
S102、分别对每一个待检测区域进行检验编程操作,以使每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同。
在本实施例中,检验编程操作具体是指使得待检测区域中任意相邻的两个存储单元所存储的数据均不相同的编程操作。对不同的待检测区域实施的检验编程操作可以是不同的检验编程操作,只要保证在检验编程操作之后待检测区域中任意相邻的两个存储单元所存储的数据均不相同即可。
S103、校验每一个待检测区域中的所有存储单元的存储数据是否与检验编程操作匹配。
可以理解的是,如果相邻的两根位线存在短路的情况,那么在对其中一根位线中的存储单元A进行编程操作时,另外一根位线上与存储单元A位于同一根字线上的存储单元B同样会被进行编程操作,因为存储单元B的位线的电压被拉高至存储单元A的位线的电压,由此,存储单元B中的存储数据就会出错,与检验编程操作不匹配。
因此,在本实施例中,通过在对待检测区域进行检验编程操作之后,检验存储单元的存储数据与检验编程操作是否匹配,可以筛选出相互短路的位线。
S104、将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
在本实施例中,如果经过步骤103的检验过程筛选出了与检验编程操作不匹配的存储数据,那么就确认被筛选出的存储数据所在的位线存在短路的情况,进而将该位线确定为失效位线,失效位线是不能够继续使用的,会被弃用。
本发明实施例提供了一种位线的筛选方法,通过对待检测区域中的相邻位线施加设定时间的电压差较大的电压,使得潜在的失效位线可以在设定时间内失效,然后根据检验编程操作之后各存储单元的存储数据与检验编程操作的匹配结果,确定失效位线,解决了现有的失效位线检测方法难以检测出潜在的,需要通过一段时间的使用才会显现的失效位线的技术缺陷,实现了一次性快速、准确地检测出全部失效位线。
实施例二
图2是本发明实施例二提供的一种位线的筛选方法的流程图。本实施例以上述实施例为基础进行优化,在本实施例中,给出了一种具体化源极电压施加方式,增加根据包括失效位线的数量确定是否弃用待检测区域,增加失效位线的替代以及弃用待检测区域的替代步骤的具体实施方式。
相应的,本实施例的方法具体包括:
S201、分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对每一个待检测区域中的所有字线施加设定时间的截止电压,其中,第一检测电压与第二检测电压之间的电压差大于设定电压差值。
S202、分别对每一个待检测区域进行检验编程操作,以使每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同。
S203、校验每一个待检测区域中的所有存储单元的存储数据是否与检验编程操作匹配。
S204、将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
S205、分别判断每一个待检测区域中所包括的失效位线的数量是否大于设定阈值,若是,则执行步骤206,若否,则执行步骤207。
一般来说,存储设备中都会设置有备用的存储单元,以便随时替换坏的存储单元。具体而言,在NADN FLASH中的每一个BLOCK中都会设置有一定数量的备用位线,同样地,在NOR FLASH中的每一个BANK中也会设置有一定数量的备用位线。如果一个BLOCK中或一个BANK中坏的位线数量大于备用位线数量,那么该BLOCK或BANK的实际存储容量就会小于其设计容量,此时,一般不会在继续使用该BLOCK或BANK。
因此,在本实施例中,会通过判断每一个待检测区域中所包括的失效位线的数量是否大于设定阈值,来确定是否弃用待检测区域。
S206、弃用该待检测区域。
S207、确定待检测区域为可用区域。
在本实施例中,如果待检测区域中所包括的失效位线的数量小于设定阈值,则会将该待检测区域确定为可用区域。
S208、判断可用区域中所包括的失效位线的数量是否为0,若否,则执行步骤209,若是,则执行步骤210。
可以理解的是,如果待检测区域中存在失效位线,那么需要使用备用位线替换失效位线。因此,在本实施例中,在确定待检测区域为可用区域之后,还需判断该可用区域中所包括的失效位线的数量是否为0,如果为0,则不需要实施位线替换操作,如果大于零则需要进行位线替换操作。
S209、使用该可用区域中的备用位线替代失效位线。
在本实施例中,使用该可用区域中的备用位线替代失效位线的方法具体可以是将失效位线的地址赋予备用位线等。
S210、使用属性为备用的一个可用区域替代一个被弃用的待检测区域。
可以理解的是,存储设备中一般都会设置有备用的整块区域,例如NADN FLASH中会设置有备用的多个BLOCK,同样地,NOR FLASH中会设置有多个备用的BANK。
因此,在本实施例中,当存在失效位线的数量大于设定阈值的待检测区域时,在弃用该区域之后,会使用另外一个属性为备用的可用区域替代该被弃用的待检测区域。
本发明实施例提供了一种位线的筛选方法,该方法具体化了存储单元的源极的电压施加方式,有效消除了存储单元的关断电流,增加了增加根据包括失效位线的数量确定是否弃用待检测区域,增加了失效位线的替代以及弃用待检测区域的替代步骤,确保存储设备的实际存储容量与设计的容量相符。
在上述各实施例的基础上,待检测区域具体可以为NAND FLASH中的一个BLOCK区域,或NOR FLASH中的一个BANK区域。
这样设置的好处是:可以对NAND FLASH和NOR FLASH实施有效的短路位线筛选。
实施例三
图3是本发明实施例三提供的一种位线的筛选装置的结构图。如图3所示,所述装置包括:电压施加模块301、编程模块302、检验模块303以及失效位线确定模块304,其中:
电压施加模块301,用于分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对每一个待检测区域中的所有字线施加设定时间的截止电压,其中,第一检测电压与第二检测电压之间的电压差大于设定电压差值;
编程模块302,用于分别对每一个待检测区域进行检验编程操作,以使每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
检验模块303,用于校验每一个待检测区域中的所有存储单元的存储数据是否与检验编程操作匹配;
失效位线确定模块304,用于将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
本发明实施例提供了一种位线的筛选装置,该装置首先通过电压施加模块301分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对每一个待检测区域中的所有字线施加设定时间的截止电压,其中,第一检测电压与第二检测电压之间的电压差大于设定电压差值,然后通过编程模块302分别对每一个待检测区域进行检验编程操作,以使每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同,再通过检验模块303校验每一个待检测区域中的所有存储单元的存储数据是否与检验编程操作匹配,最后通过失效位线确定模块304将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
该装置解决了现有的失效位线检测方法难以检测出潜在的,需要通过一段时间的使用才会显现的失效位线的技术缺陷,实现了一次性快速、准确地检测出全部失效位线
在上述各实施例的基础上,待检测区域具体可以为NAND FLASH中的一个BLOCK区域,或NOR FLASH中的一个BANK区域。
在上述各实施例的基础上,还可以包括:
数量判断模块,用于在将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后,分别判断每一个待检测区域中所包括的失效位线的数量是否大于设定阈值;
弃用模块,用于若待检测区域中所包括的失效位线的数量大于设定阈值,则弃用该待检测区域;
可用区域确认模块,用于若待检测区域中所包括的失效位线的数量小于设定阈值,则确定待检测区域为可用区域。
在上述各实施例的基础上,还可以包括:
位线替代模块,用于如果可用区域中所包括的失效位线的数量不为0,则使用该可用区域中的备用位线替代失效位线。
在上述各实施例的基础上,还可以包括:
使用属性为备用的一个可用区域替代一个被弃用的待检测区域。
本发明实施例所提供的位线的筛选装置可用于执行本发明任意实施例提供的位线的筛选方法,具备相应的功能模块,实现相同的有益效果。
实施例四
图4为本发明实施例四提供的一种存储设备的结构示意图,如图4所示,该存储设备包括处理器40、存储器41、输入装置42和输出装置43;存储设备中处理器40的数量可以是一个或多个,图4中以一个处理器40为例;存储设备中的处理器40、存储器41、输入装置42和输出装置43可以通过总线或其他方式连接,图4中以通过总线连接为例。
存储器41作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的位线的筛选方法对应的模块(例如,位线的筛选装置中的电压施加模块301、编程模块302、检验模块303以及失效位线确定模块304)。处理器40通过运行存储在存储器41中的软件程序、指令以及模块,从而执行存储设备的各种功能应用以及数据处理,即实现上述的位线的筛选方法。
存储器41可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器41可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储器41可进一步包括相对于处理器40远程设置的存储器,这些远程存储器可以通过网络连接至存储设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置42可用于接收输入的数字或字符信息,以及产生与存储设备的用户设置以及功能控制有关的键信号输入。输出装置43可包括显示屏等显示设备。
实施例五
本发明实施例五还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种位线的筛选方法,该方法包括:
分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对每一个待检测区域中的所有字线施加设定时间的截止电压,其中,第一检测电压与第二检测电压之间的电压差大于设定电压差值;
分别对每一个待检测区域进行检验编程操作,以使每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
校验每一个待检测区域中的所有存储单元的存储数据是否与检验编程操作匹配;
将存储数据与检验编程操作不匹配的存储单元所对应的位线确定为失效位线。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的位线的筛选方法中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是,上述位线的筛选装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种位线的筛选方法,其特征在于,包括:
分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对所述每一个待检测区域中的所有字线施加所述设定时间的截止电压,其中,所述第一检测电压与所述第二检测电压之间的电压差大于设定电压差值;
分别对所述每一个待检测区域进行检验编程操作,以使所述每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
校验所述每一个待检测区域中的所有存储单元的存储数据是否与所述检验编程操作匹配;
将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线;所述待检测区域为NOR FLASH中的一个BANK区域;
所述截止电压是使待检测区域中的所有存储单元截止的电压。
2.根据权利要求1所述的方法,其特征在于,在所述将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后,还包括:
分别判断所述每一个待检测区域中所包括的所述失效位线的数量是否大于设定阈值;
若所述待检测区域中所包括的所述失效位线的数量大于设定阈值,则弃用该待检测区域;
若所述待检测区域中所包括的所述失效位线的数量小于设定阈值,则确定所述待检测区域为可用区域。
3.根据权利要求2所述的方法,其特征在于,还包括:
如果所述可用区域中所包括的所述失效位线的数量不为0,则使用该可用区域中的备用位线替代所述失效位线。
4.根据权利要求3所述的方法,其特征在于,还包括:
使用属性为备用的一个所述可用区域替代一个被弃用的所述待检测区域。
5.一种位线的筛选装置,其特征在于,包括:
电压施加模块,用于分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压,同时分别对所述每一个待检测区域中的所有字线施加所述设定时间的截止电压,其中,所述第一检测电压与所述第二检测电压之间的电压差大于设定电压差值;
编程模块,用于分别对所述每一个待检测区域进行检验编程操作,以使所述每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同;
检验模块,用于校验所述每一个待检测区域中的所有存储单元的存储数据是否与所述检验编程操作匹配;
失效位线确定模块,用于将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线;
所述待检测区域为NOR FLASH中的一个BANK区域;
所述截止电压是使待检测区域中的所有存储单元截止的电压。
6.根据权利要求5所述的装置,其特征在于,还包括:
数量判断模块,用于在所述将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后,分别判断所述每一个待检测区域中所包括的所述失效位线的数量是否大于设定阈值;
弃用模块,用于若所述待检测区域中所包括的所述失效位线的数量大于设定阈值,则弃用该待检测区域;
可用区域确认模块,用于若所述待检测区域中所包括的所述失效位线的数量小于设定阈值,则确定所述待检测区域为可用区域。
7.一种存储设备,其特征在于,所述存储设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-4中任一项所述的方法。
8.一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-4中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811089912.5A CN110910942B (zh) | 2018-09-18 | 2018-09-18 | 位线的筛选方法、装置、存储设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811089912.5A CN110910942B (zh) | 2018-09-18 | 2018-09-18 | 位线的筛选方法、装置、存储设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110910942A CN110910942A (zh) | 2020-03-24 |
CN110910942B true CN110910942B (zh) | 2022-05-27 |
Family
ID=69813638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811089912.5A Active CN110910942B (zh) | 2018-09-18 | 2018-09-18 | 位线的筛选方法、装置、存储设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110910942B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1314702A (zh) * | 2000-03-21 | 2001-09-26 | 日本电气株式会社 | 半导体存储器生产系统和半导体存储器生产方法 |
CN104425036A (zh) * | 2013-08-26 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 增强存储阵列位线缺陷漏电的方法 |
US9240249B1 (en) * | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100205006B1 (ko) * | 1996-10-08 | 1999-06-15 | 윤종용 | 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치 |
CN103531245B (zh) * | 2012-07-04 | 2016-06-08 | 宜扬科技股份有限公司 | 非挥发性记忆装置中的位线的检测方法 |
CN106971755B (zh) * | 2016-01-13 | 2020-06-09 | 华邦电子股份有限公司 | 内存单元数组中筛除离群位及检测位线短路的方法 |
-
2018
- 2018-09-18 CN CN201811089912.5A patent/CN110910942B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1314702A (zh) * | 2000-03-21 | 2001-09-26 | 日本电气株式会社 | 半导体存储器生产系统和半导体存储器生产方法 |
CN104425036A (zh) * | 2013-08-26 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 增强存储阵列位线缺陷漏电的方法 |
US9240249B1 (en) * | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
Also Published As
Publication number | Publication date |
---|---|
CN110910942A (zh) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472308B1 (en) | Semiconductor memory device and test method thereof | |
KR20110121184A (ko) | 반도체 메모리 장치의 리페어 회로 및 리페어 방법 | |
US9230693B1 (en) | Repair circuit and semiconductor memory device including the same | |
JP2012169032A (ja) | 不揮発性メモリのビットセルのi−v曲線を取得するためのデジタル方法および装置 | |
KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
TWI409820B (zh) | Semiconductor Test System with Self - Test for Memory Repair Analysis | |
CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
US20200126630A1 (en) | Memory system capable of pre-screening internal transistors | |
CN110910942B (zh) | 位线的筛选方法、装置、存储设备和存储介质 | |
KR101929945B1 (ko) | E-Fuse를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법 | |
US20150293824A1 (en) | Processing a target memory | |
JP5067266B2 (ja) | Jtag機能付き集積回路ボード | |
US20080175079A1 (en) | Test scheme for fuse circuit | |
CN109390028B (zh) | 自动修复nor型存储阵列位线故障的方法及装置 | |
WO2022217795A1 (zh) | 失效位置的修补方法和装置 | |
JP2009093709A (ja) | 半導体集積回路及びテスト方法 | |
CN104575614A (zh) | 一种存储单元失效筛选的方法 | |
KR20180031229A (ko) | 반도체 장치 | |
CN110827878B (zh) | 存储器装置 | |
KR100579049B1 (ko) | 메모리 테스트 장치 및 이를 수행하는 방법 | |
JP2003338192A (ja) | 半導体記憶装置および不良セルの救済方法 | |
US11984176B2 (en) | Method and apparatus of testing word line to detect fault after repair | |
KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 | |
US20220383973A1 (en) | Method and apparatus of testing word line | |
KR100526876B1 (ko) | 반도체 메모리장치의 메모리 셀 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |