KR100579049B1 - 메모리 테스트 장치 및 이를 수행하는 방법 - Google Patents

메모리 테스트 장치 및 이를 수행하는 방법 Download PDF

Info

Publication number
KR100579049B1
KR100579049B1 KR1020040036627A KR20040036627A KR100579049B1 KR 100579049 B1 KR100579049 B1 KR 100579049B1 KR 1020040036627 A KR1020040036627 A KR 1020040036627A KR 20040036627 A KR20040036627 A KR 20040036627A KR 100579049 B1 KR100579049 B1 KR 100579049B1
Authority
KR
South Korea
Prior art keywords
address
test
memory
data
failure analysis
Prior art date
Application number
KR1020040036627A
Other languages
English (en)
Other versions
KR20050111480A (ko
Inventor
김병술
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040036627A priority Critical patent/KR100579049B1/ko
Priority to US11/118,223 priority patent/US7206237B2/en
Publication of KR20050111480A publication Critical patent/KR20050111480A/ko
Application granted granted Critical
Publication of KR100579049B1 publication Critical patent/KR100579049B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00—Printed matter of special format or style not otherwise provided for
    • B42D15/0053—Forms specially designed for commercial use, e.g. bills, receipts, offer or order sheets, coupons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F23/00—Advertising on or in specific articles, e.g. ashtrays, letter-boxes
    • G09F23/10—Advertising on or in specific articles, e.g. ashtrays, letter-boxes on paper articles, e.g. booklets, newspapers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2221/00—Books or filing appliances with additional arrangements
    • B42P2221/06—Books or filing appliances with additional arrangements with information carrying means, e.g. advertisement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/10—Means for suspending
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Abstract

리던던시 알고리즘 및 불량 분석을 수행하기 위한 메모리 테스트 장치 및 이를 수행하는 방법이 개시된다. 메모리를 테스트하기 위한 테스트 신호는 테스트 신호 경로를 통해 테스트 메모리로 입력되고, 테스트 신호에 의해 소정의 어드레스의 셀에 저장된 데이터는 읽혀지고, 기댓값과 비교된다. 비교 결과는 불량 해석 메모리에 저장된다. 데이터가 출력된 셀의 불량 여부를 판단하기 위한 비교 결과는 불량 해석 어드레스에 따라 불량 해석 메모리에 저장된다. 불량 해석 어드레스는 테스트된 셀의 어드레스와 일치하는 어드레스가 된다. 이를 위해 테스트 신호 경로와 독립적으로 불량 해석 어드레스 경로가 구비된다.

Description

메모리 테스트 장치 및 이를 수행하는 방법{Apparatus of Memory Device Testing and Method of the same}
도 1은 종래 기술에 의한 메모리 테스트 장치를 도시한 블록도이다.
도 2는 상기 도 1의 메모리 테스트 장치에 기인한 어드레스의 불일치를 설명하기 위한 타이밍도이다.
도 3은 상기 도 2에서 설명된 어드레스의 불일치를 도시한 불량 해석 메모리의 맵도(mapping diagram)이다.
도 4는 본 발명의 바람직한 실시예에 따른 메모리 테스트 장치의 블록도이다.
도 5는 본 발명의 바람직한 실시예에 따른 메모리 테스트 장치의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 바람직한 실시예에 따른 불량 해석 메모리의 맵도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 210 : 어드레스 발생기 110, 310 : 데이터 발생기
122, 226 : 타이밍 발생기 120, 400 : 테스트 판단부
126, 402 : 비교기 128, 404 : 불량 해석 메모리
200 : 테스트 데이터 경로 300 : 불량 해석 어드레스 경로
310 : 불량 해석 어드레스 발생기
본 발명은 테스트 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 불량해석을 정확하게 할 수 있는 메모리의 테스트 장치 및 그 방법에 관한 것이다.
메모리 제품의 대부분은 고속으로 동작하며, 읽기나 쓰기 동작시에는 소정의 레이턴시(latency)를 가진다. 레이턴시라 함은 메모리에 어드레스를 입력한 뒤 메모리의 출력단에 유효한 데이터가 출력될 때까지의 시간을 의미한다. 이러한 레이턴시는 MRS(Mode Register Set)에 의해 제어가 가능하다.
또한, 메모리 제품의 경우, 웨이퍼 상태에서 정상 동작 여부를 테스트하는 EDS(Electric Die Sorting) 공정이 수행된다. EDS 공정에서 소정의 셀의 불량이 발생되면, 이를 보조 셀(Redundancy Cell)로 대체하는 리던던시 알고리즘(Redundancy Algorithm)이 수행된다. 즉, 이러한 리던던시 알고리즘은 불량이 발생된 셀의 어드레스를 파악하고, 파악된 어드레스에 해당하는 셀을 보조 셀로 대체하는 과정이다. 통상, 보조 셀의 대체는 보조 셀을 선택하기위해 퓨즈를 끊거나 연결 상태를 유지하는 과정을 통해 이루어진다. 따라서 EDS 공정에서는 메모리 장치의 정상 동작 여 부가 정확히 테스트되어야 하며, 불량이 발생된 셀의 어드레스가 정확히 파악되어야 한다.
도 1은 종래 기술에 의한 메모리 테스트 장치를 도시한 블록도이다.
도 1을 참조하면, 종래 기술에 의한 메모리 테스트 장치는 어드레스 발생기(100), 데이터 발생기(110), 타이밍 발생기(122) 및 테스트 판단부(120)를 구비한다.
패턴 발생기에서 발생된 어드레스 발생 명령어는 어드레스 발생기(100)로 입력된다. 어드레스 발생기(100)는 테스트가 수행되는 셀의 어드레스를 지정하기 위한 어드레스 정보를 출력한다. 어드레스 정보의 출력을 위해 상기 어드레스 발생기(100)는 레지스터(102), ALU(Arithmetic and logic unit)/MUX(104) 및 어드레스 카운터(106)를 가진다.
출력된 어드레스 정보는 데이터 발생기(110)에 입력된다. 데이터 발생기는 어드레스 정보를 조합하여 테스트가 수행되는 메모리인 테스트 메모리(DUT, Device Under Test)(124)의 쓰기 동작시에 필요한 데이터를 어드레스/데이터 버스(115)로 출력한다. 이를 위해 상기 데이터 발생기(110)는 메모리 데이터 발생기(112) 및 어드레스 스크램블(Address Scramble)(114)을 가진다. 메모리 데이터 발생기(112)는 테스트 메모리(124)의 쓰기 동작에 필요한 데이터를 생성한다. 또한, 어드레스 스크램블(114)은 미리 설정된 테스트 프로그램에 의해 테스트 장치 외부에서 어드레스를 치환하는 기능을 수행한다.
상기 어드레스/데이터 버스(115)에 실린 데이터 또는 어드레스는 타이밍 발 생기(122)에 입력된다. 또한, 상기 타이밍 발생기(122)는 테스트 메모리(124)의 동작을 결정하기 위한 동작 명령을 입력 신호로 가진다.
테스트가 수행되는 테스트 메모리(124)에 저장된 데이터는 타이밍 발생기(122)에 의해 출력되는 명령어와 어드레스에 상응하여 소정의 레이턴시 경과 후에 출력된다.
소정의 레이턴시 후에 테스트 메모리(124)로부터 출력되는 데이터는 테스트 판단부(120)에 입력된다. 상기 테스트 판단부(120)는 테스트 메모리(124)로부터 출력된 데이터와 기댓값을 비교하고 비교 결과를 저장한다. 비교 결과는 테스트 메모리(124)의 특정 셀의 정상 동작 여부를 나타낸다. 비교 결과의 저장은 불량 분석 및 리던던시 알고리즘을 수행하기 위해 이루어지는 과정이다. 이를 위해 상기 테스트 판단부(120)는 비교기(126) 및 불량 해석 메모리(128)를 구비한다.
비교기(126)는 테스트 메모리(124)로부터 출력되는 데이터 및 기댓값을 입력으로 가진다. 또한, 비교기(126)는 데이터 및 기댓값을 비교하여 비교 결과를 불량 해석 메모리(128)에 저장한다. 또한, 어드레스/데이터 버스(115)에 실린 어드레스는 불량 분석을 위한 불량 해석 메모리(128)에 입력된다.
상술한 종래 기술에 의할 경우, 고속 동작하는 메모리의 테스트는 불량 해석 메모리에 인가되는 어드레스와 테스트가 이루어지는 셀의 어드레스 사이의 불일치를 발생시키는 문제를 가진다.
도 2는 상기 도 1의 메모리 테스트 장치에 기인한 어드레스의 불일치를 설명하기 위한 타이밍도이다.
도 2를 참조하면, 소정의 주파수로 입력되는 클럭에 동기되어 메모리 커맨드가 발생된다. 로우 엑티브 커맨드 ACT는 클럭의 상승 에지에서 감지되고, 메모리 셀의 특정 워드 라인을 활성화하는데 사용된다. 즉, 로우 엑티브 커맨드 ACT가 감지되는 동안 테스트 메모리의 어드레스 입력단에 인가되는 어드레스는 로우 어드레스로 인식된다. 따라서, 인식된 로우 어드레스에 해당하는 워드 라인은 활성화된다.
또한, 리드 커맨드 RD는 클럭의 상승 에지에서 감지되고, 메모리 셀의 특정한 비트 라인은 로컬 데이터 라인에 연결된다. 로컬 데이터 라인에 연결된 비트 라인상의 데이터는 테스트 메모리 내의 다수의 기능 블록을 통과한 후, 입/출력 단자를 통해 출력된다. 테스트 메모리에 로우 어드레스 및 칼럼 어드레스가 입력된 후, 소정의 클럭이 경과되면, 테스트 메모리로부터 지정된 어드레스에 저장된 데이터가 출력된다.
로우 어드레스 X1 및 칼럼 어드레스 Y1에 저장된 데이터가 출력되는 클럭 CK5, CK6에서 불량 해석 메모리에 입력되는 로우 어드레스는 X3 이며 칼럼 어드레스는 Y3이다. 따라서 불량 해석 메모리의 어드레스 X1,Y1에 저장되어야할 테스트 결과가 어드레스 X3,Y3에 저장되는 현상이 발생한다. 이는 테스트 메모리가 가지는 레이턴시에 기인한 것으로 메모리 어드레스 X1, Y1의 데이터는 소정의 클럭이 경과된 후 출력되기 때문이다. 즉, 어드레스 X1, Y1에 해당하는 데이터가 출력되는 구간에서 불량 해석 메모리에 입력되는 어드레스는 X3, Y3 므로 어드레스 X1, Y1의 테스트 결과가 불량 해석 메모리의 어드레스 X3, Y3의 셀에 저장된다.
도 3은 상기 도 2에서 설명된 어드레스의 불일치를 도시한 불량 해석 메모리의 맵도(mapping diagram)이다.
도 3을 참조하면, 테스트를 위해 선택되는 어드레스에 저장된 데이터는 비교기에 입력되어 기댓값과 비교되고, 비교된 결과는 불량 해석 메모리에 저장된다. 다만 불량 해석 메모리의 어드레스 X1, Y1에 저장되어야 할 데스트 결과 T1은 어드레스 X3, Y3에 저장되는 문제가 발생된다.
이와 마찬가지로, 테스트 메모리의 어드레스 X2, Y2 에 저장된 데이터 D2는 비교기에서 기댓값과 비교되고, 비교된 결과 T2 는 불량 해석 메모리의 어드레스 X4, Y4에 저장된다. 순차적으로 데이터 D3, D4의 읽기 동작이 일어나고, 읽혀진 데이터의 테스트 결과 T3, T4는 불량 해석 메모리의 어드레스 X4, Y4에 저장된다. 순차적으로 데이터의 읽기 동작이 발생되고, 읽혀진 데이터의 테스트 결과가 상기한 바와 같은 방식으로 불량 해석 메모리에 저장되는 경우, 테스트 결과 T2, T3 및 T4는 불량 해석 메모리의 어드레스 X4, Y4에 순차적으로 치환된다. 결국 T2 및 T3는 불량 해석 메모리에서 저장되지 않고 지워지는 문제점이 발생된다.
따라서, 불량 해석 메모리를 이용한 리던던시 알고리즘의 수행이 불가능해진다.
상술한 문제점을 해결하기 위해, 레이턴시 동안 새로운 커맨드를 테스트 메모리에 입력하지 않고, 입력 어드레스에 상응하는 데이터가 출력된 다음 새로운 커맨드를 입력할 수 있다. 즉, 어드레스에 의해 지정된 셀을 테스트한 후, 새로운 어드레스를 지정하고 다른 셀을 테스트하는 방법을 사용한다. 다만, 이러한 경우, 테 스트 시간이 과도하게 소모되는 단점을 가진다.
또한, 한국 등록 특허 제199,217호에서는 어드레스 발생기로부터 발생된 어드레스를 테스트 메모리에 인가되는 어드레스와 불량 해석 메모리로 분기하는 테스트 장치가 개시되어 있다. 다만, 상기 특허는 테스트 메모리에 어드레스가 인가되는 경우, 동시에 불량 해석 메모리로 어드레스가 인가될 수 없으며, 불량 해석 메모리에 어드레스가 인가되는 경우, 동시에 테스트 메모리로 어드레스가 인가될 수 없다는 문제점을 가지고 있다. 즉, 상기 2개의 메모리들에 어드레스를 독립적으로 인가할 수 없다는 문제점을 가지고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 테스트가 수행되는 테스트 메모리의 어드레스와 불량 해석 메모리의 어드레스를 일치시키기 위한 메모리 테스트 장치를 제공하는 데 있다.
또한, 본 발명의 제2 목적은 테스트가 수행되는 테스트 메모리의 어드레스와 불량 해석 메모리의 어드레스를 일치시키기 위한 메모리 테스트 방법을 제공하는 데 있다.
상기 제1 목적을 달성하기 위한 본 발명은, 어드레스 발생 명령에 따라 테스트가 수행되는 테스트 메모리에 테스트 신호를 인가하기 위한 테스트 신호 경로; 상기 어드레스 발생 명령에 따라 상기 테스트 메모리에서 읽혀진 데이터에 상응하는 어드레스인 불량 해석 어드레스를 발생하기 위한 불량 해석 어드레스 발생기를 구비하고, 불량 해석 판단부로 입력되는 데이터의 어드레스와 일치하는 불량 해석 어드레스를 출력하는 불량 해석 어드레스 경로; 및 상기 테스트 신호를 근거로 상기 테스트 메모리의 정상 동작 여부를 판단하고, 상기 불량 해석 어드레스에 따라 상기 판단 결과를 저장하기 위한 테스트 판단부를 포함하는 메모리 테스트 장치를 제공한다.
또한 상기 제1 목적은, 어드레스 발생 명령에 따라 메모리 장치의 테스트를 위해 요구되는 어드레스 정보를 발생하기 위한 제1 어드레스 발생기; 상기 어드레스 발생 명령에 따라 상기 메모리 장치의 테스트 결과에 상응하는 불량 해석 어드레스를 발생하기 위한 제2 어드레스 발생기; 상기 어드레스 정보를 근거로 메모리 장치에 저장되는 데이터를 발생하기 위한 데이터 발생기; 상기 어드레스 정보, 상기 데이터 또는 커맨드 신호를 근거로 상기 메모리 장치의 테스트에 적합한 동작 타이밍을 제어하기 위한 타이밍 발생기; 및 상기 메모리 장치의 정상 동작 여부를 감지하기 위한 테스트 판단부를 가지는 메모리 테스트 장치의 제공을 통해서도 달성될 수 있다.
상기 제2 목적을 달성하기 위한 본 발명은, 어드레스 발생 명령에 따라 메모리 장치에 테스트 신호를 인가하는 단계; 상기 테스트 신호를 근거로 상기 메모리 장치의 정상 동작 여부를 테스트하는 단계; 상기 어드레스 발생 명령에 따라 상기 메모리 장치의 테스트 결과에 상응하는 데이터의 어드레스와 일치하는 불량 해석 어드레스를 발생하는 단계; 및 상기 불량 해석 어드레스에 따라 상기 테스트 결과를 불량 해석 메모리에 저장하는 단계를 포함하는 메모리 테스트 방법을 제공한다.
본 발명에 따르면, 어드레스의 불일치를 제거하고, 빠르고 정확한 테스트를 수행할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예
도 4는 본 발명의 바람직한 실시예에 따른 메모리 테스트 장치의 블록도이다.
도 4를 참조하면, 본 실시예에 따른 메모리 테스트 장치는 테스트 신호 경로(200), 테스트 판단부(400) 및 불량 해석 어드레스 경로(300)를 가진다.
상기 테스트 신호 경로(200)는 어드레스 발생 명령에 따라 테스트 메모리(DUT, Device Under Test)(228)에 테스트 신호를 인가한다. 테스트 신호는 테스트 메모리(228)의 동작을 제어하기 위한 커맨드 신호 및 메모리의 셀을 지정하기 위한 어드레스 신호로 이루어진다.
또한, 테스트 신호 경로(200)는 어드레스 발생기(210), 데이터 발생기(220) 및 타이밍 발생기(226)를 가진다.
상기 어드레스 발생기(210)는 테스트 메모리의 셀의 어드레스를 지정하기 위한 어드레스 정보를 발생한다. 어드레스 발생 명령은 제1 레지스터(212)에 입력되고, 제1 ALU(Arithmetic and logic unit)/MUX(214) 및 제1 어드레스 카운터(216)에서 소정의 처리과정을 거친후 어드레스 정보로 출력된다. 또한, 실시의 형태에 따 라 상기 어드레스 발생 명령은 제1 어드레스 카운터(216)로 입력되어 어드레스 정보로 출력될 수도 있다. 출력된 어드레스 정보는 데이터 발생기(220)로 입력된다.
데이터 발생기(220)는 어드레스 정보를 근거로 테스트 메모리(228)에 인가되는 데이터를 발생한다. 상기 데이터의 발생은 선택적으로 일어난다. 즉, 테스트 메모리(228)에 데이터의 쓰기 동작시에만 작동하며, 읽기 동작시에는 데이터의 발생이 억제된다. 또한, 데이터 발생기(220)는 테스트 메모리 동작의 분석이 요구될 경우, 외부로부터의 조작에 의해 어드레스를 치환할 수 있다. 상술한 동작의 수행을 위해, 상기 데이터 발생기(220)는 메모리 데이터 발생기(222) 및 어드레스 스크램블(224)를 구비한다. 실시의 형태에 따라 상기 데이터 발생기(220)는 어드레스 스크램블(224)을 선택적으로 구비할 수 있다. 메모리 데이터 발생기(222)는 메모리의 쓰기 동작에 필요한 데이터를 발생하며, 어드레스 스크램블(224)는 어드레스를 치환하는데 사용된다.
어드레스 발생기(210)로부터 출력된 어드레스 정보는 어드레스 스크램블(224)을 거치거나 이를 거치지 않고 곧바로 어드레스/데이터 버스(225)로 전송된다. 어드레스/데이터 버스(225)로 전송된 어드레스 정보 또는 데이터는 타이밍 발생기(226)로 입력된다.
상기 타이밍 발생기(226)는 메모리의 테스트에 적합한 동작 타이밍을 제어한다. 동작 타이밍의 제어를 위해 상기 타이밍 발생기(226)는 동작 명령을 다른 입력으로 가진다. 동작 명령은 테스트 메모리의 동작을 결정하기 위해 사용된다.
테스트 메모리(228)에 저장된 데이터는 타이밍 발생기(226)에 의해 출력되는 명령어와 어드레스에 상응하여 소정의 레이턴시 경과 후에 출력된다. 소정의 레이턴시 후에 테스트 메모리(228)로부터 출력되는 데이터는 테스트 판단부(400)에 입력된다.
상기 테스트 판단부(400)는 테스트 메모리(228)로부터 출력된 데이터와 기댓값을 비교하고 비교 결과를 저장한다. 비교 결과는 테스트가 수행되는 메모리의 특정 셀의 정상 동작 여부를 나타낸다. 비교 결과의 저장은 불량 분석 및 리던던시 알고리즘을 수행하기 위해 이루어지는 과정이다. 이를 위해 상기 테스트 판단부(400)는 비교기(402) 및 불량 해석 메모리(404)를 구비한다.
불량 해석 어드레스 경로(300)는 어드레스 발생 명령에 따라 테스트 메모리(228)의 테스트 결과에 상응하는 불량 해석 어드레스를 발생시킨다. 불량 해석 어드레스의 발생을 위해 상기 불량 해석 어드레스 경로(300)는 불량 해석 어드레스 발생기(310)를 가진다.
불량 해석 어드레스 발생기(310)는 어드레스 발생 명령을 입력으로 가지며, 불량 해석 어드레스를 출력으로 가진다. 불량 해석 어드레스는 상기 비교기(402)에 입력되는 테스트 메모리(228)의 데이터에 상응하는 어드레스와 일치한다. 테스트 메모리(228)의 읽기 동작시, 입력된 어드레스와 일치되는 불량 해석 어드레스의 발생을 위해, 불량 해석 어드레스 발생기(310)는 제2 레지스터(312), 제2 ALU/MUX(314) 및 제2 어드레스 카운터(316)를 구비한다.
어드레스 발생 명령은 상기 제2 레지스터(312), 제2 ALU/MUX(314) 및 제2 어드레스 카운터(316)를 거쳐서 불량 해석 어드레스로 변환되어 출력된다. 또한, 실 시의 형태에 따라 상기 어드레스 발생 명령은 제2 어드레스 카운터(316)로 직접 입력되어 불량 해석 어드레스로 변환될 수 있다. 불량 해석 어드레스는 불량 해석 어드레스/데이터 버스(317)에 실리고, 불량 해석 메모리(404)로 입력된다.
도 5는 본 발명의 바람직한 실시예에 따른 메모리 테스트 장치의 동작을 설명하기 위한 타이밍도이다.
도 5를 참조하면, 소정의 주파수로 입력되는 클럭에 동기되어 메모리 커맨드가 발생된다. 로우 엑티브 커맨드 ACT는 클럭의 상승 에지에서 감지되고, 테스트 메모리 셀의 특정 워드 라인을 활성화하는데 사용된다. 즉, 로우 엑티브 커맨드 ACT가 감지되는 동안 테스트 메모리의 어드레스 입력단에 인가되는 어드레스는 로우 어드레스로 인식된다. 따라서, 인식된 로우 어드레스에 해당하는 워드 라인은 활성화된다.
또한, 리드 커맨드는 클럭의 상승 에지에서 감지되고, 테스트 메모리 셀의 특정한 비트 라인은 로컬 데이터 라인에 연결된다. 로컬 데이터 라인에 연결된 비트 라인상의 데이터는 테스트 메모리 내의 다수의 기능 블록을 통과한 후, 입/출력 단자를 통해 출력된다. 테스트 메모리에 로우 어드레스 및 칼럼 어드레스가 입력된 후, 소정의 클럭이 경과되면, 테스트 메모리로부터 지정된 어드레스에 저장된 데이터가 출력된다.
로우 어드레스 X1 및 칼럼 어드레스 Y1에 저장된 데이터가 출력되는 클럭 CK5 또는 CK6에서 불량 해석 어드레스가 불량 해석 메모리로 입력된다. 불량 해석 메모리에 입력되는 로우 어드레스는 X1 이며 칼럼 어드레스는 Y1이다.
또한, 클럭 CK7 또는 CK8에서 출력되는 테스트 메모리의 어드레스 X2, Y2에 해당하는 데이터는 불량 해석 메모리에 입력된다. 불량 해석 메모리에 저장되는 상기 데이터는 불량 해석 어드레스 발생기의 출력인 불량 해석 어드레스에 의해 어드레스 X2, Y2의 셀에 저장된다. 마찬가지 동작이 테스트 메모리의 어드레스 X3, Y4에 해당하는 데이터 및 어드레스 X4, Y4에 해당하는 데이터에도 적용된다. 이러한 동작은 상기 테스트 신호 경로와 독립된 불량 해석 어드레스 경로를 구비함에 의해 이루어진다. 따라서 실제 테스트되는 셀의 어드레스와 일치하는 어드레스가 불량 해석 어드레스가 되며, 불량 해석 어드레스의 셀에 테스트 결과가 저장된다.
도 6은 본 발명의 바람직한 실시예에 따른 불량 해석 메모리의 맵도이다.
도 6을 참조하면, 테스트를 위해 선택되는 어드레스의 셀에 저장된 데이터는 비교기에 입력되어 기댓값과 비교되고, 비교된 결과는 불량 해석 메모리에 저장된다. 불량 해석 메모리의 저장은 불량 해석 어드레스 발생기의 출력인 불량 해석 어드레스의 지정에 의한다. 따라서 테스트 메모리에 소정의 커맨드 및 어드레스가 인가된 후, 레이턴시를 감안하여 입력되는 불량 해석 어드레스는 비교기의 출력인 테스트 결과에 상응하는 어드레스가 된다. 즉, 상기 불량 해석 어드레스는 테스트 메모리의 실제 데이터가 저장된 셀의 어드레스와 일치하게 된다.
테스트 메모리의 어드레스 X1, Y1에 저장된 데이터 D1은 비교기에서 기댓값과 비교되고, 비교 결과 T1은 불량 해석 메모리의 어드레스 X1, Y1에 저장된다.
이와 마찬가지로, 테스트 메모리의 어드레스 X2, Y2 에 저장된 데이터 D2는 비교기에서 기댓값과 비교되고, 비교된 결과 T2 는 불량 해석 메모리의 어드레스 X2, Y2에 저장된다. 순차적으로 데이터 D3, D4의 읽기 동작이 일어나고, 읽혀진 데이터의 테스트 결과 T3/T4는 불량 해석 메모리의 어드레스 X3,Y3/ X4,Y4에 저장된다.
따라서, 테스트 메모리의 테스트 결과는 불량 해석 메모리에 정확히 저장된다. 즉, 불량 해석 메모리의 어드레스의 지정에 따라 실제 데이터에 상응하는 테스트 메모리의 어드레스는 불량 해석 어드레스와 일치하며, 저장된 테스트 결과는 해당 어드레스의 셀의 불량여부를 나타내게 된다.
상기와 같은 본 발명에 따르면, 테스트 메모리의 셀의 정상 동작 여부를 정확하게 불량 해석 메모리에 저장할 수 있다. 따라서, 불량 해석 메모리를 이용한 리던던시 알고리즘이나 불량 비트 맵을 이용한 분석 작업이 용이하게 수행될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 어드레스 발생 명령에 따라 테스트가 수행되는 테스트 메모리에 테스트 신호를 인가하기 위한 테스트 신호 경로;
    상기 어드레스 발생 명령에 따라 상기 테스트 메모리에서 읽혀진 데이터에 상응하는 어드레스인 불량 해석 어드레스를 발생하기 위한 불량 해석 어드레스 발생기를 구비하고, 불량 해석 판단부로 입력되는 데이터의 어드레스와 일치하는 불량 해석 어드레스를 출력하는 불량 해석 어드레스 경로; 및
    상기 테스트 신호를 근거로 상기 테스트 메모리의 정상 동작 여부를 판단하고, 상기 불량 해석 어드레스에 따라 상기 판단 결과를 저장하기 위한 테스트 판단부를 포함하는 메모리 테스트 장치.
  2. 제1항에 있어서, 상기 테스트 신호 경로는,
    상기 테스트 메모리의 셀의 어드레스를 지정하는 어드레스 정보를 발생하기 위한 어드레스 발생기;
    상기 어드레스 정보를 근거로 상기 테스트 메모리에 인가되는 데이터를 발생하기 위한 데이터 발생기; 및
    상기 테스트 메모리의 테스트에 적합한 동작 타이밍을 제어하기 위한 타이밍 발생기를 포함하는 것을 특징으로 하는 메모리 테스트 장치.
  3. 제2항에 있어서, 상기 테스트 판단부는,
    상기 테스트 메모리에서 읽혀진 테이터와 기댓값을 비교하기 위한 비교기; 및
    상기 불량 해석 어드레스에 따라 상기 비교기의 비교 결과를 저장하기 위한 불량 해석 메모리를 포함하는 것을 특징으로 하는 메모리 테스트 장치.
  4. 삭제
  5. 삭제
  6. 어드레스 발생 명령에 따라 테스트 메모리의 테스트를 위해 요구되는 어드레스 정보를 발생하기 위한 제1 어드레스 발생기;
    상기 어드레스 발생 명령에 따라 상기 테스트 메모리의 테스트 결과에 상응하는 불량 해석 어드레스를 발생하기 위한 제2 어드레스 발생기;
    상기 어드레스 정보를 근거로 테스트 메모리에 저장되는 데이터를 발생하기 위한 데이터 발생기;
    상기 어드레스 정보, 상기 데이터 또는 커맨드 신호를 근거로 상기 테스트 메모리의 테스트에 적합한 동작 타이밍을 제어하기 위한 타이밍 발생기; 및
    상기 테스트 메모리의 정상 동작 여부를 감지하기 위한 테스트 판단부를 가지는 메모리 테스트 장치.
  7. 제6항에 있어서, 상기 테스트 판단부는,
    상기 테스트 메모리로부터 읽혀진 데이터와 기댓값을 비교하기 위한 비교기; 및
    상기 불량 해석 어드레스에 따라 상기 비교기의 비교 결과를 저장하기 위한 불량 해석 메모리를 포함하는 것을 특징으로 하는 메모리 테스트 장치.
  8. 제7항에 있어서, 상기 불량 해석 어드레스는 상기 비교기에 입력되는 데이터의 어드레스와 일치하는 것을 특징으로 하는 메모리 테스트 장치.
  9. 어드레스 발생 명령에 따라 테스트 메모리에 테스트 신호를 인가하는 단계;
    상기 테스트 신호를 근거로 상기 테스트 메모리의 정상 동작 여부를 테스트하는 단계;
    상기 어드레스 발생 명령에 따라 상기 테스트 메모리의 테스트 결과에 상응하는 데이터의 어드레스와 일치하는 불량 해석 어드레스를 발생하는 단계; 및
    상기 불량 해석 어드레스에 따라 상기 테스트 결과를 불량 해석 메모리에 저장하는 단계를 포함하는 메모리 테스트 방법.
  10. 제9항에 있어서, 상기 테스트 신호는,
    상기 테스트 메모리의 동작을 제어하기 위한 커맨드 신호; 및
    상기 테스트 메모리의 셀을 지정하기 위한 어드레스 신호를 포함하는 것을 특징으로 하는 메모리 테스트 방법.
  11. 제10항에 있어서, 상기 테스트 메모리의 정상 동작 여부를 테스트하는 단계는,
    상기 테스트 메모리로부터 읽혀진 데이터와 기댓값을 비교기에 입력하는 단계;
    상기 테스트 메모리의 데이터와 기댓값을 비교하는 단계; 및
    상기 테스트 메모리의 데이터와 기댓값의 비교 결과를 출력하는 단계를 포함하는 것을 특징으로 하는 메모리 테스트 방법.
  12. 삭제
KR1020040036627A 2004-05-22 2004-05-22 메모리 테스트 장치 및 이를 수행하는 방법 KR100579049B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040036627A KR100579049B1 (ko) 2004-05-22 2004-05-22 메모리 테스트 장치 및 이를 수행하는 방법
US11/118,223 US7206237B2 (en) 2004-05-22 2005-04-28 Apparatus and method for testing a memory device with multiple address generators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036627A KR100579049B1 (ko) 2004-05-22 2004-05-22 메모리 테스트 장치 및 이를 수행하는 방법

Publications (2)

Publication Number Publication Date
KR20050111480A KR20050111480A (ko) 2005-11-25
KR100579049B1 true KR100579049B1 (ko) 2006-05-12

Family

ID=35374986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036627A KR100579049B1 (ko) 2004-05-22 2004-05-22 메모리 테스트 장치 및 이를 수행하는 방법

Country Status (2)

Country Link
US (1) US7206237B2 (ko)
KR (1) KR100579049B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
WO2007086214A1 (ja) * 2006-01-24 2007-08-02 Advantest Corporation 試験装置および選択装置
EP1994535B1 (en) * 2006-03-13 2009-07-01 Verigy (Singapore) Pte. Ltd. Format transformation of test data
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
CN107039084B (zh) * 2017-03-01 2020-04-14 上海华虹宏力半导体制造有限公司 带冗余单元的存储器芯片的晶圆测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3079676B2 (ja) 1991-09-19 2000-08-21 日本電気株式会社 集積回路試験装置
US5588115A (en) * 1993-01-29 1996-12-24 Teradyne, Inc. Redundancy analyzer for automatic memory tester
JP3516748B2 (ja) 1994-11-24 2004-04-05 株式会社アドバンテスト 半導体メモリ試験装置
JP3608694B2 (ja) 1996-09-18 2005-01-12 株式会社アドバンテスト メモリ試験装置
JP4181694B2 (ja) * 1999-07-07 2008-11-19 株式会社アドバンテスト メモリ試験装置
JP2002093193A (ja) * 2000-09-13 2002-03-29 Advantest Corp メモリ試験方法・メモリ試験装置
JP4129187B2 (ja) * 2001-05-16 2008-08-06 株式会社アドバンテスト 半導体メモリ試験装置及び不良解析用アドレス発生方法

Also Published As

Publication number Publication date
US20050259485A1 (en) 2005-11-24
KR20050111480A (ko) 2005-11-25
US7206237B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US5841711A (en) Semiconductor memory device with redundancy switching method
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
KR100745403B1 (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
US20080263392A1 (en) JTAG controlled self-repair after packaging
US20070079052A1 (en) Semiconductor integrated circuit, design support software system and automatic test pattern generation system
US20100008170A1 (en) Semiconductor tester and testing method of semiconductor memory
KR20000011182A (ko) 대규모메모리용비아이에스티회로
US20090245000A1 (en) Semiconductor integrated circuit
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
US7526688B2 (en) Parallel bit testing device and method
KR20070064848A (ko) 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
KR100579049B1 (ko) 메모리 테스트 장치 및 이를 수행하는 방법
US7013414B2 (en) Test method and test system for semiconductor device
KR100541048B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
JP2008059718A (ja) 半導体記憶装置
JP2007323723A (ja) 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法
JP4215723B2 (ja) 集積回路
JP4874391B2 (ja) 試験装置
KR20100114147A (ko) 리던던시 분석 장치 및 리던던시 분석 방법
JPH10253707A (ja) 集積回路試験装置
JP2000322898A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee