KR20100114147A - 리던던시 분석 장치 및 리던던시 분석 방법 - Google Patents

리던던시 분석 장치 및 리던던시 분석 방법 Download PDF

Info

Publication number
KR20100114147A
KR20100114147A KR1020090032537A KR20090032537A KR20100114147A KR 20100114147 A KR20100114147 A KR 20100114147A KR 1020090032537 A KR1020090032537 A KR 1020090032537A KR 20090032537 A KR20090032537 A KR 20090032537A KR 20100114147 A KR20100114147 A KR 20100114147A
Authority
KR
South Korea
Prior art keywords
test
fail
data
redundancy
redundancy analysis
Prior art date
Application number
KR1020090032537A
Other languages
English (en)
Inventor
장광진
박태훈
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020090032537A priority Critical patent/KR20100114147A/ko
Publication of KR20100114147A publication Critical patent/KR20100114147A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences

Abstract

리던던시 분석 장치는 피시험 장치의 제 1 테스트 영역의 페일 어드레스에 상응하는 제 1 페일 데이터를 저장하여 상기 제 1 테스트 영역의 리던던시 분석을 수행하고, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 제 2 페일 데이터를 수신한다. 리던던시 분석 장치는 리던던시 분석을 수행하는 동안 다음 페일 데이터를 연속적으로 수신하여 전체 리던던시 분석 시간을 줄일 수 있다.

Description

리던던시 분석 장치 및 리던던시 분석 방법 {Redundancy analysis apparatus and method of analyzing redundancy}
본 발명은 리던던시 분석 장치에 관한 것으로서, 더욱 상세하게는 페일 데이터를 저장하는 저장 장치를 포함하는 리던던시 분석 장치 및 페일 데이터를 저장하여 리던던시를 분석을 수행하는 리던던시 분석 방법에 관한 것이다.
반도체 집적 회로를 제조하는 과정은 설계, 제조, 패키징, 및 테스트 단계를 포함한다. 테스트 과정은 일반적으로 패키징 전후를 기준으로 상이한 방법 및 장치에 의하여 진행된다. 반도체 집적 회로의 집적도가 높아짐에 따라 제조 과정에서 발생하는 불량이 증가하게 되어, 패키징 이후에 테스트를 통하여 페일 여부를 판단하게 되는 경우, 불량 웨이퍼를 패키징 함에 따른 비용이 증가하게 된다. 따라서 불량 웨이퍼를 패키징 하는 비용을 절감하기 위하여 웨이퍼 혹은 다이(die)상태에서 테스트를 진행할 필요성이 증가하고 있다.
웨이퍼 상태에서의 테스트 방법은 설정된 테스트 패턴 데이터를 피시험 장치에 인가하고 피시험 장치에 쓰여진 테스트 패턴 데이터를 독출하여 인가된 테스트 패턴 데이터와 비교하는 과정을 통하여 이루어진다. 반도체 집적 회로에 포함된 복 수의 메모리 셀들의 페일 여부는 인가된 테스트 패턴 데이터와 독출된 테스트 패턴 데이터의 일치 여부를 통하여 판단될 수 있다. 예를 들어, 로직 상태 '1'에 상응하는 테스트 패턴 데이터가 인가되었던 메모리 셀에서 독출된 테스트 패턴 데이터가 로직 상태 '0'에 상응한다면, 상기 메모리 셀은 페일된 메모리 셀로 판단되며, 페일된 메모리 셀의 어드레스는 페일 데이터에 저장된다. 반면에, 로직 상태 '0'에 상응하는 테스트 패턴 데이터가 인가되었던 메모리 셀에서 독출된 테스트 패턴 데이터가 로직 상태 '0'에 상응한다면, 상기 메모리 셀은 올바른 기능을 수행하는 것이므로, 패스된 메모리 셀로 판단된다. 패스된 메모리 셀의 어드레스는 일반적으로 페일 데이터에 저장되지 않고 페일된 메모리 셀의 어드레스가 페일 데이터에 포함된다.
페일 여부를 판단하여 생성된 페일 데이터는 리던던시 분석 장치에 제공된다. 리던던시 분석 장치는 페일 데이터를 분석하여 페일된 메모리 셀의 어드레스를 리던던시 영역의 메모리 셀 어드레스로 변환하여 페일된 메모리 셀을 리던던시 영역의 정상 동작하는 메모리 셀로 대체한다.
리던던시 분석에 소요되는 시간은 테스트 시간 및 리던던시 분석 시간을 포함한다. 종래의 리던던시 분석 장치는 페일 메모리만을 포함하여 피시험 장치를 소정의 영역으로 분할하여 테스트를 수행하고 이 결과에 기초하여 리던던시 분석을 수행하는 과정에 있어서, 특정한 영역의 리던던시 분석이 완료된 이후에 다른 영역의 테스트를 수행하였다. 리던던시 분석이 수행되는 동안, 테스트 동작을 수행하는 회로는 동작을 하지 않아, 특정 영역의 리던던시 분석이 완료된 이후에, 테스트 동 작 시간 동안의 리던던시 분석 시간이 증가할 뿐만 아니라, 불필요한 전력이 소모된다.
상기 문제점을 해결하기 위한 본 발명의 목적은 저장 장치에 페일 데이터를 저장하여 일 테스트 영역에 대한 리던던시 분석이 수행되는 동안, 다른 테스트 영역에 대한 페일 데이터를 수신하여 리던던시 분석 시간을 줄일 수 있는 리던던시 분석 장치를 제공하는 것이다.
본 발명의 다른 일 목적은 일 테스트 영역에 대한 리던던시 분석을 수행하는 동안 다른 테스트 영역에 대한 테스트를 수행하는 테스트 부를 포함하여 리던던시 분석 시간을 줄일 수 있는 리던던시 분석 장치를 제공하는 것이다.
본 발명의 또 다른 일 목적은 페일 데이터를 저장하여 리던던시 분석을 수행하는 동시에 테스트를 가능하게 하는 리던던시 분석 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 리던던시 분석 회로는 피시험 장치의 제 1 테스트 영역의 페일 어드레스에 상응하는 제 1 페일 데이터를 저장하여 제 1 페일 데이터에 기초한 상기 제 1 테스트 영역의 리던던시 분석을 수행하고, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 상기 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 제 2 페일 데이터를 수신한다.
일 실시예에 있어서, 상기 리던던시 분석 장치는 페일 메모리, 저장 장치, 및 리던던시 분석기를 포함할 수 있다. 상기 페일 메모리는 제 1 페일 데이터를 수 신하고, 상기 수신된 제 1 페일 데이터를 저장 장치에 제공하며, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 상기 제 2 페일 데이터를 수신한다. 상기 저장 장치는 상기 페일 메모리로부터 상기 제 1 페일 데이터를 제공받아 제 1 임시 페일 데이터로 저장하고 상기 제 1 임시 페일 데이터를 리던던시 분석기에 제공한다. 상기 리던던시 분석기는 상기 저장 장치로부터 상기 제 1 임시 페일 데이터를 수신하여 상기 제 1 테스트 영역의 리던던시 분석을 수행한다. 예를 들어, 상기 저장 장치는 적어도 하나 이상의 버퍼 메모리를 포함할 수 있으며, 리던던시 분석을 수행하는 동안 적어도 하나 이상의 페일 데이터를 저장할 수 있다.
상기 리던던시 분석기는 상기 제 1 임시 페일 데이터에 포함된 페일 어드레스 각각을 상기 피시험 장치에 포함된 리던던시 영역의 어드레스에 상응하도록 변환한 리페어 신호를 생성하여 상기 피시험 장치에 제공할 수 있다.
일 실시예에 있어서, 상기 리던던시 분석 장치는 테스트 제어 신호에 기초하여 상기 제 1 테스트 영역의 페일 여부를 판단하여 상기 제 1 페일 데이터를 생성하고, 상기 제 1 페일 데이터에 기초한 상기 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 상기 제 2 테스트 영역의 페일 여부를 판단하여 제 2 페일 데이터를 순차적으로 생성하는 테스트 부를 더 포함할 수 있다.
상기 테스트 부는 테스트 패턴 생성기 및 비교기를 포함할 수 있다. 상기 테스트 패턴 생성기는 제 1 테스트 패턴 데이터를 생성하여 상기 피시험 장치에 제공하고 상기 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 순차적으로 상기 제 2 테스트 패턴 데이터를 생성하여 상기 피시험 장치에 제공할 수 있다. 상기 비교기는 상기 피시험 장치에 포함된 상기 제 1 테스트 영역에 기입된 상기 제 1 테스트 패턴 데이터에 상응하는 제 1 독출 테스트 패턴 데이터를 상기 피시험 장치로부터 수신하고, 상기 제 1 독출 테스트 패턴 데이터와 상기 제 1 테스트 패턴 데이터를 비교하여 상기 제 1 페일 데이터를 생성한다. 비교기는 상기 제 1 페일 데이터에 기초한 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 상기 피시험 장치의 제 2 테스트 영역에 기입된 제 2 테스트 패턴 데이터에 상응하는 제 2 독출 테스트 패턴 데이터를 수신하고, 상기 제 2 독출 테스트 패턴 데이터와 상기 제 2 테스트 패턴 데이터를 비교하여 상기 제 2 페일 데이터를 생성할 수 있다.
상기 다른 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 리던던시 분석 방법에 있어서, 피시험 장치의 제 1 테스트 영역의 페일 어드레스에 상응하는 제 1 페일 데이터는 제 1 임시 페일 데이터로 저장되고, 상기 제 1 테스트 영역의 리던던시 분석을 수행하고, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 상기 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 제 2 페일 데이터가 수신된다.
일 실시예에 있어서, 상기 제 1 임시 페일 데이터가 저장 되면, 상기 제 1 테스트 영역의 리던던시 분석이 수행되는 동안, 상기 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 상기 제 2 페일 데이터를 생성하도록 하는 제 2 테스트 활성화 신호가 생성될 수 있다.
상기 제 1 테스트 영역의 리던던시 분석을 수행하는 단계는 상기 제 1 임시 페일 데이터에 포함된 페일 판단된 에드레스 각각을 상기 피시험 장치에 포함된 리 던던시 영역의 어드레스로 변환하는 단계를 포함할 수 있다.
일 실시예에 있어서, 리던던시 분석 방법은 제 1 테스트 활성화 신호에 응답하여 상기 피시험 장치의 상기 제 1 테스트 영역의 페일 여부를 판단하여 상기 제 1 페일 데이터를 생성하는 단계를 더 포함할 수 있다. 상기 제 1 페일 데이터를 생성하는 단계는 상기 피시험 장치의 상기 제 1 테스트 영역에 제 1 테스트 패턴 데이터를 인가하는 단계, 상기 제 1 테스트 패턴 데이터가 상기 제 1 테스트 영역에 기입된 결과에 상응하는 제 1 독출 테스트 패턴 데이터를 수신하는 단계, 및 상기 제 1 테스트 패턴 데이터 및 상기 제 1 독출 테스트 패턴 데이터를 비교하여 상기 제 1 페일 데이터를 생성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 리던던시 분석 장치는 피시험 장치의 일 테스트 영역의 리던던시 분석이 완료되지 않은 상태에서 피시험 장치의 다른 일 테스트 영역의 페일 판단 결과에 따른 페일 데이터를 수신하여 전체 피시험 장치의 리던던시 분석 시간을 줄일 수 있다.
본 발명의 일 실시예에 따른 리던던시 분석 방법은 페일 여부 테스트 및 리던던시 분석을 동시에 수행할 수 있도록 하여 리던던시 분석 시간을 줄일 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일실시예에 따른 리던던시 분석 시스템을 나타내는 블록도이다.
도 1을 참조하면, 리던던시 분석 시스템(10)은 테스트 부(100), 리던던시 분석 장치(200) 및 피시험 장치(300)를 포함할 수 있다. 도 1에는 테스트 부(100)가 리던던시 분석 장치(200)와 별도로 구현되어 있는 형태로 도시되어 있으나, 테스트 부(100)는 리던던시 분석 장치(200)에 포함되어 구현될 수도 있다.
리던던시 분석 시스템(10)은 클럭 발생기(400)를 더 포함할 수 있다. 리던던시 분석 장치(200)는 외부로부터 클럭 신호(CLK)를 입력 받아 동작 할 수 있지만, 내부에 별도의 클럭 발생기를 포함하여 내부 클럭 신호를 생성하여 내부 클럭 신호에 기초하여 동작할 수도 있다.
테스트 부(100) 및 리던던시 분석 장치(200)는 클럭 신호(CLK)에 동기하여 동작한다.
일반적으로 피시험 장치(300)를 특정한 영역으로 분할하여 테스트를 실행한다. 테스트 부(100)는 피시험 장치(300)의 테스트 영역에 테스트 패턴 데이터(TPD)를 인가한다.
피시험 장치(300)가 n-1개의 소정의 테스트 영역으로 분할되어 테스트 되는 경우, 테스트 부(100)는 제 1에서 제 n 테스트 패턴 데이터(TPD1, TPD2,..., TPDn)를 순차적으로 피시험 장치에 인가한다. 테스트 패턴 데이터(TPD)는 제 1 에서 제 n 테스트 패턴 데이터(TPD1, TPD2,..., TPDn)를 포함한다. 각각의 테스트 패턴 데이터(TPD)는 테스트 활성화 신호(T_EN)에 응답하여 생성된다.
제 1 테스트 패턴 데이터(TPD1)가 피시험 장치(300)의 제 1 테스트 영역으로 인가되면, 피시험 장치의 제 1 테스트 영역에는 제 1 테스트 패턴 데이터(TPD1)가 기입된다. 제 1 테스트 영역이 모두 정상적으로 동작한다면 기입된 테스트 패턴 데이터가 인가된 테스트 패턴 데이터와 모두 동일한 값을 가질 것이나, 제 1 테스트 영역의 동작 상태에 따라, 기입된 테스트 패턴 데이터는 인가된 테스트 패턴 데이 터와 상이한 값을 가질 수 있다. 따라서 테스트 부(100)는 피시험 장치의 제 1 테스트 영역에 기입된 데이터를 독출하여 생성된 제 1 독출 테스트 패턴 데이터(RTPD1)를 수신한다. 독출 동작은 피시험 장치(300) 내부에서 수행될 수 있다. 즉, 피시험 장치(300)는 제 1 테스트 영역에 기입된 데이터들을 독출하여 제 1 독출 테스트 패턴 데이터(RTPD1)로 생성하여 테스트 부(100)에 제공한다.
상기한 바와 같이 테스트 패턴 데이터(TPD)가 제 1 에서 제 n 테스트 패턴 데이터(TPD1, TPD2,..., TPDn)를 포함하므로, 독출 테스트 패턴 데이터(RTPD)도 제 1에서 제 n 독출 테스트 패턴 데이터(RTPD1, RTPD2,..., RTPDn)를 포함할 수 있다.
테스트 부(100)는 상응하는 테스트 패턴 데이터(TPD)와 독출 테스트 패턴 데이터(RTPD)에 기초하여 제 1 테스트 영역의 페일 여부를 판단하여 제 1 페일 데이터(FD1)를 생성한다. 제 1 페일 데이터(FD1)는 제 1 테스트 영역 중에서 제 1 테스트 패턴 데이터(TPD1)와 제 1 독출 테스트 패턴 데이터(RTPD1)가 상이한 값을 가지는 어드레스, 즉 페일 어드레스에 상응한다. 또한, 테스트 부(100)는 리던던시 분석 장치(200)에서 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 피시험 장치(300)의 제 2 테스트 영역의 페일 여부를 판단하여 제 2 페일 데이터를 순차적으로 생성한다. 페일 데이터(FD)의 생성 과정에 대해서는 도 2를 참조하여 후술하도록 한다.
생성된 페일 데이터(FD)는 리던던시 분석 장치(200)에 제공된다. 페일 데이터(FD)는 페일 어드레스에 상응하므로 각 페일 어드레스들을 피시험 장치(300)에 포함된 여분의 영역인 리던던시 영역의 정상 동작하는 어드레스로 변환하는 리던던 시 분석이 필요하다. 리던던시 분석에 따른 페일 어드레스들의 리던던시 어드레스 변환 결과는 사용하는 리던던시 분석 알고리즘에 따라 상이할 수 있다.
리던던시 분석 장치(200)는 피시험 장치의 제 1 테스트 영역의 페일어드레스에 상응하는 제 1 페일 데이터(FD1)를 수신하여 제 1 임시 페일 데이터(TFD1)로 저장한다. 제 1 페일 데이터(FD1)를 저장하지 않으면, 제 1 페일 데이터(FD1)의 리던던시 분석을 수행하는 과정에서 제 2 페일 데이터(FD2)가 생성된 경우, 리던던시 분석 장치(200)가 이를 수신할 수 없기 때문에 리던던시 분석과 테스트를 동시에 수행할 수 없고 제 1 테스트 영역에 대한 리던던시 분석이 완료된 이후, 제 2 테스트 영역에 대한 테스트를 수행하여 제 2 페일 데이터를 수신하여야 한다. 즉, 리던던시 분석 장치(200)는 수신된 각각의 페일 데이터(FD)를 복사하여 임시 페일 데이터(TFD)로 저장하여 연속적으로 수신될 다음 테스트 영역에 대한 페일 데이터의 저장 공간을 확보함으로써 리던던시 분석과 테스트를 동시에 수행하여 리던던시 분석 시간에서 테스트 시간이 차지하는 시간을 제거한 것이다.
제 1 페일 데이터(FD1)가 복사되어 제 1 임시 페일 데이터(TFD1)로 저장되면, 리던던시 분석 장치(200)는 제 2 테스트 활성화 신호(T_EN2)를 생성하여 테스트 부(100)에 출력한다. 테스트 부(100)는 제 2 테스트 활성화 신호(T_EN2)에 응답하여, 제 2 페일 데이터(FD2)를 생성하기 위한 테스트 동작을 수행한다. 즉, 제 2 테스트 패턴 데이터(TPD2)를 생성하는 동작이 개시된다.
리던던시 분석 장치(200)는 제 1 페일 데이터(FD1)를 기초로 제 1 테스트 영역의 리던던시 분석이 수행되는 동안, 피시험 장치(300)의 제 2 테스트 영역의 페 일 어드레스에 상응하는 제 2 페일 데이터(FD2)를 수신할 수 있다. 즉, 테스트 부(100)는 제 1 페일 데이터(FD1)의 리던던시 분석 완료 여부에 관계없이 제 2 페일 데이터(FD2)를 생성하여 리던던시 분석 장치(200)에 제공할 수 있다. 따라서 리던던시 분석 및 테스트가 병렬적으로 수행되어 전체 리던던시 분석 시간을 감소시킬 수 있다.
리던던시 분석 장치(200)는 리던던시 분석을 수행하여 리던던시 리페어 신호(RPS)를 생성하여 피시험 장치(300)에 제공한다. 리던던시 분석 장치(200)는 리던던시 분석 활성화 신호(RA_EN)에 응답하여 활성화 될 수 있다. 피시험 장치(300)는 리던던시 리페어 신호(RPS)에 기초하여 피시험 장치에 포함된 퓨즈 블록과 같은 리페어 도구를 통하여 선택적으로 퓨즈를 블로잉하는 등의 동작을 통하여 페일 어드레스들과의 연결을 끊고 리던던시 분석 결과에 따라 정상 동작하는 여분의 리던던시 어드레스 영역으로 동작하도록 한다.
도 2는 도 1의 테스트 부의 하나의 예를 나타내는 블록도이다.
도 2를 참조하면, 테스트 부(100)는 테스트 제어기(110), 테스트 패턴 생성기(120), 및 비교기(130)를 포함할 수 있다.
테스트 제어기(110)는 리던던시 분석 장치(200)로부터 수신한 테스트 활성화 신호(T_EN)에 응답하여 테스트 패턴 데이터(TPD)를 생성하기 위한 테스트 제어 신호(TCON)를 생성하여 테스트 패턴 생성기(120)에 제공한다.
테스트 패턴 생성기(120)는 상기한 바와 마찬가지로 제 1에서 제 n 테스트 패턴 데이터(TPD1, TPD2, ..., TPDn)를 순차적으로 생성할 수 있다. 즉, 테스트 패 턴 생성기(120)는 제 1 테스트 패턴 데이터(TPD1)를 생성하여 상기 피시험 장치(300)에 제공하고 제 1 페일 데이터(FD1)의 리던던시 분석 완료 여부에 관계없이 순차적으로 제 2 테스트 패턴 데이터(TPD2)를 생성하여 상기 피시험 장치(300)에 제공한다. 테스트 패턴 데이터(TPD)는 피시험 장치(300)에 기입되고 독출되어 독출 테스트 패턴 데이터(RTPD)로 비교기(130)에 제공된다. 비교기(130)는 독출 테스트 패턴 데이터(RTPD)를 테스트 패턴 데이터(TPD)와 비교하여 각 상응하는 비트들의 일치 여부를 통하여 테스트 영역의 페일 여부를 판단한다. 즉, 비교기(130)는 제 1 테스트 영역에 기입된 제 1 테스트 패턴 데이터에 상응하는 제 1 독출 테스트 패턴 데이터(RTPD1)를 피시험 장치(300)로부터 수신하고, 제 1 독출 테스트 패턴 데이터(RTPD1)와 제 1 테스트 패턴 데이터(TPD1)를 비교하여 제 1 페일 데이터(FD1)를 생성하고, 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 피시험 장치(300)에 포함된 제 2 테스트 영역에 기입된 제 2 테스트 패턴 데이터에 상응하는 제 2 독출 테스트 패턴 데이터(RTPD2)를 피시험 장치(300)로부터 수신하고, 제 2 독출 테스트 패턴 데이터(RTPD2)와 제 2 테스트 패턴 데이터(TPD2)를 비교하여 제 2 페일 데이터(FD2)를 생성한다. 비교기(130)는 논리 연산을 수행하는 회로들을 포함할 수 있다.
예를 들어, 비교기(130)는 제 1 테스트 패턴 데이터(TPD1)와 제 1 독출 테스트 패턴 데이터(RTPD1)를 비교하여 제 1 테스트 패턴 데이터(TPD1)와 제 1 독출 테스트 패턴 데이터(RTPD1)의 상응하는 비트 값이 서로 상이한 경우, 해당하는 어드레스는 페일 판단된다. 반대로, 제 1 테스트 패턴 데이터(TPD1)와 제 1 독출 테스 트 패턴 데이터(RTPD1)의 상응하는 비트 값이 동일한 경우, 해당하는 어드레스는 패스된다.
비교기(130)는 비교 결과에 기초하여 페일 어드레스를 포함하는 페일 데이터(FD)를 생성하여 리던던시 분석 장치(200)에 제공한다.
도 3은 도 1의 본 발명의 일 실시예에 따른 리던던시 분석 장치를 나타내는 블록도이다.
도 3을 참조하면, 리던던시 분석 장치(200)는 리던던시 분석 제어기(210), 페일 메모리(220), 저장 장치(230), 리던던시 분석기(240)를 포함할 수 있다.
리던던시 분석 제어기(210)는 리던던시 분석 제어 신호(RCON)를 생성하여 페일 메모리(220)가 페일 데이터(FD)를 임시 페일 데이터(TFD)로 저장 장치(230)에 저장하도록 제어하고, 저장 장치(230)에 임시 페일 데이터(TFD)가 복사되어 저장되면 테스트 부(100)에 테스트 활성화 신호(T_EN)를 제공한다.
페일 메모리(220)는 도 2의 테스트 부(100)에 포함된 비교기(130)로부터 페일 데이터(FD)를 수신한다. 일반적으로 테스트 수행에 소요되는 시간보다 리던던시 분석에 소요되는 시간이 길기 때문에, 종래의 리던던시 분석 장치와 같이 별도의 저장 장치가 없는 경우, 페일 메모리는 현재 리던던시 분석을 수행하는 페일 데이터(FD)를 저장하고 있게 된다. 따라서 새로운 테스트에 의하여 피시험 장치의 다른 테스트 영역에 대한 페일 데이터(FD)가 생성된다고 하더라도, 리던던시 분석 장치에서 수신할 공간이 없기 때문에 리던던시 분석이 완료된 이후에야 새로운 테스트가 수행될 수 있었다.
예를 들어, 페일 메모리(220)는 테스트 부(100)로부터 제 1 페일 데이터(FD1)를 수신하고, 수신된 제 1 페일 데이터를 저장 장치(230)에 제공하며, 리던던시 분석기(240)가 제 1 테스트 영역의 리던던시 분석을 수행하는 동안, 제 2 페일 데이터를 수신할 수 있다.
저장 장치(230)는 테스트 동작과 리던던시 분석 동작을 동시에 수행할 수 있도록 수신된 페일 데이터(FD)를 임시 페일 데이터(TFD)로 저장하고, 저장된 임시 페일 데이터(TFD)를 리던던시 분석기(240)에 제공하여 특정한 테스트 영역의 리던던시 분석 동작을 수행할 수 있도록 한다.
예를 들어, 페일 메모리(220)가 제 1 페일 데이터(FD1)를 수신하는 경우, 저장 장치(230)는 제 1 페일 데이터(FD1)를 제 1 임시 페일 데이터(TFD1)로 저장한다. 리던던시 분석 제어기(210)는 저장 장치(230)에 제 1 임시 페일 데이터(TFD1)가 저장되면, 제 2 테스트 활성화 신호(T_EN2)를 생성하여 테스트 부(100)에 출력한다. 테스트 부(100)는 제 2 테스트 활성화 신호(T_EN2)에 응답하여, 제 2 테스트 패턴(TPD2)을 생성하여 피시험 장치(300)의 제 2 테스트 영역에 인가하고, 피시험 장치(300)는 기입된 제 2 테스트 패턴 데이터를 독출하여 제 2 독출 테스트 패턴 데이터(RTPD2)를 비교기(130)에 제공한다. 비교기(130)는 제 2 독출 테스트 패턴 데이터(RTPD2)를 제 2 테스트 패턴 데이터(TPD2)와 비교하여 제 2 페일 데이터(FD2)를 생성하고 생성된 제 2 페일 데이터(FD2)는 페일 메모리(220)에 저장된다. 이러한 과정은 저장 장치(230)와 리던던시 분석기(240)가 제 1 페일 데이터(FD1)에 대한 리던던시 분석을 수행하는 동안 이루어진다. 따라서 제 1 페일 데 이터(FD1)에 대한 리던던시 분석이 완료되는 동시에 제 2 페일 데이터(FD2)는 저장 장치(230)에 제 2 임시 페일 데이터(FD2)로 저장되어 제 2 테스트 영역에 대한 리던던시 분석이 수행될 수 있다. 저장 장치(230)는 적어도 하나 이상의 버퍼 메모리를 포함할 수 있으며, 제 1 페일 데이터(FD1)에 대한 리던던시 분석이 완료되기 이전에 버퍼 메모리의 다른 영역에 제 2 페일 데이터(FD2)가 제 2 임시 페일 데이터(TFD2)로 저장되어 있을 수도 있다.
리던던시 분석기(240)는 저장 장치(230)로부터 제 1 임시 페일 데이터(TFD1)를 수신하여 제 1 테스트 영역의 리던던시 분석을 수행한다. 리던던시 분석기(240)는 제 1 임시 페일 데이터에 포함된 페일 어드레스 각각을 피시험 장치(300)에 포함되어 있는 여분의 영역인 리던던시 영역의 어드레스에 상응하도록 변환하는 리던던시 분석 신호(RAS)를 생성할 수 있다. 이는 특정한 리던던시 분석 알고리즘에 의하여 수행될 수 있으며, 이러한 리던던시 분석 알고리즘에 따라 리페어가 수행되는 방식에 의해서도 상이해 질 수 있다.
리던던시 분석 장치(200)는 리페어기(250)를 더 포함할 수 있다. 리페어기(250)는 리던던시 분석에 따른 어드레스 매칭 결과를 포함하는 리던던시 분석 신호(RAS)를 수신하여, 피시험 장치(300)가 수행하는 리페어 방식에 따른 적합한 리페어 신호(RPS)를 생성하여 피시험 장치(300)에 제공한다.
따라서 본 발명에 따른 리던던시 분석 장치는 적어도 하나 이상의 테스트 영역으로 분할된 피시험 장치에 대한 리던던시 분석을 수행하는 데에 있어서, 직전 테스트 영역에 대한 리던던시 분석이 수행되는 동안, 다음 테스트 영역에 대한 테 스트가 수행된 페일 데이터를 순차적으로 수신함으로써, 곧바로 다음 테스트 영역에 대한 페일 데이터를 수신하여 리던던시 분석을 수행하여 전체 리던던시 분석 시간을 줄일 수 있다.
또한, 도 1 내지 도 3에서는 테스트 부(100)가 리던던시 분석 장치와 따로 구현된 형태로 도시되어 있으나, 리던던시 분석 장치는 테스트 부를 포함하는 형태로 구현될 수도 있다. 따라서 테스트 부를 포함하는 리던던시 분석 장치는 종래의 리던던시 분석 장치가 테스트 영역의 리던던시 분석을 수행하는 동안, 테스트 동작을 수행하는 장치들이 필요 없는 전력을 소모한 것에 비하여 전력 소모를 줄일 수 있고 마찬가지로, 전체 리던던시 분석 시간을 줄일 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 리던던시 분석 방법을 나타내는 흐름도이다.
이하에서는, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 리던던시 분석 방법을 설명하도록 한다.
리던던시 분석 장치(200)는 제 1 페일 데이터를 수신하여 제 1 임시 페일 데이터로 저장한다(단계 S401). 페일 데이터는 도 1의 테스트 부(100)에서 생성되며, 상기한 바와 같이 테스트 부(100)는 리던던시 분석 장치(200)에 포함될 수 있다.
제 1 임시 페일 데이터에 기초하여 제 1 테스트 영역의 리던던시 분석을 수행하고, 제 1 테스트 영역의 리던던시 분석을 수행하는 동안, 피시험 장치의 제 2 테스트 영역에 대한 테스트 수행 결과 생성된 제 2 페일 데이터를 수신한다(단계 S403). 따라서 본 발명에 따른 리던던시 분석 방법은 피시험 장치의 특정한 테스트 영역에 대한 리던던시 분석 수행 과정에서 휴지기를 가지지 않고 연속적으로 테스트 결과를 수신하여 리던던시 분석을 수행하여 전체 리던던시 분석 시간을 단축시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 리던던시 분석 방법을 나타낸 흐름도이다.
도 5를 참조하면, 도 4에 표시된 리던던시 분석 방법과 비교하여 페일 데이터의 생성과정이 더 포함되어 있다. 즉, 이는 리던던시 분석 장치가 테스트 부를 포함하여 구현된 경우일 수 있다.
테스트 부(100)는 제 1 테스트 활성화 신호에 응답하여 제 1 페일 데이터를 생성한다. 제 1 페일 데이터는 도 1의 피시험 장치(300)의 제 1 테스트 영역의 페일 어드레스에 상응한다.
리던던시 분석 장치(200)는 제 1 페일 데이터를 수신하여 제 1 임시 페일 데이터로 저장한다(단계 S503). 제 1 임시 페일 데이터는 리던던시 분석 장치(200)에 포함된 저장 장치(230)에 저장될 수 있으며, 저장 장치(230)는 적어도 하나 이상의 버퍼 메모리를 포함할 수 있다.
제 1 임시 페일 데이터가 저장 완료된 경우, 리던던시 분석 장치(200)에 포함된 리던던시 분석 제어기(210)는 제 2 테스트 활성화 신호를 생성하여 테스트 부(100)에 제공한다. 테스트 부(100)는 제 2 활성화 신호에 응답하여 피시험 장치(300)의 제 2 테스트 영역의 페일 여부를 판단하여 제 2 페일 데이터를 생성한다.
제 1 임시 페일 데이터가 저장 장치(230)에 저장 완료되면, 리던던시 분석기(240)는 제 1 임시 페일 데이터를 기초로 제 1 테스트 영역에 대한 리던던시 분석을 수행한다. 즉, 리던던시 분석 동작은 상기 제 2 테스트 영역의 페일 여부 판단과 동시에 이루어진다. 일반적으로 리던던시 분석 동작에 소요되는 시간이 페일 데이터를 생성하는 시간보다 많기 때문에 제 1 테스트 영역에 대한 리던던시 분석을 수행하는 동안, 제 2 페일 데이터를 수신하게 된다(단계 S507). 본 발명에 따른 리던던시 분석 방법은 이와 같이 리던던시 분석을 수행하는 동안, 다음 페일 데이터를 수신함으로써 리던던시 분석 시간을 줄일 수 있고, 피시험 장치(300)의 모든 테스트 영역에 대한 테스트 및 리던던시 분석에 따른 리페어가 완료되면, 리던던시 분석 동작은 종료된다.
도 6은 도 5의 제 1 페일 데이터 생성 과정의 예시적 방법을 나타내는 흐름도이다.
도 2의 테스트 패턴 생성기(120)는 제 1 테스트 활성화 신호에 응답하여 테스트 제어기(110)에서 생성된 테스트 제어 신호(TCON)에 기초하여 제 1 테스트 패턴 데이터를 생성한다. 피시험 장치(300)가 적어도 하나 이상의 테스트 영역으로 분할되어 있고, 각각의 테스트 결과 생성되는 페일 데이터는 상이하더라도 각각의 테스트 영역에 인가되는 테스트 패턴들은 동일할 수도 있다. 따라서 제 1에서 제 n 테스트 패턴 데이터(TPD1, TPD2, ..., TPDn)는 동일할 수도 있다. 테스트 패턴 생성기(120)는 생성된 제 1 테스트 패턴 데이터를 피시험 장치(300)의 제 1 테스트 영역에 인가한다(단계 S601).
피시험 장치는 인가된 제 1 테스트 패턴 데이터를 제 1 테스트 영역에 기입하고 이를 다시 독출하여 제 1 독출 테스트 패턴 데이터를 테스트 부(100)에 제공한다. 제 1 테스트 영역이 모두 정상적으로 동작한다면, 제 1 테스트 패턴 데이터와 제 1 독출 테스트 패턴 데이터는 실질적으로 동일할 것이나, 양 데이터를 비교한 결과, 상응하는 비트 값이 상이한 값을 가질 수 있으므로, 제 1 독출 테스트 패턴 데이터는 제 1 테스트 패턴 데이터와 상이할 수 있다. 리던던시 분석 동작은 이상적으로 피시험 장치에 포함된 모든 테스트 영역에 대하여 테스트 패턴 데이터와 독출 테스트 패턴 데이터가 실질적으로 동일한 값을 가질 때까지 반복적으로 수행될 수 있다.
테스트 부(100)에 포함된 비교기(130)는 양 데이터를 비교하여 상이한 값을 가지는 어드레스, 즉 페일 어드레스들을 포함하는 제 1 페일 데이터를 생성한다(단계 S605).
또한, 본 발명에 따른 리던던시 분석 방법은 각 테스트 영역에 대한 리던던시 분석 결과 리던던시 분석 신호를 생성하고, 리던던시 분석 신호에 기초하여 리던던시 리페어 신호를 생성하여 피시험 장치(300)에 제공할 수 있다.
피시험 장치는 리던던시 리페어 신호에 기초하여 페일 어드레스와 연결된 퓨즈 블록과 같은 리페어 장치와의 연결을 끊고, 피시험 장치의 여분의 리던던시 어드레스가 이에 매칭되어 동작하도록 리페어 동작을 수행할 수 있다.
따라서 본 발명에 따른 리던던시 분석 방법은 피시험 장치에 포함된 특정한 테스트 영역에 대한 리던던시 분석을 수행하는 동시에, 다른 테스트 영역에 대한 테스트 동작을 수행하여 리던던시 분석 장치에 저장할 수 있다. 따라서 하나의 영역에 대한 리던던시 분석이 완료됨과 동시에, 다른 영역에 대한 테스트를 수행하는 시간을 줄이고 바로 리던던시 분석을 수행할 수 있어 전체 리던던시 분석에 소요되는 시간을 줄일 수 있다.
또한, 본 발명에 따른 리던던시 분석 장치는 피시험 장치가 반도체 메모리 장치인 경우에는 반도체 메모리 장치 내부에 실장되어 Built-in Redundancy Analysis (BIRA) 회로 형태로 구현될 수도 있다.
본 발명에 따른 리던던시 분석 장치는 페일 데이터를 저장하는 저장 장치를 포함하여 별도의 저장 공간을 확보함으로써 일영역에 대한 리던던시 분석을 수행하는 동시에 다른 일 테스트 영역에 대한 페일 데이터를 수신하여 리던던시 분석 시간을 줄일 수 있다. 테스트 부를 포함하는 리던던시 분석 장치는 리던던시 분석 및 테스트를 동시에 수행하여 리던던시 분석 시간 및 전압 소모를 줄일 수 있다. 또한, 본 발명은 리던던시 분석을 수행하는 동시에 페일 데이터를 수신하여 피시험 장치를 테스트 하는 시간이 리던던시 분석 시간에서 제외되는 것과 마찬가지의 효과를 가질 수 있어 제조 과정에서 발생하는 피시험 장치의 동작 오류를 빠른 시간 내에 바로 잡을 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음 을 이해할 것이다.
도 1은 본 발명의 일실시예에 따른 리던던시 분석 시스템을 나타내는 블록도이다.
도 2는 도 1의 테스트 부의 하나의 예를 나타내는 블록도이다.
도 3은 도 1의 본 발명의 일 실시예에 따른 리던던시 분석 장치를 나타내는 블록도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 리던던시 분석 방법을 나타내는 흐름도이다.
도 6은 도 5의 제 1 페일 데이터 생성 과정의 예시적 방법을 나타내는 흐름도이다.

Claims (11)

  1. 피시험 장치의 제 1 테스트 영역의 페일 어드레스에 상응하는 제 1 페일 데이터를 저장하여 제 1 테스트 영역의 리던던시 분석을 수행하고, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 상기 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 제 2 페일 데이터를 수신하는 리던던시 분석 장치.
  2. 제1항에 있어서,
    상기 제 1 페일 데이터를 수신하고, 상기 수신된 제 1 페일 데이터를 저장 장치에 제공하며, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안 상기 제 2 페일 데이터를 수신하는 페일 메모리;
    상기 페일 메모리로부터 상기 제 1 페일 데이터를 제공받아 제 1 임시 페일 데이터로 저장하고, 상기 제1 임시 페일 데이터를 리던던시 분석기에 제공하는 상기 저장 장치; 및
    상기 저장 장치로부터 상기 제 1 임시 페일 데이터를 수신하여 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 상기 리던던시 분석기를 포함하는 것을 특징으로 하는 리던던시 분석 장치.
  3. 제2항에 있어서, 상기 저장 장치는
    적어도 하나 이상의 버퍼 메모리를 포함하는 것을 특징으로 하는 리던던시 분석 장치.
  4. 제2항에 있어서, 상기 리던던시 분석기는
    상기 제 1 임시 페일 데이터에 포함된 페일 어드레스 각각을 상기 피시험 장치에 포함된 리던던시 영역의 어드레스에 상응하도록 변환한 리던던시 분석 신호를 생성하여 상기 피시험 장치에 제공하는 것을 특징으로 하는 리던던시 분석 장치.
  5. 제1항에 있어서, 상기 리던던시 분석 장치는
    테스트 제어 신호에 기초하여 상기 제 1 테스트 영역의 페일 여부를 판단하여 상기 제 1 페일 데이터를 생성하고, 상기 제 1 페일 데이터에 기초한 상기 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 상기 제 2 테스트 영역의 페일 여부를 판단하여 제 2 페일 데이터를 순차적으로 생성하는 테스트 부를 더 포함하는 것을 특징으로 하는 리던던시 분석 장치.
  6. 제5항에 있어서, 상기 테스트 부는
    제 1 테스트 패턴 데이터를 생성하여 상기 피시험 장치에 제공하고 상기 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 순차적으로 상기 제 2 테스트 패턴 데이터를 생성하여 상기 피시험 장치에 제공하는 테스트 패턴 생성기; 및
    상기 피시험 장치에 포함된 상기 제 1 테스트 영역에 기입된 상기 제 1 테스트 패턴 데이터에 상응하는 제 1 독출 테스트 패턴 데이터를 상기 피시험 장치로부 터 수신하고, 상기 제 1 독출 테스트 패턴 데이터와 상기 제 1 테스트 패턴 데이터를 비교하여 상기 제 1 페일 데이터를 생성하고, 상기 제 1 테스트 영역의 리던던시 분석 완료 여부에 관계없이 상기 피시험 장치에 포함된 제 2 테스트 영역에 기입된 제 2 테스트 패턴 데이터에 상응하는 제 2 독출 테스트 패턴 데이터를 상기 피시험 장치로부터 수신하고, 상기 제 2 독출 테스트 패턴 데이터와 상기 제 2 테스트 패턴 데이터를 비교하여 상기 제 2 페일 데이터를 생성하는 비교기를 포함하는 것을 특징으로 하는 리던던시 분석 장치.
  7. 피시험 장치의 제 1 테스트 영역의 페일 어드레스에 상응하는 제 1 페일 데이터를 수신하여 제 1 임시 페일 데이터로 저장하는 단계; 및
    상기 제 1 테스트 영역의 리던던시 분석을 수행하고, 상기 제 1 테스트 영역의 리던던시 분석 수행 동안 상기 피시험 장치의 제 2 테스트 영역의 페일 어드레스에 상응하는 제 2 페일 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 리던던시 분석 방법.
  8. 제7항에 있어서, 상기 제 1 임시 페일 데이터가 저장되면, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 동안, 상기 피시험 장치의 상기 제 2 테스트 영역의 페일 어드레스에 상응하는 상기 제 2 페일 데이터를 생성하도록 제 2 테스트 활성화 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 리던던시 분석 방법.
  9. 제7항에 있어서, 상기 제 1 테스트 영역의 리던던시 분석을 수행하는 단계는,
    상기 제 1 임시 페일 데이터에 포함된 페일 어드레스 각각을 상기 피시험 장치에 포함된 리던던시 영역의 어드레스로 변환하는 단계를 포함하는 것을 특징으로 하는 리던던시 분석 방법.
  10. 제7항에 있어서,
    제 1 테스트 활성화 신호에 응답하여 상기 피시험 장치의 상기 제 1 테스트 영역의 페일 여부를 판단하여 상기 제 1 페일 데이터를 생성하는 단계를 더 포함하는 것을 특징으로 하는 리던던시 분석 방법.
  11. 제10항에 있어서, 상기 제 1 페일 데이터를 생성하는 단계는
    상기 피시험 장치의 상기 제 1 테스트 영역에 제 1 테스트 패턴 데이터를 인가하는 단계;
    상기 제 1 테스트 패턴 데이터가 상기 제 1 테스트 영역에 기입된 결과에 상응하는 제 1 독출 테스트 패턴 데이터를 수신하는 단계; 및
    상기 제 1 테스트 패턴 데이터 및 상기 제 1 독출 테스트 패턴 데이터를 비교하여 상기 제 1 페일 데이터를 생성하는 단계를 포함하는 것을 특징으로 하는 리던던시 분석 방법.
KR1020090032537A 2009-04-15 2009-04-15 리던던시 분석 장치 및 리던던시 분석 방법 KR20100114147A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090032537A KR20100114147A (ko) 2009-04-15 2009-04-15 리던던시 분석 장치 및 리던던시 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090032537A KR20100114147A (ko) 2009-04-15 2009-04-15 리던던시 분석 장치 및 리던던시 분석 방법

Publications (1)

Publication Number Publication Date
KR20100114147A true KR20100114147A (ko) 2010-10-25

Family

ID=43133375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090032537A KR20100114147A (ko) 2009-04-15 2009-04-15 리던던시 분석 장치 및 리던던시 분석 방법

Country Status (1)

Country Link
KR (1) KR20100114147A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102013643B1 (ko) * 2018-04-13 2019-10-21 주식회사 엑시콘 고속 번인 테스트 장치 및 방법
KR20230072624A (ko) * 2021-11-18 2023-05-25 와이아이케이 주식회사 반도체 디바이스 테스트 장치 및 그것의 리던던시 분석 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102013643B1 (ko) * 2018-04-13 2019-10-21 주식회사 엑시콘 고속 번인 테스트 장치 및 방법
KR20230072624A (ko) * 2021-11-18 2023-05-25 와이아이케이 주식회사 반도체 디바이스 테스트 장치 및 그것의 리던던시 분석 방법

Similar Documents

Publication Publication Date Title
EP1389315B1 (en) Hierarchical built-in self-test
US20050193293A1 (en) Semiconductor device capable of performing test at actual operating frequency
JP4044075B2 (ja) 半導体集積回路の試験回路及び試験方法
KR20000011182A (ko) 대규모메모리용비아이에스티회로
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
KR20070023876A (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
JP4481588B2 (ja) 半導体集積回路装置
KR101228519B1 (ko) 반도체 메모리 장치, 그것을 포함한 테스트 시스템, 그리고반도체 메모리 장치의 리페어 방법
JP4353329B2 (ja) 半導体記憶装置及びそのテスト方法
US8868991B2 (en) Memory devices, testing systems and methods
US20080165599A1 (en) Design structure used for repairing embedded memory in an integrated circuit
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
US7103493B2 (en) Memory testing apparatus and method
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
WO2007110926A1 (ja) 半導体メモリおよびテストシステム
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
KR20100114147A (ko) 리던던시 분석 장치 및 리던던시 분석 방법
JP2005267673A (ja) 試験装置及び試験方法
JP2008059718A (ja) 半導体記憶装置
JP2007323723A (ja) 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法
KR100579049B1 (ko) 메모리 테스트 장치 및 이를 수행하는 방법
JP2008082976A (ja) Fbm生成装置、fbm生成方法
JP2008192227A (ja) Ic試験装置およびic試験方法
US8289792B2 (en) Memory test circuit, semiconductor integrated circuit and memory test method
US7464308B2 (en) CAM expected address search testmode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application