KR20000011182A

KR20000011182A - 대규모메모리용비아이에스티회로

Info

Publication number: KR20000011182A
Application number: KR1019990006823A
Authority: KR
Inventors: 오키타카다케노리
Original assignee: 다니구찌 이찌로오, 기타오카 다카시; 미쓰비시덴키 가부시키가이샤
Priority date: 1998-07-15
Filing date: 1999-03-03
Publication date: 2000-02-25
Also published as: US6343366B1; KR100320829B1; JP2000030483A; TW396539B

Abstract

종래에는, 내장 메모리의 테스트를 실행하는 경우, 테스트 데이터 입출력용 단자를 마련하고, 또한 많은 단자를 구비한 고가의 외부 테스터를 필요로 하기 때문에, 제조 비용이 고가로 된다고 하는 과제가 있었다.

본 발명에 따르면, 비교기(3)로부터의 비교 결과가 불량 메모리 셀의 존재를 나타내는 경우, 불량 메모리 셀 대신에 사용되는 용장 메모리 셀에 관한 수복 코드를 생성하여 저장하는 수복(修復) 코드 생성/레지스터(7)와, GO/NG 레지스터(4) 및 수복 코드 생성/레지스터(7)내의 데이터를 선택적으로 외부에 출력하는 선택기(6), 또는 수복 코드를 기초로 불량 메모리 셀을 수복하는 자기 수복 회로(8)를 구비한 대규모 메모리용 BIST 회로를 제공할 수 있다.

Description

대규모 메모리용 비아이에스티 회로{BIST CIRCUIT FOR LSI MEMORY}

본 발명은, DRAM, SRAM, 플래쉬 메모리 등의 대규모 메모리를 구비한 LSI내에 조립되어 사용되는 대규모 메모리용 자기 테스트(BIST) 회로에 관한 것이다.

도 5는, 대규모 메모리를 구비한 종래의 LSI를 나타내는 블럭도로서, 도면에 있어서, (51)은 DRAM, SRAM, 플래쉬 메모리 등의 메모리 셀 어레이, (52)는, 예를 들면 CPU(도시하지 않음)의 제어하에, 메모리 셀 어레이(51)로부터 데이터를 판독하여 소정의 기능을 실행하는 내부 회로, (53, 54)는, 통상 동작시에는 내부 회로(52)와 메모리 셀 어레이(51) 사이의 데이터 전송을 수행하기 위해, 내부 회로(52)와 메모리 셀 어레이(51) 사이를 접속하고, 메모리 셀 어레이(51)의 동작 테스트시에는 제어 신호 입력 단자 및 테스트 데이터 입력 단자와 메모리 셀 어레이(51) 사이를 접속하여, LSI의 외부로부터 공급되는 제어 데이터 및 테스트 데이터를 메모리 셀 어레이(51)에 공급하며, 또한 테스트 결과를 메모리 셀 어레이(51)로부터 테스트 데이터 출력 단자를 거쳐 외부의 테스터로 송신하도록 버스를 전환하는 선택기이다.

도 5에 나타내는 종래의 LSI내에 내장되어 있는 메모리 셀 어레이(51)의 동작 테스트시에는, 제어 신호 입력 단자, 테스트 데이터 입력 단자, 테스트 데이터 출력 단자, 선택기(53, 54)를 거쳐서 외부의 테스터(도시하지 않음)로 접속되어, 메모리 셀 어레이(51)의 동작 테스트가 실행된다.

다음에 동작에 대하여 설명한다.

메모리 셀 어레이(51)의 동작 테스트시에는, LSI의 외부에 있는 테스터로부터 제어 신호 입력 단자를 거쳐서, 선택기(53, 54)로 동작 테스트의 개시를 지시하는 제어 신호가 입력된다. 이에 따라, 메모리 셀 어레이(51)의 동작은 외부 테스터에 의해 제어된다.

다음에, 외부 테스터로부터 출력된 제어 신호를 선택기(53, 54)가 입력하면, 메모리 셀 어레이(51)와 내부 회로(52) 사이의 접속을 분리하고, 테스트 데이터 입력 단자 및 테스트 데이터 출력 단자를 거쳐서, 메모리 셀 어레이(51)와 외부 테스터를 접속한다.

다음에, 외부 테스터에서 생성되어 출력된 테스트 데이터가, 테스트 입력 단자를 거쳐 메모리 셀 어레이(51)내로 입력된다. 그 후, 메모리 셀 어레이(51)로부터 테스트 데이터가, 테스트 데이터 출력 단자를 거쳐 외부 테스터로 송신된다. 외부 테스터는, 메모리 셀 어레이(51)로부터 출력되어 온 테스트 데이터를 검사하여, 메모리 셀 어레이(51)의 동작이 올바른지 여부를 판단한다.

DRAM, SRAM, 플래쉬 메모리 등의 메모리 셀 어레이(51), 즉 LSI에 내장된 대규모의 메모리 셀 어레이를 구비한 종래의 LSI는, 상기와 같이 구성되어 있기 때문에, 내장 메모리 셀 어레이(51)의 AT-speed 메모리 테스트 등의 동작 테스트를 실시하는 경우, 통상 동작시에 사용하는 단자와는 별도로, 테스트 전용의 복수개의 테스트 데이터 입력 단자 및 테스트 데이터 출력 단자 등을 마련할 필요가 있었다. 예를 들어, 메모리 셀 어레이의 동작 테스트를 위해 수십개, 혹은 수백개의 테스트 전용 입출력 단자가 별도로 필요하게 되어, 이에 따라 LSI의 단자수가 증가해서 그 만큼 내부 회로 등에 사용되는 회로 면적이 감소하며, 또한 제조 비용이 증대된다고 하는 과제가 있었다.

또한, 외부 테스터는 일반적으로 고가(高價)의 장치로서, 테스트용 단자수가 증가하면 증가할수록 외부 테스터의 가격도 증가하여, 그 결과, 제조 비용이 더욱 증대된다고 하는 과제가 있었다.

또한, 동작 테스트시에 있어서는, 메모리 셀 어레이(51)의 신뢰성을 테스트하기 위해서 높은 주파수의 클럭 신호를 이용해 메모리 셀 어레이를 동작시킬 필요가 있어, 이 때문에 고속의 클럭 신호를 출력하는 기능을 갖는 외부 테스터가 필요하게 되고, 외부 테스터의 가격이 증가하여, 결과적으로 제조 비용이 증대된다고 하는 과제가 있었다.

또한, 메모리 셀 어레이(51) 이외에, 내부 회로(52) 등의 논리 회로를 테스트하기 위해서는, 더욱 고가인 메모리/논리 겸용 테스터를 필요로 하거나, 혹은 메모리 셀 어레이(51)용 외부 테스터 및 논리 회로용 외부 테스터가 필요하게 되어, 그 결과, 제조 비용이 더욱 증대된다고 하는 과제가 있었다.

본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, DRAM, SRAM, 플래쉬 메모리 등의 대규모 메모리를 구비한 LSI에 있어서, LSI 내부에 조립되어, 테스트 데이터를 생성하고, 테스트 결과를 비교하여, 불량의 메모리 셀을 검출해 자기 수복(自己修復) 가능한 메모리 셀 어레이의 동작을 테스트하는 대규모 메모리용 자기 테스트(BIST) 회로를 얻는 것이다.

도 1은 본 발명의 실시예 1에 의한 대규모 메모리용 BIST 회로를 나타내는 블록도,

도 2는 본 발명의 실시예 2에 의한 대규모 메모리용 BIST 회로를 나타내는 블록도,

도 3은 본 발명의 실시예 3에 의한 대규모 메모리용 BIST 회로를 나타내는 블록도,

도 4는 본 발명의 실시예 4에 의한 대규모 메모리용 BIST 회로를 나타내는 블록도,

도 5는 대규모 메모리를 내장한 종래의 LSI를 나타내는 블록도.

도면의 주요 부분에 대한 부호의 설명

1 : BIST 제어기

2 : 테스트 패턴 생성기

3 : 비교기

4 : GO/NG 레지스터

5 : 오류 정보 레지스터

6 : 선택기

7 : 수복 코드 생성/레지스터

8 : 자기 수복 회로

51 : 메모리 셀 어레이

본 발명에 관한 대규모 메모리용 BIST 회로는, 복수의 메모리 셀로 이루어지는 메모리 셀 어레이의 동작 테스트를 관리하는 BIST 제어기와, 테스트 패턴 생성용 마이크로 코드를 내장하고, 상기 BIST 제어기로부터의 지시에 근거해 상기 마이크로 코드를 실행하여, 테스트 패턴 및 기대값을 생성해 출력하는 테스트 패턴 생성기와, 상기 테스트 패턴 생성기에서 생성된 상기 기대값과 상기 테스트 패턴을 판독한 상기 복수의 메모리 셀로부터 출력되는 데이터를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 근거하여, 상기 복수의 메모리 셀의 동작 테스트의 결과가 정상인지 이상인지를 나타내는 정보를 저장하는 GO/NG 레지스터와, 상기 비교기에서의 비교 결과가 상기 메모리 셀의 동작 이상을 나타내는 경우, 상기 메모리 셀에 관한 비트선 및 워드선의 정보를 저장하는 오류 정보 레지스터와, 상기 GO/NG 레지스터 및 상기 오류 정보 레지스터내에 저장되어 있는 정보를 선택적으로 외부에 출력하는 선택기를 구비하는 것이며, 이에 따라 테스트용 입출력 단자수를 저감하여, 효율적으로 내장 메모리 셀 어레이의 동작 테스트를 실행하고, 또한 LSI의 제조 비용을 저감하는 것이다.

본 발명에 관한 대규모 메모리용 BIST 회로는, 오류 정보 레지스터 대신에 마련되고, 비교기로부터 출력되는 비교 결과가 메모리 셀의 동작 이상을 나타내는 경우, 이상이라고 판정된 상기 메모리 셀 대신에 이용되는, 메모리 셀 어레이내에 미리 내장되어 있는 용장 메모리 셀의 정보에 관한 수복 코드를 생성하여 저장하는 수복 코드 생성/레지스터를 더 구비하고, 선택기는, 상기 수복 코드 생성/레지스터 및 GO/NG 레지스터내에 저장되어 있는 상기 메모리 셀의 정보를 선택적으로 외부에 출력함으로써, 테스트용 입출력 단자수를 저감하여 효율적으로 내장 메모리 셀 어레이의 동작 테스트를 실행하고, 불량 메모리 셀의 사용을 피하기 위한 데이터를 공급하며, 또한 LSI의 제조 비용을 저감하는 것이다.

본 발명에 관한 대규모 메모리용 BIST 회로는, 복수의 메모리 셀로 이루어지는 메모리 셀 어레이의 동작 테스트를 관리하는 BIST 제어기와, 테스트 패턴 생성용의 마이크로 코드를 내장하고, 상기 BIST 제어기로부터의 지시에 근거해 상기 마이크로 코드를 실행하여, 테스트 패턴 및 기대값을 생성해 출력하는 테스트 패턴 생성기와, 상기 테스트 패턴 생성기에서 생성된 상기 기대값과 상기 테스트 패턴을 입력한 복수의 메모리 셀로부터 출력되는 데이터를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 근거하여, 상기 복수의 메모리 셀의 동작 테스트의 결과가 정상인지 이상인지를 나타내는 정보를 저장하여 외부로 출력하는 GO/NG 레지스터와, 상기 비교기에서의 비교 결과가 상기 메모리 셀의 동작 이상을 나타내는 경우, 이상인 상기 메모리 셀 대신에 이용되는, 상기 메모리 셀 어레이내에 미리 내장되어 있는 용장 메모리 셀에 관한 수복 코드를 생성하여 저장하는 수복 코드 생성/레지스터와, 상기 수복 코드 생성/레지스터내에 저장된 상기 수복 코드를 판독하여, 이상이라고 판정된 상기 메모리 셀 대신에 상기 용장 메모리 셀을 활성화시켜 상기 메모리 셀을 수복하는 자기 수복 회로를 구비하는 것이며, 테스트용 입출력 단자수를 저감하여 효율적으로 내장 메모리 셀 어레이의 동작 테스트를 실행하고, 불량 메모리 셀의 수복에 관한 데이터를 생성하여, 효율적으로 불량인 메모리 셀의 사용을 피하는 대신에 용장 메모리 셀을 사용하며, 또한 LSI의 제조 비용을 저감하는 것이다.

본 발명에 관한 대규모 메모리용 BIST 회로는, 외부로부터 공급되는 클럭 신호를 입력하여, 입력한 상기 클럭 신호를 기초로 소정 주파수의 클럭 신호를 생성하고, 생성한 상기 소정 주파수의 클럭 신호를 BIST 제어기에 공급하여, 저속의 클럭 신호를 출력하는 외부 테스터를 이용한 경우에 있어서도, 메모리 셀 어레이에 대한 AT-speed 메모리 테스트를 실행 가능하게 하는 것이다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

발명의 실시예

이하, 본 발명의 일실시예를 설명한다.

(실시예 1)

도 1은, 본 발명의 실시예 1에 의한 대규모 메모리용 자기 테스트(BIST) 회로를 나타내는 블럭도이며, LSI 등에 내장되는 것으로, DRAM, SRAM, 플래쉬 메모리 등의 대규모 내장 메모리의 동작 테스트를 실행하는 것이다. 도면에 있어서, (1)은 자기 테스트 동작을 제어하는 자기 테스트(BIST) 제어기이다. (2)는, 테스트 패턴 생성용 마이크로 코드를 내장하여, 마이크로 코드를 실행함으로써 제어 신호 및 데이터로 이루어지는 테스트 패턴 및 기대값을 생성하고, LSI에 내장되어 있는 DRAM, SRAM, 플래쉬 메모리 등의 메모리 셀 어레이(51)로 생성한 테스트 패턴을 출력하며, 생성한 기대값을 후술하는 비교기(3)로 출력하는 테스트 패턴 생성기이다.

(3)은 테스트 패턴 생성기(2)에서 생성한 테스트 패턴의 기대값과, 메모리 셀 어레이(51)로부터 출력되는 데이터를 비교하는 비교기, (4)는 비교기(3)에서의 비교 결과에 근거하여, 메모리 셀 어레이(51)의 동작 테스트가 정상인지 이상인지를 나타내는 데이터를 저장하는 GO/NG 레지스터이다. (5)는 비교기(3)에서의 비교 결과에 근거하여, 메모리 셀 어레이(51)의 동작이 이상인 경우, 오류 데이터가 존재하는 비트선, 워드선의 정보를 저장하는 오류 정보 레지스터(5)이다. (6)은 GO/NG 레지스터(4) 및 오류 정보 레지스터(5)에 저장되어 있는 데이터를 선택하여, 외부로 출력하는 선택기이다.

다음에 동작에 대하여 설명한다.

BIST 제어기(1)는, 클럭 신호 및 자기 테스트 동작을 제어하는 제어 신호를 입력하면, 테스트 패턴 생성기(2), 비교기(3), GO/NG 레지스터(4) 및 오류 정보 레지스터(5)로 제어 신호를 출력하여, 이들을 자기 테스트 동작 모드로 설정한다.

테스트 패턴 생성기(2)는, BIST 제어기(1)로부터 자기 테스트 동작 모드를 나타내는 제어 신호가 입력되면, 미리 프로그램되어 내장되어 있는 테스트 패턴 생성용 마이크로 코드를 실행하여, 제어 신호 및 데이터로 구성되는 테스트 패턴 및 기대값을 생성한다. 다음에, 테스트 패턴 생성기(2)는, 생성한 테스트 패턴을 메모리 셀 어레이(51)에 기입하고, 또한, 생성한 기대값을 비교기(3)에 출력한다. 그 후, 비교기(3)는, 메모리 셀 어레이(51)내에 기입된 테스트 패턴을 판독하여, 테스트 패턴 생성기(2)로부터 출력된 기대값과 비교함으로써, 메모리 셀 어레이(51)가 올바르게 동작하고 있는지 여부를 검사한다.

비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치한 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 정상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 출력한다. 또한, 비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치하지 않는 경우, 즉 양자간에 1곳이라도 일치하지 않는 데이터가 있는 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 출력하고, 또한 일치하지 않는 데이터인 이상 비트, 즉 불량 메모리 셀에 관한 비트선 및 워드선에 관한 데이터를 오류 정보 레지스터(5)내에 출력한다.

다음에, 선택기(6)는, BIST 제어기(1)의 제어를 기초로, 혹은 외부의 테스터(도시하지 않음)에 의해 GO/NG 레지스터(4)내의 데이터를 선택하여 출력한다. GO/NG 레지스터(4)내에 저장되어 있는 데이터가, 메모리 셀 어레이(51)의 동작 이상을 나타내고 있는 경우, 외부의 테스터는 선택기(6)에 지시하여, 오류 정보 레지스터(5)에 접속을 전환하고, 오류 정보 레지스터(5)내에 저장되어 있는 데이터를 외부로 출력한다.

이상과 같이, 본 실시예 1에 따르면, LSI의 내부에 대규모 메모리용 BIST 회로를 내장함으로써, 테스트 패턴 생성기(2)에 의해 테스트 패턴을 자기(自己) 생성하고, 메모리 셀 어레이(51)의 동작 테스트를 실행하여 메모리 셀 어레이(51)의 동작을 자기 진단하며, 테스트 결과 및 불량 메모리 셀에 관한 비트선이나 워드선을 포함하는 정보를 GO/NG 레지스터(4) 및 오류 정보 레지스터(5)내에 저장하고, 저장한 정보를 테스트 결과 데이터로서 선택적으로 외부에 판독하여, 그 결과, 용장 메모리 셀을 이용해 불량 메모리 셀의 사용을 피하는 것이 가능하기 때문에, 종래와 같이 고가의 외부 테스터를 이용할 필요도 없이 간이 논리 테스터 등을 사용하는 것이 가능하며, 또한 테스트용 입출력 단자수를 저감할 수 있기 때문에, LSI의 제조 비용을 저감시킬 수 있어, GO/NG 레지스터(4)나 오류 정보 레지스터(5)내에 저장된 오류 정보를 선택적으로 판독하여 이용하는 것이 가능하다.

(실시예 2)

도 2는, 본 발명의 실시예 2에 의한 대규모 메모리용 자기 테스트(BIST) 회로를 나타내는 블럭도이며, LSI 등에 내장되는 것으로, DRAM, SRAM, 플래쉬 메모리 등의 대규모 내장 메모리의 동작 테스트를 실행하는 것이다. 도면에 있어서, (7)은 수복 코드 생성/레지스터이고, 비교기(3)에 의한 기대값과 메모리 셀 어레이(51)로부터 판독한 테스트 데이터의 비교 결과, 이상 비트, 즉 불량의 메모리 셀이 존재하는 경우, 불량 메모리 셀에 관한 비트선, 워드선에 관한 정보 등을 기초로, 불량 메모리 셀을 피하기 위한 수복 코드를 생성하고, 또한 그 수복 코드를 저장한다. 또한, 그 밖의 구성 요소는, 실시예 1의 대규모 메모리용 BIST 회로와 마찬가지이기 때문에, 동일 부호를 이용하고, 여기에서는 그 설명을 생략한다.

다음에 동작에 대하여 설명한다.

BIST 제어기(1)는, 클럭 신호 및 자기 테스트 동작을 제어하는 제어 신호를 입력하면, 테스트 패턴 생성기(2), 비교기(3), GO/NG 레지스터(4) 및 수복 코드 생성/레지스터(7)에 제어 신호를 출력하여, 이들을 자기 테스트 동작 모드로 설정한다.

테스트 패턴 생성기(2)는, BIST 제어기(1)로부터 자기 테스트 동작 모드를 나타내는 제어 신호가 입력되면, 미리 프로그램되어 내장되어 있는 마이크로 코드를 실행함으로써, 제어 신호 및 데이터로 구성되는 테스트 패턴 및 기대값을 생성한다. 다음에, 테스트 패턴 생성기(2)는, 생성한 테스트 패턴을 메모리 셀 어레이(51)에 기입하고, 또한 생성한 기대값을 비교기(3)에 출력한다. 그 후, 비교기(3)는, 메모리 셀 어레이(51)내에 기입된 테스트 패턴을 판독하여, 테스트 패턴 생성기(2)로부터 출력된 기대값과 비교해 메모리 셀 어레이(51)내의 각 메모리 셀의 동작을 검사한다.

비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치한 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 정상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 출력한다. 또한, 비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치하지 않는 경우, 즉 양자의 데이터간에 1곳이라도 일치하지 않는 데이터가 있는 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 기입하고, 또 일치하지 않았던 데이터가 나타내는 이상 비트, 즉 불량 메모리 셀에 관한 비트선 및 워드선에 관한 데이터를 수복 코드 생성/레지스터(7)에 출력한다.

다음에, 수복 코드 생성/레지스터(7)는, 비교기(3)로부터 송신되어 온 비교 결과에 근거하여, 불량 메모리 셀 대신에, 메모리 셀 어레이(51)내에 미리 내장되어 있는 용장 메모리 셀을 사용하기 위한 수복 코드를 생성해 저장한다.

다음에, 선택기(6)는, BIST 제어기(1)의 제어를 기초로, 혹은 외부 테스터(도시하지 않음)에 의해, GO/NG 레지스터(4)내의 데이터 또는 수복 코드 생성/레지스터(7)내의 수복 코드 등의 데이터를 선택하여, 외부로 출력한다. 외부의 테스터는, GO/NG 레지스터(4)내에 저장되어 있는 데이터가 메모리 셀 어레이(51)의 동작은 정상인 것을 나타내고 있는 경우, 다음 동작으로 이행하고, 만일 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내고 있는 경우, 오류 정보 레지스터(5)내에 저장되어 있는 데이터, 혹은 수복 코드 생성/레지스터(7)내의 수복 코드를 입수한다. 그리고, 이 불량 메모리 셀에 관한 수복 코드에 근거하여, 용장 메모리 셀의 퓨즈 등을 레이저 광선으로 달구어 절단하여 용장 메모리 셀을 활성화시켜서, 즉 사용 가능하게 하여 불량 메모리 셀의 사용을 피한다.

이상과 같이, 본 실시예 2에 따르면, LSI의 내부에 대규모 메모리용 BIST 회로를 내장함으로써, 메모리 셀 어레이(51)의 동작 테스트를 실행하여 메모리 셀 어레이(51)의 동작을 자기 진단할 수 있고, 또한 불량 메모리 셀에 관한 수복 코드를 생성할 수 있다. 즉, 메모리 셀 어레이(51)의 동작 테스트의 결과를 비교기(3)로 비교 검사하여, BIST 제어기(1) 또는 외부 테스터 등의 제어하에, GO/NG 레지스터(4), 수복 코드 생성/레지스터(7)로부터 불량 메모리 셀에 관한 수복 코드 등의 각종 데이터를 선택적으로 판독하는 것이 가능하기 때문에, 종래와 같이 고가의 외부 테스터를 이용할 필요도 없이 간이 논리 테스터 등을 사용할 수 있고, 또한 테스트용 입출력 단자수를 저감할 수 있기 때문에, LSI의 제조 비용을 저감시킬 수 있다.

(실시예 3)

도 3은, 본 발명의 실시예 3에 의한 대규모 메모리용 자기 테스트(BIST) 회로를 나타내는 블럭도이며, LSI 등에 내장되는 것으로, DRAM, SRAM, 플래쉬 메모리 등의 대규모 내장 메모리의 동작 테스트를 실행하여, 불량 메모리 셀을 용장 메모리 셀로 대체함으로써, 불량 메모리 셀의 사용을 피하도록 하는 것이다. 도면에 있어서, (8)은 수복 코드 생성/레지스터(7)내에 저장된 수복 코드를 이용하여, 메모리 셀 어레이(51)내의 이상 비트, 즉 불량 메모리 셀을 용장 메모리 셀로 대체함으로써, 불량 메모리 셀의 사용을 피하는 자기 수복 회로이다. 또한, 그 밖의 구성 요소는, 실시예 2의 대규모 메모리용 BIST 회로와 마찬가지이기 때문에, 동일 부호를 이용하고, 여기서는 그 설명을 생략한다.

다음에 동작에 대하여 설명한다.

우선, BIST 제어기(1)는, 클럭 신호 및 자기 테스트 동작을 제어하는 제어 신호를, 예를 들어 외부 테스터(도시하지 않음)로부터 입력하면, 테스트 패턴 생성기(2), 비교기(3), GO/NG 레지스터(4), 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)로 제어 신호를 출력하여, 이들을 자기 테스트 동작 모드로 설정한다.

테스트 패턴 생성기(2)는, BIST 제어기(1)로부터 자기 테스트 동작 모드를 나타내는 제어 신호가 입력되면, 미리 프로그램되어 내장되어 있는 마이크로 코드를 실행하여, 제어 신호 및 데이터로 구성되는 테스트 패턴 및 기대값을 생성한다. 다음에, 테스트 패턴 생성기(2)는, 생성한 테스트 패턴을 메모리 셀 어레이(51)에 기입하고, 또한 생성한 기대값을 비교기(3)에 출력한다. 그 후, 비교기(3)는, 메모리 셀 어레이(51)내에 기입된 테스트 패턴을 판독하여, 테스트 패턴 생성기(2)로부터 출력된 기대값과 비교하여, 메모리 셀 어레이(51)가 정확하게 동작하고 있는지 여부를 검사한다.

비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치한 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 정상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 출력한다. 또한, 비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치하지 않는 경우, 즉 양자간에 1곳이라도 일치하지 않는 데이터가 있는 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내는 데이터를 GO/NG 레지스터(4)에 출력하고, 또한 일치하지 않는 데이터에 관계되는 이상 비트, 즉 불량 메모리 셀에 관한 비트선(불량 비트) 및 워드선의 데이터를 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)로 출력한다.

비교기(3)로부터 출력된 비교 결과에 근거하여, 수복 코드 생성/레지스터(7)는, 불량 메모리 셀 대신에, 메모리 셀 어레이(51)내에 미리 내장되어 있는 용장 메모리를 사용하기 위한 데이터를 나타내는 수복 코드를 생성하여 저장한다.

만일 GO/NG 레지스터(4)내에 저장되어 있는 데이터가, 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내고 있는 경우, BIST 제어기(1)는, 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)로 트리거 신호를 송신한다. 이 트리거 신호는, 외부 장치로부터 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)에 공급되도록 구성하여도 좋다.

수복 코드 생성/레지스터(7)는, BIST 제어기(1)로부터 또는 외부 테스터로부터 트리거 신호를 수신하면, 불량 메모리 셀에 관한 수복 코드를 자기 수복 회로(8)로 출력한다. 자기 수복 회로(8)는, BIST 제어기(1)로부터의 트리거 신호를 수신하면, 수복 코드 생성/레지스터(7)로부터 송신된 수복 코드를 취입하여, 이 불량 메모리 셀에 관한 수복 코드에 근거해, 예를 들면 용장 메모리의 퓨즈 등을 레이저 광선으로 달구어 절단한다고 하는 지시를 출력함으로써, 불량 메모리 셀 대신에 용장 메모리를 이용하여, 불량 메모리의 사용을 피한다.

이상과 같이, 본 실시예 3에 따르면, LSI의 내부에 대규모 메모리용 BIST 회로를 내장함으로써, 메모리 셀 어레이(51)의 동작 테스트를 실행하여, 테스트 결과를 자기 진단해 수복 코드를 생성하고, 또한 이 수복 코드를 이용하여, 불량의 메모리 셀을 용장 메모리 셀로 대체하여, 불량 메모리 셀의 사용을 피할 수 있다. 즉, 메모리 셀 어레이(51)에서의 동작 테스트의 결과를 GO/NG 레지스터(4), 오류 정보 레지스터(5), 수복 코드 생성/레지스터(7)내에서 판독하고, 판독된 불량 메모리 셀에 관한 수복 데이터 등을 기초로, 자기 수복 회로(8)가, 메모리 셀 어레이(51)내의 불량 메모리 셀을 용장 메모리 셀로 대체하는 것이 가능하기 때문에, 종래와 같이 고가의 외부 테스터를 이용할 필요도 없이 간이 논리 테스터 등을 사용할 수 있고, 또한 테스트용 입출력 단자수를 마련할 필요도 없기 때문에 LSI의 제조 비용을 저감할 수 있다.

(실시예 4)

도 4는, 본 발명의 실시예 4에 의한 대규모 메모리용 자기 테스트(BIST) 회로를 나타내는 블럭도이며, LSI 등에 내장되는 것으로 DRAM, SRAM, 플래쉬 메모리 등의 대규모 내장 메모리에 대하여 AT-speed 메모리 테스트를 실행하여, 불량의 메모리 셀이 발견되면, 용장 메모리 셀을 이용하여 대체함으로써, 불량 메모리 셀의 사용을 피하는 것이다. 도면에 있어서, (9)는 PLL(Phase Locked Loop)으로서, 외부의 테스터로부터 공급되는 클럭 신호를 수신하여, 고속의 클럭 신호를 생성하는 것이다. 또한, 그 밖의 구성 요소는, 실시예 3의 대규모 메모리용 BIST 회로와 마찬가지이기 때문에, 동일 부호를 이용하고, 여기서는 그 설명을 생략한다.

다음에 동작에 대하여 설명한다.

우선, PLL(9)은, 외부의 테스터로부터 공급되는 클럭 신호를 수신하면, 입력한 클럭 신호를 체배(遞培;multiply)하여 메모리 셀 어레이(51)의 동작 테스트에 필요한 주파수의 클럭 신호를 생성하여, 생성한 클럭 신호를 BIST 제어기(1)에 공급한다.

다음에, BIST 제어기(1)는, PLL(9)에서 생성된 클럭 신호 및 자기 테스트 동작을 제어하는 제어 신호를 수신하면, 테스트 패턴 생성기(2), 비교기(3), GO/NG 레지스터(4), 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)에 제어 신호를 출력하여, 자기 테스트 동작 모드로 설정한다.

테스트 패턴 생성기(2)는, BIST 제어기(1)로부터 자기 테스트 동작 모드를 나타내는 제어 신호를 수신하면, 미리 프로그램되어 내장되어 있는 마이크로 코드를 실행하여, 제어 신호 및 데이터로 구성되는 테스트 패턴 및 기대값을 생성한다. 다음에, 테스트 패턴 생성기(2)는, 생성한 테스트 패턴을 메모리 셀 어레이(51)에 기입하고, 또한 생성한 기대값을 비교기(3)에 출력한다. 그 후, 비교기(3)는, 메모리 셀 어레이(51)내에 기입된 테스트 패턴을 판독하여, 테스트 패턴 생성기(2)로부터 출력된 기대값과 비교함으로써 메모리 셀 어레이(51)가 정확하게 동작하고 있는지 여부를 검사한다.

비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치한 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 정상인 것을 나타내는 데이터를 GO/NG 레지스터(4)로 출력한다. 또한, 비교 결과, 메모리 셀 어레이(51)로부터 판독된 테스트 패턴과 기대값이 일치하지 않는 경우, 즉 양자간에 1곳이라도 일치하지 않는 데이터가 있는 경우, 비교기(3)는, 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내는 데이터를 GO/NG 레지스터(4)로 출력하고, 또한 일치하지 않는 불량 데이터에 관한 비트선(불량 비트) 및 워드선의 데이터를 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)에 출력한다.

또한, 비교기(3)의 비교 결과에 근거하여, 수복 코드 생성/레지스터(7)는, 불량 비트 대신에, 메모리 셀 어레이(51)내의 용장 메모리를 사용하기 위한 수복 코드를 생성하여 저장한다.

다음에, GO/NG 레지스터(4)내에 저장되어 있는 데이터가 메모리 셀 어레이(51)의 동작이 정상인 것을 나타내고 있는 경우, 다음 동작으로 이행한다. 만일 GO/NG 레지스터(4)내에 저장되어 있는 데이터가 메모리 셀 어레이(51)의 동작이 이상인 것을 나타내고 있는 경우, BIST 제어기(1)는, 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)로 트리거 신호를 송신한다. 이 트리거 신호는, 외부의 테스터로부터 수복 코드 생성/레지스터(7) 및 자기 수복 회로(8)로 공급하는 구성이어도 무방하다.

수복 코드 생성/레지스터(7)는, BIST 제어기(1)로부터의 트리거 신호를 수신하면, 수복 코드를 자기 수복 회로(8)로 출력한다. 자기 수복 회로(8)는, BIST 제어기(1)로부터의 트리거 신호를 수신하면, 수복 코드 생성/레지스터(7)로부터 송신된 수복 코드를 취입하고, 이 불량 비트의 수복 코드에 근거하여, 예를 들면, 용장 메모리의 퓨즈 등을 레이저 광선으로 달구어 절단시켜서, 용장 메모리를 이용해 불량 비트를 사용하지 않도록 함으로써, 불량 메모리 셀의 사용을 피한다.

PLL(9)이 생성하는 소정 주파수의 클럭 신호는, PLL(9)을 설계하는 단계에서 설정시켜 두어도 좋고, 또한, 예를 들어 외부 테스터로부터 공급되는 제어 신호에 근거하여, 생성되는 클럭 신호의 주파수를 프로그래머블(programable)하게 변화시켜도 좋다.

또한, 상기한 실시예 4의 대규모 메모리용 BIST 회로에서는, 도 3에 나타내는 실시예 3의 대규모 메모리용 BIST 회로내에 PLL(9)을 내장시킨 경우에 대하여 설명하였지만, 도 1 및 도 2에 나타낸 실시예 1 및 실시예 2의 대규모 메모리용 BIST 회로에도 마찬가지로 내장시킬 수 있으며, 또한 마찬가지의 효과를 얻는 것이 가능하다. 그러나, 그 구성 및 동작은, 상기한 실시예 4의 설명과 마찬가지이기 때문에, 여기서는 설명을 생략한다.

이상과 같이, 본 실시예 4에 따르면, 실시예 3의 구성에 부가하여, 소정 주파수를 생성하는 PLL(9)을 내장시켰기 때문에, 메모리 셀 어레이(51)의 동작 테스트에 필요한 소정 주파수의 클럭 신호를 생성할 수 있어, 메모리 셀 어레이(51)의 AT-speed 메모리 테스트를 실행할 수 있다. 따라서, 저속의 클럭 신호를 공급하는 염가인 외부 테스터, 예를 들면 간이 논리 테스터 등을 사용할 수 있어, 실시예 3에서 설명한 대규모 메모리용 BIST 회로에 의해 얻어지는 효과에 부가하여, 종래와 같이 고속의 주파수의 클럭 신호를 공급하는 고가의 외부 테스터를 이용할 필요도 없어, LSI의 제조 비용을 더욱 저감시킬 수 있다.

이상과 같이, 본 발명에 따르면, 비교기에 의한 비교 결과에 근거하여, GO/NG 레지스터가, 복수의 메모리 셀의 동작 테스트의 결과가 정상인지 이상인지를 나타내는 정보를 저장하고, 비교기에서의 비교 결과가 메모리 셀의 동작 이상을 나타내는 경우, 오류 정보 레지스터가, 메모리 셀에 관한 비트선 및 워드선의 정보를 저장하여, 선택기에 의해 GO/NG 레지스터 및 오류 정보 레지스터내에 저장되어 있는 동작 테스트 결과 및 불량 메모리에 관한 정보를, 선택적으로 외부에 출력하도록 구성하였기 때문에, 종래와 같이 단자수가 많은 고가의 외부 테스터를 이용할 필요도 없으며, 또한 테스트용 입출력 단자수를 저감시킬 수 있어, LSI의 제조 비용을 저감시킬 수 있다고 하는 효과가 있다.

본 발명에 따르면, 비교기에 의한 비교 결과, 메모리 셀의 동작이 이상이라고 판정된 경우, 수복 코드 생성/레지스터가 이 불량 메모리 셀 대신에 이용되는 용장 메모리 셀의 정보를 기초로 수복 코드를 생성하여 저장하고, 선택기를 거쳐서, 수복 코드 생성/레지스터 및 GO/NG 레지스터내에 저장되어 있는 불량 메모리 셀의 정보를 선택적으로 외부에 출력할 수 있도록 구성하였기 때문에, 종래와 같이 고가의 외부 테스터를 이용할 필요도 없고, 또한 테스트용 입출력 단자수를 저감시킬 수 있어, LSI의 제조 비용을 저감시킬 수 있다고 하는 효과가 있다.

본 발명에 따르면, 비교기에 의한 비교 결과가 메모리 셀의 동작 이상을 나타내는 경우, 수복 코드 생성/레지스터가 이 메모리 셀 대신에 사용되는 용장 메모리 셀에 관한 수복 코드를 생성하여 저장하고, 이 수복 코드에 근거하여, 자기 수복 회로가 용장 메모리 셀을 활성화시켜 불량 메모리 셀을 수복시키도록 구성하였기 때문에, 종래와 같이 고가의 외부 테스터를 이용할 필요도 없고, 또한 테스트용 입출력 단자수를 마련할 필요도 없기 때문에, LSI의 제조 비용을 저감시킬 수 있다고 하는 효과가 있다.

본 발명에 따르면, PLL이 외부로부터 공급되는 클럭 신호를 수신하여, 소정 주파수의 클럭 신호를 생성하고, 생성한 소정 주파수의 클럭 신호를 BIST 제어기로 공급하도록 구성하였기 때문에, 저속의 클럭 신호를 공급하는 염가의 외부 테스터를 이용하여, 메모리 셀 어레이의 AT-speed 메모리 테스트를 실행할 수 있어, LSI의 제조 비용을 더욱 저감시킬 수 있다고 하는 효과가 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims

복수의 메모리 셀로 이루어지는 메모리 셀 어레이의 동작 테스트를 관리하는 BIST 제어기와, 테스트 패턴 생성용 마이크로 코드를 내장하고, 상기 BIST 제어기로부터의 지시에 근거해 상기 마이크로 코드를 실행하여, 테스트 패턴 및 기대값을 생성해 출력하는 테스트 패턴 생성기와, 상기 테스트 패턴 생성기에서 생성된 상기 기대값과 상기 테스트 패턴을 판독한 상기 복수의 메모리 셀로부터 출력되는 데이터를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 근거하여, 상기 복수의 메모리 셀의 동작 테스트의 결과가 정상인지 이상인지를 나타내는 정보를 저장하는 GO/NG 레지스터와, 상기 비교기에서의 비교 결과가 상기 메모리 셀의 동작 이상을 나타내는 경우, 상기 메모리 셀에 관한 비트선 및 워드선의 정보를 저장하는 오류 정보 레지스터와, 상기 GO/NG 레지스터 및 상기 오류 정보 레지스터내에 저장되어 있는 정보를 선택적으로 외부에 출력하는 선택기를 포함하고, 상기 메모리 셀 어레이를 내장한 LSI에 조립되어 사용되는 대규모 메모리용 BIST 회로.
제 1 항에 있어서,

오류 정보 레지스터 대신에 마련되고, 비교기로부터 출력되는 비교 결과가 메모리 셀의 동작 이상을 나타내는 경우, 이상이라고 판정된 상기 메모리 셀 대신에 사용되는 용장 메모리 셀의 정보에 관한 수복(修復) 코드를 생성하여 저장하는 수복 코드 생성/레지스터를 더 포함하고, 상기 선택기는, 상기 수복 코드 생성/레지스터 및 GO/NG 레지스터내에 저장되어 있는 상기 메모리 셀의 정보를 선택적으로 외부에 출력하는 것을 특징으로 하는 대규모 메모리용 BIST 회로.
복수의 메모리 셀로 이루어지는 메모리 셀 어레이의 동작 테스트를 관리하는 BIST 제어기와, 테스트 패턴 생성용 마이크로 코드를 내장하고, 상기 BIST 제어기로부터의 지시에 근거해 상기 마이크로 코드를 실행하여, 테스트 패턴 및 기대값을 생성해 출력하는 테스트 패턴 생성기와, 상기 테스트 패턴 생성기에서 생성된 상기 기대값과 상기 테스트 패턴을 입력한 복수의 메모리 셀로부터 출력되는 데이터를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 근거하여, 상기 복수의 메모리 셀의 동작 테스트의 결과가 정상인지 이상인지를 나타내는 정보를 저장하여 외부에 출력하는 GO/NG 레지스터와, 상기 비교기에서의 비교 결과가 상기 메모리 셀의 동작 이상을 나타내는 경우, 이상인 상기 메모리 셀 대신에 사용되는 용장 메모리 셀에 관한 수복 코드를 생성하여 저장하는 수복 코드 생성/레지스터와, 상기 수복 코드 생성/레지스터내에 저장된 상기 수복 코드를 판독하여, 이상이라고 판정된 상기 메모리 셀 대신에 상기 용장 메모리 셀을 활성화시켜 상기 메모리 셀을 수복하는 자기 수복 회로를 포함하고, 상기 메모리 셀 어레이를 내장한 LSI에 조립되어 사용되는 대규모 메모리용 BIST 회로.