JP3079676B2 - 集積回路試験装置 - Google Patents
集積回路試験装置Info
- Publication number
- JP3079676B2 JP3079676B2 JP23987091A JP23987091A JP3079676B2 JP 3079676 B2 JP3079676 B2 JP 3079676B2 JP 23987091 A JP23987091 A JP 23987091A JP 23987091 A JP23987091 A JP 23987091A JP 3079676 B2 JP3079676 B2 JP 3079676B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- row
- data
- integrated circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路試験装置（以
下、ＩＣテスタという。）に利用され、特に、ＲＯＭ
（リードオンリーメモリ）を測定するためのＲＯＭ測定
手段に関する。
下、ＩＣテスタという。）に利用され、特に、ＲＯＭ
（リードオンリーメモリ）を測定するためのＲＯＭ測定
手段に関する。
【０００２】
【従来の技術】一般にＲＯＭの生産工程において使用さ
れるリダンダンシ技術とは、不良セルを有するアドレス
を、行あるいは列単位にあらかじめチップ上に用意され
た予備の行あるいは列と論理的に置き換え、さらにＰＲ
ＯＭ（プログラマブルＲＯＭ）構造である置き換え後の
予備の行あるいは列に正しい情報をプログラムすること
により、限られた不良アドレス数までの不良チップを修
復し良品とする。
れるリダンダンシ技術とは、不良セルを有するアドレス
を、行あるいは列単位にあらかじめチップ上に用意され
た予備の行あるいは列と論理的に置き換え、さらにＰＲ
ＯＭ（プログラマブルＲＯＭ）構造である置き換え後の
予備の行あるいは列に正しい情報をプログラムすること
により、限られた不良アドレス数までの不良チップを修
復し良品とする。
【０００３】この目的のために、従来のＩＣテスタでは
図４に示すように、コンピュータ等により構成されたテ
スタコントローラ１により制御されたパターン発生器２
から出力された試験信号はドライバ３を経由して被テス
ト集積回路（以下、ＤＵＴという。）４に印加される。
ＤＵＴ４の出力はコンパレータ５によりデータメモリ６
に格納された期待値データと比較され、各アドレス単位
に良、不良が判定される。フェイルメモリ７にはＤＵＴ
４に印加される試験信号のうち、ＤＵＴ４と同等なアド
レス信号が印加される構造となっており、同時に、コン
パレータ５で判定された良、不良結果が前記アドレス信
号が示すアドレスに書き込まれる構造となっている。よ
ってテスト終了時においてはＤＵＴ４のアドレスに対応
した良、不良情報（以下、ビットマップという。）がフ
ェイルメモリ７に記録されていることとなる。リダンダ
ンシアナライザ８は、フェイルメモリ７のフェイルビッ
トマップを読み出し、あらかじめ定められた判定アルゴ
リズムにより、置換すべき不良の行あるいは列情報をテ
スタコントローラ１に出力する構造となっている。
図４に示すように、コンピュータ等により構成されたテ
スタコントローラ１により制御されたパターン発生器２
から出力された試験信号はドライバ３を経由して被テス
ト集積回路（以下、ＤＵＴという。）４に印加される。
ＤＵＴ４の出力はコンパレータ５によりデータメモリ６
に格納された期待値データと比較され、各アドレス単位
に良、不良が判定される。フェイルメモリ７にはＤＵＴ
４に印加される試験信号のうち、ＤＵＴ４と同等なアド
レス信号が印加される構造となっており、同時に、コン
パレータ５で判定された良、不良結果が前記アドレス信
号が示すアドレスに書き込まれる構造となっている。よ
ってテスト終了時においてはＤＵＴ４のアドレスに対応
した良、不良情報（以下、ビットマップという。）がフ
ェイルメモリ７に記録されていることとなる。リダンダ
ンシアナライザ８は、フェイルメモリ７のフェイルビッ
トマップを読み出し、あらかじめ定められた判定アルゴ
リズムにより、置換すべき不良の行あるいは列情報をテ
スタコントローラ１に出力する構造となっている。
【０００４】テスタコントローラ１ではリダンダンシア
ナライザ８から出力された置換すべき不良の行あるいは
列情報をもとにパターン発生器２に置換アドレスを発生
させる。置換はＲＯＭ内部のデコータ回路に電流を流す
ことによりプログラムヒューズを切断し行われる。この
後、置換されたアドレスに対して正しいデータのプログ
ラムが行われるが、このとき、パターン発生器から出力
されたアドレス信号はドライバ３を経由してＤＵＴ４に
印加されるとともに、ＤＵＴ４の全アドレスの正しいデ
ータをドライバ９を経由して印加する。さらに、ＤＵＴ
４にはプログラムパルスが印加され、置換後のアドレス
に正しいデータがプログラムされる。このプログラミン
グは一般的なＰＲＯＭのプログラムの手法と同等であ
る。
ナライザ８から出力された置換すべき不良の行あるいは
列情報をもとにパターン発生器２に置換アドレスを発生
させる。置換はＲＯＭ内部のデコータ回路に電流を流す
ことによりプログラムヒューズを切断し行われる。この
後、置換されたアドレスに対して正しいデータのプログ
ラムが行われるが、このとき、パターン発生器から出力
されたアドレス信号はドライバ３を経由してＤＵＴ４に
印加されるとともに、ＤＵＴ４の全アドレスの正しいデ
ータをドライバ９を経由して印加する。さらに、ＤＵＴ
４にはプログラムパルスが印加され、置換後のアドレス
に正しいデータがプログラムされる。このプログラミン
グは一般的なＰＲＯＭのプログラムの手法と同等であ
る。
【０００５】
【発明が解決しようとする課題】前述した従来のＩＣテ
スタにおいては、置換後にデータ書き込みを行う際、ま
ずパターン発生器２にアドレス発生を行わせるための、
テストプログラムに記述されたマイクロプログラムによ
りＤＵＴ４に印加されるべき置換アドレスがパターン発
生器２により発生される。通常、置換は行あるいは列単
位に実施される構造となっているため、例えば、１行の
置き換えに際しては１行が有する列アドレス数分のアド
レス発生が必要となる。通常、置換されるべき行あるい
は列は複数存在する。マイクロプログラムは１行あるい
は１列単位にプログラムされ、置換情報はパラメータ変
数としてマイクロプログラムに渡され、該当の１行ある
いは１列のプログラミングが行われる。置き換えられる
行あるいは列は通常複数存在し、マイクロプログラムは
置き換える行あるいは列の数だけ異なるパラメータ変数
により起動される。
スタにおいては、置換後にデータ書き込みを行う際、ま
ずパターン発生器２にアドレス発生を行わせるための、
テストプログラムに記述されたマイクロプログラムによ
りＤＵＴ４に印加されるべき置換アドレスがパターン発
生器２により発生される。通常、置換は行あるいは列単
位に実施される構造となっているため、例えば、１行の
置き換えに際しては１行が有する列アドレス数分のアド
レス発生が必要となる。通常、置換されるべき行あるい
は列は複数存在する。マイクロプログラムは１行あるい
は１列単位にプログラムされ、置換情報はパラメータ変
数としてマイクロプログラムに渡され、該当の１行ある
いは１列のプログラミングが行われる。置き換えられる
行あるいは列は通常複数存在し、マイクロプログラムは
置き換える行あるいは列の数だけ異なるパラメータ変数
により起動される。
【０００６】以上を遂行するテストプログラムには、前
記パラメータ変数を取り込み置換アドレス発生をパター
ン発生器２に行わせるマイクロプログラムと、アドレス
をリダンダンシアナライザ７から読み込み置き換える行
あるいは列の数だけパラメータ変数を変更しつつマイク
ロプログラムを起動させるコントロールプログラムとが
必要となり、プログラム自体が大きく、複雑になる欠点
がある。さらに、１列あるいは１行のプログラミングが
終了するごとにＣＰＵスピードで実行されるコントロー
ルプログラムに実行が移されるため、プログラミングに
要する実行時間が比較的大きくなり、量産時のテスタ処
理能力の向上が図れない欠点がある。
記パラメータ変数を取り込み置換アドレス発生をパター
ン発生器２に行わせるマイクロプログラムと、アドレス
をリダンダンシアナライザ７から読み込み置き換える行
あるいは列の数だけパラメータ変数を変更しつつマイク
ロプログラムを起動させるコントロールプログラムとが
必要となり、プログラム自体が大きく、複雑になる欠点
がある。さらに、１列あるいは１行のプログラミングが
終了するごとにＣＰＵスピードで実行されるコントロー
ルプログラムに実行が移されるため、プログラミングに
要する実行時間が比較的大きくなり、量産時のテスタ処
理能力の向上が図れない欠点がある。
【０００７】本発明の目的は、前記の欠点を除去するこ
とにより、テストプログラムの簡易化と、テスタ処理能
力の向上とを図ったＩＣテスタを提供することにある。
とにより、テストプログラムの簡易化と、テスタ処理能
力の向上とを図ったＩＣテスタを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、被試験集積回
路の試験信号を発生するパターン発生器と、期待値デー
タを格納するデータメモリと、前記被試験集積回路の出
力と前記期待値データとを比較する比較回路と、この比
較回路による比較結果を格納するフェイルメモリと、こ
のフェイルメモリに格納された比較結果を読み出し前記
被試験集積回路の不良の行および列を置換するための置
換情報を生成出力するリダンダンシアナライザと、全体
の制御を行うテスタコントローラとを備えた集積回路試
験装置において、前記リダンダンシアナライザの出力す
る置換情報に基づき予備行１行分あるいは予備列１列分
のアドレスデータを発生するプログラムアドレス発生器
と、不良置換後に予備行または予備列にプログラムする
ときに、前記プログラムアドレス発生器の出力を選択し
前記データメモリに入力するマルチプレクサと、このマ
ルチプレクサから入力されたアドレスデータに基づいて
前記データメモリから出力されるデータを前記プログラ
ムのデータとして前記被試験集積回路に入力するドライ
バ回路とを備えたことを特徴とする。
路の試験信号を発生するパターン発生器と、期待値デー
タを格納するデータメモリと、前記被試験集積回路の出
力と前記期待値データとを比較する比較回路と、この比
較回路による比較結果を格納するフェイルメモリと、こ
のフェイルメモリに格納された比較結果を読み出し前記
被試験集積回路の不良の行および列を置換するための置
換情報を生成出力するリダンダンシアナライザと、全体
の制御を行うテスタコントローラとを備えた集積回路試
験装置において、前記リダンダンシアナライザの出力す
る置換情報に基づき予備行１行分あるいは予備列１列分
のアドレスデータを発生するプログラムアドレス発生器
と、不良置換後に予備行または予備列にプログラムする
ときに、前記プログラムアドレス発生器の出力を選択し
前記データメモリに入力するマルチプレクサと、このマ
ルチプレクサから入力されたアドレスデータに基づいて
前記データメモリから出力されるデータを前記プログラ
ムのデータとして前記被試験集積回路に入力するドライ
バ回路とを備えたことを特徴とする。
【０００９】
【作用】プログラムアドレス発生器は、リダンダンシア
ナライザが出力する置換情報に基づき予備行１行分ある
いは予備列１列分のアドレスデータを発生する。そし
て、マルチプレクサは不良行、列の予備行、列への置換
時に、プログラムアドレス発生器が発生する予備行、列
のアドレスデータをデータメモリに入力する。
ナライザが出力する置換情報に基づき予備行１行分ある
いは予備列１列分のアドレスデータを発生する。そし
て、マルチプレクサは不良行、列の予備行、列への置換
時に、プログラムアドレス発生器が発生する予備行、列
のアドレスデータをデータメモリに入力する。
【００１０】従って、従来必要とした置換情報を取り込
み、置換行、列のアドレスをパターン発生器により発生
させるための専用のマイクロプログラムが不要となると
ともに、置換起動用のコントロールプログラムが簡単で
よくなり、同時にテスタ処理能力が向上される。
み、置換行、列のアドレスをパターン発生器により発生
させるための専用のマイクロプログラムが不要となると
ともに、置換起動用のコントロールプログラムが簡単で
よくなり、同時にテスタ処理能力が向上される。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の第一実施例を示すブロック
構成図である。
構成図である。
【００１３】本第一実施例は、ＤＵＴ４の試験信号を発
生するパターン発生器２と、前記試験信号をＤＵＴ４に
入力するドライバ３と、期待値データを格納するデータ
メモリ６と、ＤＵＴ４の出力と前記期待値データとを比
較する比較回路としてのコンパレータ５と、このコンパ
レータ５による比較結果を格納するフェイルメモリ７
と、このフェイルメモリ７に格納された比較結果を読み
出しＤＵＴ４の不良の行および列を置換するための置換
情報を生成出力するリダンダンシアナライザ８と、デー
タメモリ６の出力をＤＵＴ４に入力するドライバ９と、
全体の制御を行うテスタコントローラ１とを備えたＩＣ
テスタにおいて、本発明の特徴とするところの、リダン
ダンシアナライザ８の出力する置換情報に基づき予備行
１行分あるいは予備列１列分のアドレスデータを発生す
るプログラムアドレス発生器１０と、不良置換時にこの
プログラムアドレス発生器１０の出力を選択しＤＵＴ４
およびデータメモリ６に入力するマルチプレクサ１１と
を備えている。
生するパターン発生器２と、前記試験信号をＤＵＴ４に
入力するドライバ３と、期待値データを格納するデータ
メモリ６と、ＤＵＴ４の出力と前記期待値データとを比
較する比較回路としてのコンパレータ５と、このコンパ
レータ５による比較結果を格納するフェイルメモリ７
と、このフェイルメモリ７に格納された比較結果を読み
出しＤＵＴ４の不良の行および列を置換するための置換
情報を生成出力するリダンダンシアナライザ８と、デー
タメモリ６の出力をＤＵＴ４に入力するドライバ９と、
全体の制御を行うテスタコントローラ１とを備えたＩＣ
テスタにおいて、本発明の特徴とするところの、リダン
ダンシアナライザ８の出力する置換情報に基づき予備行
１行分あるいは予備列１列分のアドレスデータを発生す
るプログラムアドレス発生器１０と、不良置換時にこの
プログラムアドレス発生器１０の出力を選択しＤＵＴ４
およびデータメモリ６に入力するマルチプレクサ１１と
を備えている。
【００１４】次に、本発明第一実施例の動作について説
明する。ＤＵＴ４がテストされ、フェイルメモリ７に取
られたビットマップがリダンダンシアナライザ８により
解析され、置換すべき行あるいは列がリダンダンシアナ
ライザ８により出力されるのは図４の従来例と同様であ
る。リダンダンシアナライザ８より出力された置換すべ
き行あるいは列情報はプログラムアドレス発生器１０に
入力される。プログラムアドレス発生器１０では置換す
べきそれぞれの行あるいは列に対して列数分あるいは行
数分の列アドレスあるいは行アドレスを発生する。この
とき、プログラムアドレス発生器１０の出力はマルチプ
レクサ１１により選択されており、ドライバ３によりＤ
ＵＴ４に印加されるとともにデータメモリ６にも印加さ
れ、プログラムされるべきデータがドライバ９によりＤ
ＵＴ４に印加される。さらに、ＤＵＴ４に対してＰＲＯ
Ｍの書き込みと同等の書き込み信号を印加することによ
り、不良行あるいは列と置換後の予備行あるいは列に対
して正しいデータをプログラムすることが可能となる。
明する。ＤＵＴ４がテストされ、フェイルメモリ７に取
られたビットマップがリダンダンシアナライザ８により
解析され、置換すべき行あるいは列がリダンダンシアナ
ライザ８により出力されるのは図４の従来例と同様であ
る。リダンダンシアナライザ８より出力された置換すべ
き行あるいは列情報はプログラムアドレス発生器１０に
入力される。プログラムアドレス発生器１０では置換す
べきそれぞれの行あるいは列に対して列数分あるいは行
数分の列アドレスあるいは行アドレスを発生する。この
とき、プログラムアドレス発生器１０の出力はマルチプ
レクサ１１により選択されており、ドライバ３によりＤ
ＵＴ４に印加されるとともにデータメモリ６にも印加さ
れ、プログラムされるべきデータがドライバ９によりＤ
ＵＴ４に印加される。さらに、ＤＵＴ４に対してＰＲＯ
Ｍの書き込みと同等の書き込み信号を印加することによ
り、不良行あるいは列と置換後の予備行あるいは列に対
して正しいデータをプログラムすることが可能となる。
【００１５】図２はプログラムアドレス発生器１０の一
例を示すブロック構成図である。プログラムアドレス発
生器１０は、マルチプレクサ１１′、行レジスタ１２、
列レジスタ１３、初期値レジスタ１４および１５、行演
算器１６、列演算器１７、行ラッチ１８ならびに列ラッ
チ１９を含み、次のように動作を行う。
例を示すブロック構成図である。プログラムアドレス発
生器１０は、マルチプレクサ１１′、行レジスタ１２、
列レジスタ１３、初期値レジスタ１４および１５、行演
算器１６、列演算器１７、行ラッチ１８ならびに列ラッ
チ１９を含み、次のように動作を行う。
【００１６】置換すべき行あるいは列情報はマルチプレ
クサ１１′により行情報であれば行レジスタ１２へ、列
情報であれば列レジスタ１３へ格納される。行レジスタ
１２および列レジスタ１３は複数のレジスタから構成さ
れており、順次、行演算器１６および列演算器１７へ交
互に置換情報が出力される。行レジスタ１２より行演算
器１６へ置換情報が送られた場合、列演算器１７の入力
は初期値レジスタ１５が選択される。行演算器１６およ
び列演算器１７の演算モードには＋１のインクリメント
モードと、何も行わないホールドモードがあり、行演算
器１６はホールドモードに、列演算器１７はインクリメ
ンドモードに設定される。また、行演算器１６および列
演算器１７の出力はそれぞれ行ラッチ１８および列ラッ
チ１９を経由して、行演算器１６および列演算器１７の
入力にフィードバックされる。よって、演算実行が行わ
れるに伴い行演算器１６および列演算器１７の出力にお
いては、行アドレスは固定のままであり、列演算器１７
においては０から＋１ずつインクリメントされてゆき、
１列分の列アドレス発生が行われると演算は停止され
る。列レジスタ１３から列演算器１７へ置換情報が送ら
れた場合も同様にして列アドレスが固定のままで、行ア
ドレスが０からインクリメントされ、１行分のアドレス
が発生される。
クサ１１′により行情報であれば行レジスタ１２へ、列
情報であれば列レジスタ１３へ格納される。行レジスタ
１２および列レジスタ１３は複数のレジスタから構成さ
れており、順次、行演算器１６および列演算器１７へ交
互に置換情報が出力される。行レジスタ１２より行演算
器１６へ置換情報が送られた場合、列演算器１７の入力
は初期値レジスタ１５が選択される。行演算器１６およ
び列演算器１７の演算モードには＋１のインクリメント
モードと、何も行わないホールドモードがあり、行演算
器１６はホールドモードに、列演算器１７はインクリメ
ンドモードに設定される。また、行演算器１６および列
演算器１７の出力はそれぞれ行ラッチ１８および列ラッ
チ１９を経由して、行演算器１６および列演算器１７の
入力にフィードバックされる。よって、演算実行が行わ
れるに伴い行演算器１６および列演算器１７の出力にお
いては、行アドレスは固定のままであり、列演算器１７
においては０から＋１ずつインクリメントされてゆき、
１列分の列アドレス発生が行われると演算は停止され
る。列レジスタ１３から列演算器１７へ置換情報が送ら
れた場合も同様にして列アドレスが固定のままで、行ア
ドレスが０からインクリメントされ、１行分のアドレス
が発生される。
【００１７】図３は本発明の第二実施例を示すブロック
構成図である。
構成図である。
【００１８】本第二実施例は、図１の第一実施例におい
て、本発明の特徴とするところの、プログラムアドレス
発生器１０の入力として、リダンダンシアナライザ８の
出力をテスタコントローラ１を介して入力するようにし
たものである。。
て、本発明の特徴とするところの、プログラムアドレス
発生器１０の入力として、リダンダンシアナライザ８の
出力をテスタコントローラ１を介して入力するようにし
たものである。。
【００１９】本第二実施例においては、リダンダンシア
ナライザ８の出力はテスタコントローラ１に入力されて
おり、テストプログラムにより判断あるいは加工後プロ
グラムアドレス発生器１０に送出することにより、プロ
グラムアドレス発生をフレキシブル化したものであり、
将来予想される複雑な構造のデバイスに対応できる。
ナライザ８の出力はテスタコントローラ１に入力されて
おり、テストプログラムにより判断あるいは加工後プロ
グラムアドレス発生器１０に送出することにより、プロ
グラムアドレス発生をフレキシブル化したものであり、
将来予想される複雑な構造のデバイスに対応できる。
【００２０】
【発明の効果】以上説明したように本発明は、置換後の
予備行あるいは列へのデータプログラミングがプログラ
ムアドレス発生器により行われるため、従来のテストプ
ログラムに記述されるマイクロプログラムにより行われ
る方式と比較して、簡単に、高速で実行され、テストプ
ログラムの簡易化、テスタ処理能力の向上を図ることが
できる効果がある。
予備行あるいは列へのデータプログラミングがプログラ
ムアドレス発生器により行われるため、従来のテストプ
ログラムに記述されるマイクロプログラムにより行われ
る方式と比較して、簡単に、高速で実行され、テストプ
ログラムの簡易化、テスタ処理能力の向上を図ることが
できる効果がある。
【図１】本発明の第一実施例を示すブロック構成図。
【図２】そのプログラムアドレス発生器の一例を示すブ
ロック構成図。
ロック構成図。
【図３】本発明第二実施例を示すブロック構成図。
【図４】従来例を示すブロック構成図。
【符号の説明】 １ テスタコントローラ ２ パターン発生器 ３ ドライバ ４ 被試験集積回路（ＤＵＴ） ５ コンパレータ ６ データメモリ ７ フェイルメモリ ８ リダンダンシアナライザ ９ ドライバ １０ プログラムアドレス発生器 １１、１１′ マルチプレクサ １２ 行レジスタ １３ 列レジスタ １４、１５ 初期値レジスタ １６ 行演算器 １７ 列演算器 １８ 行ラッチ １９ 列ラッチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G11C 17/00 G11C 29/00 H01L 21/66
Claims (1)
- 【請求項１】 被試験集積回路の試験信号を発生するパ
ターン発生器と、期待値データを格納するデータメモリ
と、前記被試験集積回路の出力と前記期待値データとを
比較する比較回路と、この比較回路による比較結果を格
納するフェイルメモリと、このフェイルメモリに格納さ
れた比較結果を読み出し前記被試験集積回路の不良の行
および列を置換するための置換情報を生成出力するリダ
ンダンシアナライザと、全体の制御を行うテスタコント
ローラとを備えた集積回路試験装置において、 前記リダンダンシアナライザの出力する置換情報に基づ
き予備行１行分あるいは予備列１列分のアドレスデータ
を発生するプログラムアドレス発生器と、不良置換後に
予備行または予備列にプログラムするときに、前記プロ
グラムアドレス発生器の出力を選択し前記データメモリ
に入力するマルチプレクサと、このマルチプレクサから
入力されたアドレスデータに基づいて前記データメモリ
から出力されるデータを前記プログラムのデータとして
前記被試験集積回路に入力するドライバ回路とを備えた
ことを特徴とする集積回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23987091A JP3079676B2 (ja) | 1991-09-19 | 1991-09-19 | 集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23987091A JP3079676B2 (ja) | 1991-09-19 | 1991-09-19 | 集積回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0580125A JPH0580125A (ja) | 1993-04-02 |
| JP3079676B2 true JP3079676B2 (ja) | 2000-08-21 |
Family
ID=17051108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23987091A Expired - Fee Related JP3079676B2 (ja) | 1991-09-19 | 1991-09-19 | 集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3079676B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100579049B1 (ko) | 2004-05-22 | 2006-05-12 | 삼성전자주식회사 | 메모리 테스트 장치 및 이를 수행하는 방법 |
-
1991
- 1991-09-19 JP JP23987091A patent/JP3079676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580125A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274332B2 (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
| US6477672B1 (en) | Memory testing apparatus | |
| US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
| KR100327136B1 (ko) | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| WO2004092755A1 (ja) | 試験装置 | |
| JPH0434109B2 (ja) | ||
| JP2002093193A (ja) | メモリ試験方法・メモリ試験装置 | |
| JP4334285B2 (ja) | 半導体試験装置及びその制御方法 | |
| JP2000187999A (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法 | |
| JPH10170607A (ja) | 半導体デバイスのテスト装置 | |
| JPH10144095A (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
| KR19980032494A (ko) | 메모리 시험장치 | |
| JPH0917197A (ja) | 半導体メモリ試験方法およびこの方法を実施する装置 | |
| JP3079676B2 (ja) | 集積回路試験装置 | |
| JP4724722B2 (ja) | 集積回路半導体ランダムアクセス・メモリ装置 | |
| JPH08203278A (ja) | 半導体メモリ | |
| JP2001312897A (ja) | メモリ試験装置及び試験方法 | |
| JPH0773700A (ja) | フラッシュメモリ試験装置 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| JP2002042485A (ja) | 半導体メモリ試験装置 | |
| JPH11176194A (ja) | 半導体試験装置 | |
| JP3377371B2 (ja) | Ｉｃ試験装置 | |
| JPH0612898A (ja) | 半導体メモリ用試験パターン発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |