CN104575614A - 一种存储单元失效筛选的方法 - Google Patents
一种存储单元失效筛选的方法 Download PDFInfo
- Publication number
- CN104575614A CN104575614A CN201510071666.0A CN201510071666A CN104575614A CN 104575614 A CN104575614 A CN 104575614A CN 201510071666 A CN201510071666 A CN 201510071666A CN 104575614 A CN104575614 A CN 104575614A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- unit
- storage
- voltage
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明针对NOR型快闪存储器的早期失效问题提出一种存储单元失效筛选的方法,向NOR型快闪存储器各物理块的所有字线提供负高压(-5V~-8V),位线上依次提供正低压(0~1V)进行读操作,该字线上的负高压会最大程度上降低正常存储单元的漏电流,而使得存在缺陷问题的存储单元得到凸显;将该操作读到的存储单元电流(Icell)与参考单元电流(Iref)做比较,如果Icell≤Iref,则SA输出逻辑0,表示该存储单元处于正常的电流状态下;如果Icell>Iref,则SA输出逻辑1,表示该存储单元存在缺陷问题,以此筛选出异常的存储单元并进行后续的冗余替换或筛除,进而提高产品的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种存储单元失效筛选的方法。
背景技术
快闪存储器(Flash Memory)不断地朝着高集成度和高容量存储单元的方向发展,制作过程引入缺陷的概率也随之提升。现阶段,对NOR型快闪存储器的可靠性测试失效统计发现,造成早期失效问题(主要会出现在10次以内的擦除/编程循环)的最主要缺陷因素是层间介质(ILD loop)的缺陷。
然而,现有的晶圆测试项目中,缺乏有效的对层间介质区域缺陷的筛除,层间介质区域缺陷会导致后续使用过程中位线(BL)通孔到控制栅极间的烧坏,影响NOR型快闪存储器的可靠性。
而如果在后续使用过程中在晶圆测试中增加5~10次的擦除/编程循环,因NOR型快闪存储器执行一个擦除/编程循环大约需要耗时5S,这将会很大程度上增加测试时间,测试成本随之增加。
因此,亟需提供一种解决NOR型快闪存储器早期失效问题的存储单元失效筛选的方法,以筛除存在缺陷问题的存储单元,提高器件可靠性。
发明内容
本发明针对NOR型快闪存储器的早期失效问题提出一种存储单元失效筛选的方法,传统快闪存储器的测试流程包括晶圆测试1(wafer sort1)和晶圆测试2,本发明在晶圆测试1(wafer sort1)中增加一项存储单元失效筛选的方法,通过在字线上提供负电压,位线上提供正电压依次对所有存储单元进行读操作,将该读操作读到的各存储单元电流(Icell)与参考单元电流(Iref)做比较,以筛选出制造过程中引入缺陷问题的存储单元,进行后续冗余替换或筛除,以提高NOR型快闪存储器的可靠性。
本发明解决上述技术问题所采用的技术方案为:
提供一种存储单元失效筛选的方法,所述存储单元失效筛选的方法的具体实施过程如下:
提供一待测快闪存储器,所述快闪存储器中包含若干存储单元,所述存储单元通过字线和位线连接;
将每个所述存储单元均置于第一存储状态;
于所述字线上施加第一电压,以使与字线连接的所有存储单元均处于关闭状态;
于所述位线上施加第二电压,并依次对每个所述存储单元进行读操作,以获取每个所述存储单元的存储单元电流;
将每个所述存储单元的存储单元电流均与一预设的参考电流进行比较;
若所述存储单元电流大于所述参考电流,则该存储单元电流对应的存储单元存在缺陷。
优选的,上述存储单元失效筛选的方法中:
所述待测快闪存储器为NOR型的快闪存储器;
每个所述存储单元均具有控制栅极和漏极,所述控制栅极与所述字线连接,所述漏极与所述位线连接。
所述第一存储状态为存储单元置于‘0’的状态,即所有存储单元处于编程的状态,该状态能使所有存储单元的电流尽量小。
所述第一电压为负电压,将该负电压施加在所有存储单元的字线(控制栅极)上,以使所有存储单元处于关闭状态,即使有部分位处于超擦状态,也可以避免存储单元漏电,以最大程度降低正常存储单元的漏电流;同时,所述负电压能增加字线与位线的压差,从而使得存在缺陷问题的存储单元得到凸显。
优选的,所述负电压的范围为-5v~-8v。
所述第二电压为正电压,以尽量减小其它路径的漏电流。
优选的,所述正电压的范围为0~1v。
上述存储单元失效筛选的方法中,还包含一比较器(SA),所述比较器与每个存储单元的位线连接,以将读取到的每个存储单元电流(Icell)与参考单元电流(Iref)进行比较,输出逻辑‘0’或逻辑‘1’,以区分正常或存在缺陷的存储单元电流。
其中,所述参考单元电流Iref为一事先定义好且固定不变的参考电流,正常的存储单元在字线上提供负电压以使存储单元关闭时电流小于或等于所述参考单元电流Iref,而异常的存储单元电流则会大于该参考单元电流Iref。
优选的,Iref可选为1nA。
综上,本发明针对NOR型快闪存储器的早期失效缺陷问题,通过向存储器阵列的所有字线提供负电压(-5V~-8V),位线提供正电压(0~1V),对所有存储单元进行读操作,该字线上的负电压会最大程度上降低正常存储单元的漏电流,而使得存在缺陷问题的存储单元得到凸显;将该操作读到的存储单元电流(Icell)与参考单元电流(Iref)做比较,如果Icell≤Iref,则SA输出逻辑‘0’,表示该存储单元处于正常的电流状态下;如果Icell>Iref,则SA输出逻辑‘1’,表示该存储单元存在缺陷问题,则根据字线与位线信息确定该存储单元位置,筛选出异常的存储单元以便后续进行冗余替换或筛除。
上述技术方案具有如下优点或有益效果:
本发明针对NOR型快闪存储器的早期失效问题提出一种存储单元失效筛选的方法,通过在字线上提供负电压,位线上提供正电压进行读操作,读取出存储单元电流并与特殊的参考电流进行比较,以筛除制造过程中引入层间介质(ILD loop)缺陷问题的存储单元,提高NOR型快闪存储器产品的可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。在附图中,为清楚明了,放大了部分部件。
图1为传统快闪存储器的测试流程示意图;
图2为本发明一种存储单元失效筛选的方法的操作步骤流程示意图;
图3为本发明一种存储单元失效筛选的方法中对NOR型的快闪存储器一物理块(Block)阵列施加的电压示意图;
图4为本发明一种存储单元失效筛选的方法中对单个存储单元的控制栅极(字线)及漏极(位线)施加的电压示意图;
图5为本发明一种存储单元失效筛选的方法中比较器SA与一存储单元的连接示意图。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明,并不用于限定本发明的保护范围。
如图1所示,快闪存储器的传统测试流程包括晶圆测试1和晶圆测试2,本发明在晶圆测试1的测试中增加一项存储单元的失效筛选,以筛选出NOR型的快闪存储器在制造过程中引入缺陷问题的存储单元,以便后续冗余替换或筛除。
如图2所示,存储单元失效筛选的方法的具体实施过程如下:
提供一待测NOR型快闪存储器,NOR型快闪存储器中包含若干存储单元,每个存储单元均通过字线和位线相连接。
作为一个优选的实施例,本实施例中每个存储单元均具有控制栅极和漏极,其中,控制栅极与字线连接,漏极与位线连接。
首先,将存储单元写入全‘0’,以使每个存储单元电流尽量小;
作为一个优选的实施例,本实施例中采用栅极正高压、漏极正高压的方式进行写入操作。
作为一个优选的实施例,在写入全‘0’后,还可以进行读操作(如采用栅极正高压、漏极正低压的读取方式),以保证所有存储单元均处于‘0’状态。
接着,如图3所示,在所有字线上施加负电压(图3中展示出存储器的一个物理块(Block)阵列所施加的电压示意图,在本实施例中存储器其余所有物理块阵列施加电压均与图3所示相同),以使与字线连接的所有存储单元处于关闭状态。
作为一个优选的实施例,上述字线上的负电压应尽量低,以低于所有存储单元的开启电压,以使所有存储单元(Cell)处于关闭状态,即使有部分位处于超擦(Over erase)状态,也可以避免存储单元漏电(cell leakage),以最大程度降低正常存储单元的漏电流;同时,该负电压能增加字线(WL)与位线(BL)的压差,从而使得存在缺陷问题的存储单元得到凸显。
优选的,负电压的范围为-5v~-8v。
进一步的,在所有位线上施加正电压,此处施加的正电压能够尽量减小其它路径的漏电流,使后续读操作读出的存储单元电路(Icell)准确;
作为一个优选的实施例,上述正电压的范围为0~1v。
为清楚表示,图4中展示出对单个存储单元的字线(控制栅极)与位线(漏极)施加的电压示意图。
最后,依次对每个存储单元进行读操作,以获取每个存储单元的存储单元电流,并将每个存储单元电流均与参考电流进行比较,并根据比较的结果来判断每个存储单元是否具有缺陷。
作为一个优选的实施例,上述参考电流Iref为一事先定义好且固定不变的参考电流;正常的NOR型快闪存储器的存储单元在字线上提供负电压以使存储单元处于关闭状态时电流一定会小于或等于Iref,而异常的存储单元电流则会大于该参考单元电流Iref(该Iref可为0.5nA、1nA或1.5nA等值)。
作为一个优选的实施例,本实施例中还包含有一比较器SA,SA与每个存储单元的位线连接,如图5所示(图5中仅展示单个存储单元与SA连接示意图,其余所有存储单元参照图5方式进行连接),比较器SA将存储单元读出的电流Icell与定义好的参考单元电流Iref进行比较,输出逻辑‘0’或逻辑‘1’,以区分正常或存在缺陷的存储单元电流。
其中,上述读取电流并进行比较的具体操作为:
依次读出每个存储单元电流Icell后,比较器SA将Icell与Iref比较,若Icell≤Iref,则SA输出逻辑‘0’,表示该存储单元处于正常的电流状态下;若Icell>Iref,则SA输出逻辑‘1’,表示该存储单元存在缺陷问题,则根据字线与位线信息确定该存储单元位置,以便后续冗余替换。
下面根据图2-5对存储单元失效筛选的方法进行详细说明:
在对快闪存储器(例如NOR型的快闪存储器)进行早期失效分析时,为了能够精准地筛选出由于层间介质层缺陷导致的失效存储单元,本实施例中可预先根据已获取的存储器中相关的参数数据来确定存储器中无缺陷存储单元在关闭状态下,进行读取操作时流经该无缺陷存储单元的电流,并定义该电流为参考电流;当然,也可以通过对无缺陷存储单元(即标准存储单元)进行量测,即将该无缺陷存储单元设置为关闭状态后,再对该无缺陷存储单元进行读取操作,进而获取上述的参考电流。
在实际的测量或筛选工艺中,可根据实际需求来选择上述任意一种方式来获取参考电流,也可将该两种方式进行结合或采取其他类似的手段来获取该参考电流,只要能够根据该预设的参考电流在后续的判断过程中精准地判断出相应的存储单元是否存在上述的层间介质层缺陷即可。
在具体的筛选工艺中,可在对待测快闪存储器进行缺陷的筛选工艺之前,如图3所示,由于该待测快闪存储器包括若干个存储单元阵列,且每个存储单元阵列中均包括有若干个存储单元,且每个存储单元均通过字线和位线连接,故可以通过对字线和位线施加特定的电压,对该待测快闪存储器进行写入操作,以使得每个存储单元均处于‘0’的状态。
需要注意的是,本实施例中对字线及位线上施加电压时,均是以选定的一个存储单元阵列为例进行说明,在实际的筛选操作中,本领域技术人员可根据具体情况进行适应性的调整,只要其不影响后续的存储单元缺陷的筛选工艺的正常进行即可。
优选的,如图4所示,每个存储单元均设置有控制栅极和漏极,且上述的字线与控制栅极连接,位线与漏极连接。
其次,通过在字线上施加负高压(如-5v~-8v),以使得每个存储单元均处于关闭状态。
继续在位线上施加正低压,对所有存储单元进行读操作,读出流经每个存储单元的存储单元电流,并依次将上述存储单元电流与预设好的参考电流进行比较,以区分正常或存在缺陷的存储单元。
优选的,本实施例中设置有一比较器(SA),SA与每个存储单元的位线相连接。
为更方便地获取参考电流并将存储单元电流与参考电流进行比较,如图5所示,可将标准的参考单元(即无缺陷存储单元,该无缺陷存储单元可为一标准存储器上的无缺陷存储单元)与待测存储器的存储单元并联接到比较器SA上,并施加给参考单元与存储单元相同的字线电压与位线电压。当比较器接收到存储单元电流和参考电流后,将两者进行比较,并根据比较器的输出数据,以区分正常或存在缺陷的存储单元。
综上,本发明针对NOR型快闪存储器的早期失效缺陷问题,通过向存储器阵列的所有字线提供负电压(-5V~-8V),位线上提供尽量低的读电压(0~1V)依次进行读操作,该字线上的负电压会最大程度上降低正常存储单元的漏电流,而使得存在缺陷问题的存储单元得到凸显;将该操作读到的存储单元电流(Icell)与参考单元电流(Iref)做比较,如果Icell≤Iref,则SA输出逻辑‘0’,表示该存储单元处于正常的电流状态下;如果Icell>Iref,则SA输出逻辑‘1’,表示该存储单元存在缺陷问题,则根据字线与位线信息确定该存储单元位置,以此筛选出异常的存储单元,以便后续冗余替换或筛除。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种存储单元失效筛选的方法,其特征在于,包括如下步骤:
提供一待测快闪存储器,所述快闪存储器中包含若干存储单元,且每个所述存储单元均通过字线和位线连接;
将每个所述存储单元均置于第一存储状态;
于所述字线上施加第一电压,以使与该字线连接的所有存储单元均处于关闭状态;
于所述位线上施加第二电压,并依次对每个所述存储单元进行读操作,以获取每个所述存储单元的存储单元电流;
将每个所述存储单元的存储单元电流均与一预设的参考电流进行比较;
若所述存储单元电流大于所述参考电流,则该存储单元电流对应的存储单元存在缺陷。
2.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述快闪存储器为NOR型的快闪存储器。
3.如权利要求1所述的存储单元失效筛选的方法,其特征在于,每个所述存储单元均具有控制栅极和漏极,且所述控制栅极与所述字线连接,所述漏极与所述位线连接。
4.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述第一存储状态为存储单元置于‘0’的状态。
5.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述第一电压为负电压。
6.如权利要求5所述的存储单元失效筛选的方法,其特征在于,所述第一电压的取值范围为-5v~-8v。
7.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述第二电压为正电压。
8.如权利要求7所述的存储单元失效筛选的方法,其特征在于,所述第二电压的取值范围为0~1v。
9.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述方法还包括:
在获取每个所述存储单元的存储单元电流后,采用一比较器依次将每个所述存储单元电流与所述参考电流进行比较。
10.如权利要求1所述的存储单元失效筛选的方法,其特征在于,所述方法还包括:
提供一标准NOR型快闪存储器,且该标准NOR型快闪存储器包含有标准存储单元;
将所述标准存储单元设置为关闭状态后,对该标准存储单元进行读取操作,以获得所述参考电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510071666.0A CN104575614A (zh) | 2015-02-10 | 2015-02-10 | 一种存储单元失效筛选的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510071666.0A CN104575614A (zh) | 2015-02-10 | 2015-02-10 | 一种存储单元失效筛选的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104575614A true CN104575614A (zh) | 2015-04-29 |
Family
ID=53091486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510071666.0A Pending CN104575614A (zh) | 2015-02-10 | 2015-02-10 | 一种存储单元失效筛选的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104575614A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105206304A (zh) * | 2015-09-12 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | 一种共享字线的分栅式闪存的失效分析方法及系统 |
CN107331419A (zh) * | 2017-07-05 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 筛除闪存单元中早期失效的方法 |
CN109390029A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列字线故障的方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486772A (en) * | 1994-06-30 | 1996-01-23 | Siliconix Incorporation | Reliability test method for semiconductor trench devices |
CN1988046A (zh) * | 2005-12-22 | 2007-06-27 | 松下电器产业株式会社 | 半导体泄漏电流检测器、测定方法及其半导体集成电路 |
CN101226778A (zh) * | 2007-01-16 | 2008-07-23 | 松下电器产业株式会社 | 具有判定半导体微电流功能的半导体存储器 |
CN101377960A (zh) * | 2007-08-27 | 2009-03-04 | 旺宏电子股份有限公司 | 检测存储器元件中字线漏电的装置及方法 |
CN101430935A (zh) * | 2007-11-08 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 闪存中过擦除存储单元的检测方法 |
CN102479543A (zh) * | 2010-11-30 | 2012-05-30 | 三星电子株式会社 | 验证半导体存储器器件的多周期自刷新操作及其测试 |
CN102568578A (zh) * | 2010-12-08 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体存储装置及其测试及控制方法 |
US20120218805A1 (en) * | 2011-02-25 | 2012-08-30 | Qualcomm Incorporated | Configurable Memory Array |
-
2015
- 2015-02-10 CN CN201510071666.0A patent/CN104575614A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486772A (en) * | 1994-06-30 | 1996-01-23 | Siliconix Incorporation | Reliability test method for semiconductor trench devices |
CN1988046A (zh) * | 2005-12-22 | 2007-06-27 | 松下电器产业株式会社 | 半导体泄漏电流检测器、测定方法及其半导体集成电路 |
CN101226778A (zh) * | 2007-01-16 | 2008-07-23 | 松下电器产业株式会社 | 具有判定半导体微电流功能的半导体存储器 |
CN101377960A (zh) * | 2007-08-27 | 2009-03-04 | 旺宏电子股份有限公司 | 检测存储器元件中字线漏电的装置及方法 |
CN101430935A (zh) * | 2007-11-08 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 闪存中过擦除存储单元的检测方法 |
CN102479543A (zh) * | 2010-11-30 | 2012-05-30 | 三星电子株式会社 | 验证半导体存储器器件的多周期自刷新操作及其测试 |
CN102568578A (zh) * | 2010-12-08 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体存储装置及其测试及控制方法 |
US20120218805A1 (en) * | 2011-02-25 | 2012-08-30 | Qualcomm Incorporated | Configurable Memory Array |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105206304A (zh) * | 2015-09-12 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | 一种共享字线的分栅式闪存的失效分析方法及系统 |
CN105206304B (zh) * | 2015-09-12 | 2018-05-04 | 上海华虹宏力半导体制造有限公司 | 一种共享字线的分栅式闪存的失效分析方法及系统 |
CN107331419A (zh) * | 2017-07-05 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 筛除闪存单元中早期失效的方法 |
CN109390029A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列字线故障的方法及装置 |
CN109390029B (zh) * | 2017-08-10 | 2021-07-27 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列字线故障的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8760949B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
US7490274B2 (en) | Method and apparatus for masking known fails during memory tests readouts | |
DE102008021640A1 (de) | Schaltung und Verfahren zum Finden von Wortleitung-Bitleitung-Kurzschlüssen in einem DRAM | |
US8427877B2 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
KR20190107861A (ko) | 리던던시 영역을 리페어 하는 반도체 장치 | |
CN105006253A (zh) | 一种闪存芯片数据保留性检查方法及系统 | |
CN101763901A (zh) | 在片自测试自修复方法 | |
CN104575614A (zh) | 一种存储单元失效筛选的方法 | |
CN104751875B (zh) | 应用于nvm芯片的失效位图分析方法 | |
CN105551528A (zh) | 基于ATE的高速大容量多芯片Flash模块的测试装置及方法 | |
CN109872756A (zh) | 一种存储器擦除方法及装置 | |
CN103426477A (zh) | 一种NOR Flash 存储器的读方法及装置 | |
CN104681102A (zh) | 快闪存储器位线间缺陷的检测方法 | |
CN104425036A (zh) | 增强存储阵列位线缺陷漏电的方法 | |
JP2001155498A (ja) | メモリセルの冗長ユニットを有するダイナミック集積化半導体メモリ及び該ダイナミック集積化半導体メモリのメモリセルの自己修復方法 | |
CN109390029B (zh) | 自动修复nor型存储阵列字线故障的方法及装置 | |
CN108074615B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
CN109390028B (zh) | 自动修复nor型存储阵列位线故障的方法及装置 | |
CN104733048A (zh) | 一种提高大容量反熔丝存储器成品率的方法 | |
CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
CN102163461A (zh) | 一种提高eeprom良率和读取可靠性的方法 | |
CN115295056A (zh) | 用于过擦除修复的方法和存储装置 | |
US20080175079A1 (en) | Test scheme for fuse circuit | |
CN108074614B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
US9548138B2 (en) | Test method for memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |
|
RJ01 | Rejection of invention patent application after publication |