CN101226778A - 具有判定半导体微电流功能的半导体存储器 - Google Patents

具有判定半导体微电流功能的半导体存储器 Download PDF

Info

Publication number
CN101226778A
CN101226778A CNA2007101820489A CN200710182048A CN101226778A CN 101226778 A CN101226778 A CN 101226778A CN A2007101820489 A CNA2007101820489 A CN A2007101820489A CN 200710182048 A CN200710182048 A CN 200710182048A CN 101226778 A CN101226778 A CN 101226778A
Authority
CN
China
Prior art keywords
current
bit line
unit
electric current
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101820489A
Other languages
English (en)
Inventor
森俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101226778A publication Critical patent/CN101226778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；该半导体存储器还包括：位线选择单元，从所述多条位线中选择任意的位线；开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；电流产生单元，产生判定电流；当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；电压转换单元，将所述差电流转换为电压；判定单元，用所述电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。

Description

具有判定半导体微电流功能的半导体存储器
技术领域
本发明涉及半导体微电流(例如闪存等半导体存储器中的位线漏电流)的判定方法及装置。
本发明要求如下优先权：
申请号：特願2007-007239
申请日：2007年01月16日
申请国：日本
背景技术
近年来，闪存(Flash Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)等非易失性存储器具有使用微细化存储单元的大容量存储阵列结构。
随着存储阵列的大容量化而位线的漏电流增大的问题成为近年非易失性存储器所面临的课题之一。这是因为除了微细化工艺造成每个存储单元的漏电流(位线漏电流)增加之外，还因为每条位线的存储单元数增加所引起的。位线漏电流增加则会影响存储单元的读出操作，使不损害存储单元的阈值控制精度的数据保持特性等可靠性劣化。
对非易失性存储单元的写入及擦除操作通过反复以下操作来控制，即通过施加写入及擦除偏压使存储单元的阈值变化的操作以及进行阈值判定即单元电流判定的校验操作。在校验操作中，位线漏电流导致误判单元电流相当于漏电流的量，引起过写入、擦除不足等，阻碍存储单元的正常阈值控制。
为了实现存储器的高可靠性，需要将在设备测试中泄漏在规定值以上的位线作为冗余置换的对象而置换，或者作为缺陷设备而丢弃。现有关于这些数微安(μA)级的位线漏电流判定，通过在读出操作中所使用的读出放大器(sense amplifier)来判定。
专利文献1记载了通过读出放大器判定位线漏电流的内容。专利文献2记载了漏电流的直接测量法，专利文献3记载了单元的阈值测量，专利文献4记载了芯片上(on-chip)的电流测量。
专利文献1：日本特开平6-251593号公报
专利文献2：美国专利第6,201,747号说明书
专利文献3：美国专利第6,370,061号说明书
专利文献4：日本特开2005-302809号公报
但是，由于因存储单元的微细化所造成的单元电流的减少、提高重写次数的要求、阈值的多值化等，必须提高阈值控制的精度，要求更微小的微安级以下的电流判定。现有这种微电流的测量是将位线选择性地直接引出到外部焊盘(pad)，由测试装置的电流测量选项来测量。
图20示出了现有的具有位线漏电流测量功能的存储器的结构。存储器100包括：数据存储部102，用于进行数据的写入和读出；开关2000，为了测量位线的电流而通过节点108将数据存储部102内的选择位线连接于外部端子110；控制电路104，控制数据存储部102和开关2000。
在判定位线的漏电流时，通过控制电路104的控制，数据存储部102内的存储单元被设定为未选中状态。而且，开关2000将选中的位线所连接的节点108与外部端子110相连接。然后，由与外部端子110相连的测试装置的电流测量选项来测量电流值。
图21示出了将适于大容量存储器的虚地阵列(VGA，Virtual GroundArray)结构应用于数据存储部102时的存储器100的主要部分电路结构例。
存储单元阵列801由矩阵状配置的存储单元构成，同一行存储单元的栅极共同连接，并与字线WL0，WL1相连，同一列存储单元的源极共同连接，并与提供源极电位的源极位线BL0，BL2相连，同一列存储单元的漏极共同连接，并与提供漏极电位的漏极位线BL1相连。
存储单元的存储数据读出方式，有判定存储单元的漏极侧的电流或电平的漏极读出方式和判定存储单元的源极侧的电流或电平的源极读出方式。但是，由于源极读出方式能够使存储单元的漏电流的影响小且抑制消耗电流，所以源极读出方式成为主流，图21示出了该源极读出方式的结构例。
列选择栅极(D)804是用于选择存储单元的漏极所连接的漏极位线的选择栅极，通过偏压用晶体管808将与电位VBLR相应的读出电压(1.3V左右)提供给与选择信号YGD1相连的选择栅极所选择的漏极位线。列选择栅极(S)802是用于选择存储单元的源极所连接的源极位线的选择栅极，将与选择信号YGS1，YGS2相连的选择栅极所选择的源极位线选择性地连接于读出放大器810、复位用晶体管806及开关2000所共同连接的节点108。
图22示出了对存储于存储单元的数据进行读出操作时的时序波形图。在信号SEN为“H”电平的时刻t1之前的期间，晶体管806为导通状态，节点108的电位VBL维持GND电平。在时刻t1信号SEN变为“L”电平，则晶体管806成为截止状态，节点108通过选中的存储单元的电流所充电。当选中存储单元为导通状态(导通单元(ON-cell))时，如VBL_1所示，节点108的电位上升，而当选中存储单元为断开状态(断开单元(OFF-cell))时，如VBL_2所示，节点108的电位维持在接地电位。通过无图示的电路，导通状态的存储单元的大约1/2的读出参考电流流入读出放大器810的另一个输入的参考节点中，由此参考节点被充电，如图22所示，参考节点的电位VREF成为VBL_1和VBL_2的中间电位。
在存储单元的源极节点的电位VBL和参考节点的电位VREF的电位差充分增大的时刻t2，将读出放大器810中的判定输出Sout确定为来自存储单元的读出数据，在完成读出操作后，将信号SEN设为“H”电平，使节点108放电。
当存储单元的源极所连接的源极位线BL0或BL2存在漏电流时，由于漏电流加到存储单元电流，VBL_1和VBL_2的电位升高，所以选中存储单元断开时的电位VBL_2和参考节点的电位VREF的电位差缩小，导致读出裕度(margin)减少。
因此，制造工序中检查制品时，需要判定各位线的漏电流值，当存在规格值以上的泄漏时，作为冗余置换的对象而置换，或者作为缺陷设备而丢弃。
所以，为了判定位线漏电流，配备将VBL节点108连接于外部端子110的开关2000。在判定位线泄漏时，通过控制电路104的控制，表示未选中的接地电位被提供到所有的字线WL0，WL1，列选择栅极(D)804和列选择栅极(S)802分别选择用于判定泄漏的漏极位线和源极位线，从而选择作为判定对象的列单位存储单元群。
与读出时同样，通过偏压用晶体管808，对选中的漏极位线提供1.3V左右的读出电压，将选中的源极位线所输出的节点108通过开关2000连接于外部端子110。在外部端子110连接测试装置的电流测量选项，从而测量选中位线的漏电流。
由于每测量一次电流需要数ms到数10ms，测试装置的电流测量性能比较低速，所以要测量所有构成存储器阵列的数千条位线需要数10秒左右的测试时间，这对测试成本带来极大的影响。而且在测试装置中，为了提高处理能力(throughput)或降低测试成本，多采用通过并列测试缩短实际测试时间的手法。但是这些并列测量中，测试装置需要每个设备独立的测试资源，要求昂贵的测试装置。
为了避免上述问题，本发明人等提出了以下方案：将从外部施加的基准电流和选择位线的漏电流用电容积分的电压值比较，从而在芯片上判定位线漏电流。
但是，发现在位线泄漏判定中存在以下问题。如图23所示，采用如图21所示的源极读出方式的虚地阵列结构的存储器中的源极位线漏电流，对施加在存储单元的源极上的电位依赖性极大。就是说，若源极电位上升，则源极位线漏电流的值会急剧减少。
因此，应用于采用源极读出方式的虚地阵列结构的存储器时，漏电流的积分电压被施加于存储单元的源极，漏电流的值随着电压而减少，从而难以精确地判定位线漏电流。
如上所述，由微细工艺构成的非易失性存储器中，为了实现高可靠性需要判定位线漏电流，当使用测试装置的电流测量选项进行判定时，存在测试时间、测试装置的成本，处理能力等测试成本增大的问题。而在芯片上判定位线漏电流的方法中，存在无法精确判定的问题。
发明内容
本发明的目的在于提供一种半导体微电流的判定方法及装置，在芯片上精确地执行规定值以上位线电流的判定，进一步提供一种具有这种位线电流判定单元的半导体存储器。
本发明的半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
电压转换单元，将所述差电流转换为电压；
判定单元，用所述电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
在该半导体存储器中，通过对位线电流和判定电流的差电流进行电压转换而进行判定，可以将用于判定的电压值抑制得低，因此能够进行高精度的位线泄漏判定。
本发明的半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，该半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
第1电压转换单元，将所述差电流转换为电压；
第2电压转换单元，转换所述第1电压转换单元的输出；
判定单元，用所述第2电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
在该半导体存储器中，通过将位线电流和判定电流的差电流转换后的电压的电平，转换为判定电路稳定工作的电压电平，从而能以稳定的操作实现高精度的漏电流判定。
本发明的半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，该半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
第1电压转换单元，将所述差电流转换为电压；
第2电压转换单元，转换所述第1电压转换单元的输出；
切换单元，切换所述读出放大器的比较电压；
判定单元，用所述第2电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
在该半导体存储器中，能够用存储数据读出用的读出放大器进行位线电流判定，可以实现对多条位线的高速漏电流判定。
本发明的判定方法是判定半导体存储器的位线电流的方法，其特征在于，所述半导体存储器包括：
多条字线；
多条位线；
虚地阵列结构的存储单元阵列，具有配置于所述多条字线和所述多条位线的交点的多个存储单元；
第1位线选择单元，选择所述存储单元的漏极所连接的位线；
第2位线选择单元，选择所述存储单元的源极所连接的位线；
读出放大器，用于读出与所述第2位线选择单元的输出连接的所述存储单元的存储内容；
所述方法包括：
第1位线选择步骤，通过所述第1位线选择单元，按照输入地址选择所述存储单元的漏极所连接的位线；
第2位线选择步骤，通过所述第2位线选择单元，按照所述输入地址选择所述存储单元的源极所连接的位线；
将所述第2位线选择步骤中所选择的位线接地的步骤；
判定流过所述第1位线选择步骤中所选择的位线的电流大小的步骤。
根据该位线电流判定方法，在采用源极读出的虚地阵列结构的存储器中，能够抑制用于位线电流判定的电压的影响，进行高精度的位线电流判定。
本发明的半导体存储器，包括多条字线、多条位线、具有配置于所述多条字线和所述多条位线的交点的多个存储单元的虚地阵列结构的存储单元阵列；其特征在于，该半导体存储器包括：
第1位线选择单元，按照输入地址选择所述存储单元的漏极所连接的位线；
第2位线选择单元，按照输入地址选择所述存储单元的源极所连接的位线；
读出放大器，用于读出与所述第2位线选择单元的输出连接的所述存储单元的存储内容；
将所述第2位线选择单元所选择的位线接地的单元；
判定流过所述第1位线选择单元所选择的位线的电流大小的单元。
在该半导体存储器中，在采用源极读出的虚地阵列结构的存储器中，抑制用于位线电流判定的电压的影响，同时可以实现高精度地判定微少漏电流的存储器。
本发明的判定方法是比较判定电流和被测电流的大小关系的半导体微电流判定方法，其特征在于，该方法包括：
步骤(a)，控制被测电流的导通或非导通；
步骤(b)，产生判定电流；
步骤(c)，当所述被测电流的值大于所述判定电流的值时，提取所述被测电流和判定电流的差电流；
步骤(d)，检测所述差电流，判定所述被测电流的值和所述判定电流的值的大小关系。
在该判定方法中，不是比较被测电流的值和判定电流的值，而是仅在被测电流大于判定电流时，提取被测电流和判定电流的差电流来进行微电流的判定，所以能够高精度地判定微电流。
本发明的判定装置，是比较判定电流和被测电流的大小关系的半导体微电流判定装置，其特征在于，该装置包括：
开关单元，控制所述被测电流的导通或非导通；
电流产生单元，产生判定电流；
当所述被测电流的值大于所述判定电流的值时，提取所述被测电流和判定电流的差电流的单元；
电压转换单元，将所述差电流转换为电压；
判定单元，用所述电压转换单元的输出电压判定所述判定电流和所述被测电流的大小关系。
在该判定装置中，不是比较被测电流的值和判定电流的值，而是仅在被测电流大于判定电流时，提取被测电流和判定电流的差电流来进行微电流的判定，所以能够以简单的结构高精度地判定微电流。
本发明的判定装置，是比较判定电流和被测电流的大小关系的半导体微电流判定装置，其特征在于，该装置包括：
第1开关单元，控制第1电流流过的第1节点和第2电流流过的第2节点的导通或断开；
电压转换单元，连接于所述第2节点和所述第1开关单元的连接点；
与所述电压转换单元连接的比较器。
在该判定装置中，不是比较第1节点的电流值和第2节点的电流值，而是提取第1节点的电流值和第2节点的电流值的差电流来进行微电流的判定，所以能够以简单的结构高精度地判定微电流。
附图说明
图1是本发明实施方式1中的半导体存储器的概略结构图；
图2是图1中的电流判定电路的电路图例；
图3是图2所示的电流判定电路例的操作时序图；
图4是图2所示的电流判定电路例的电流-电压转换特性图；
图5是本发明实施方式2中的电流判定电路的电路图例；
图6是图5所示的电流判定电路例的操作时序图；
图7是图5所示的电流判定电路例的电流-电压转换特性图；
图8是本发明实施方式3中的半导体存储器的概略主要电路例；
图9是图8所示的半导体存储器的位线泄漏判定操作时序图；
图10是图8所示的半导体存储器的电流判定电路例中的电压转换说明图；
图11是本发明实施方式4中的半导体存储器的概略主要电路例；
图12是图11所示的半导体存储器的位线泄漏判定操作时序图；
图13是本发明实施方式5中的半导体存储器的概略主要电路例；
图14是图13中的电流镜的电路结构例；
图15是本发明实施方式6中的半导体存储器的概略主要电路例；
图16是图15所示的半导体存储器的位线泄漏判定操作时序图；
图17是本发明实施方式7中的半导体存储器的概略主要电路例；
图18是图17中的电流镜的电路结构例；
图19是图17所示的半导体存储器的位线泄漏判定操作时序图；
图20是现有的半导体存储器的概略框图；
图21是图20所示的半导体存储器的概略主要电路例；
图22是图21所示的半导体存储器的存储数据读出操作的时序图；
图23是图21所示的半导体存储器的位线漏电流值依赖于源极电位的示意图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式终归是一个例子，本发明并不一定局限于此方式。另外，附图中对实质上相同的结构要素标注相同的参考符号。
(实施方式1)
图1是本发明实施方式1中的半导体存储器的概略结构图。图1中，与图20所示的现有半导体存储器结构不同的点在于：来自数据存储部102的位线所选择性连接的节点108，与判定位线漏电流的判定电路106相连，判定电路106的漏电流值的判定结果向外部端子110输出。
图2示出了判定电路106的电路结构例，图3示出了漏电流判定时的时序图。当位线泄漏判定操作时，通过控制电路104的控制，数据存储部102的偏压条件等被设定为泄漏判定状态，选中的位线的漏电流Ileak通过节点108流入泄漏判定电路106。基准电流源204产生位线泄漏的判定电流Istd，根据在存储器内部电路中所使用的基准电压等产生基准电流。通过晶体管200和晶体管202，数据存储部102所选择的源极位线节点108和基准电流源204相连接，其中，晶体管200和晶体管202的导通或截止受控制电路104的控制信号CNT1，CNT2的控制。
如图3的操作时序图所示，在开始位线泄漏判定操作的时刻t1之前，控制信号CNT1和CNT2都为“L”电平，晶体管200和晶体管202都为截止状态。
在开始位线泄漏判定操作的时刻t1，控制信号CNT2变为“H”电平，由此晶体管202成为导通状态，电阻206的一端所连接的节点210的电位VLK通过基准电流源204放电为接地电位。
在时刻t2，控制信号CNT1变为“H”电平，由此晶体管200成为导通状态，数据存储部102所选择的位线漏电流Ileak和流过电流源204的判定电流Istd接通。
图4是晶体管200和晶体管202都成为导通的状态下，示出电阻端电位(电阻206的一端所连接的节点210的电位)VLK依赖于漏电流值Ileak的图，横轴的位线漏电流Ileak(VGS＝0V)表示存储单元的栅极和源极都为0V时的漏电流值。如图4所示，在选中的位线的漏电流Ileak小于判定电流Istd的范围内，由于漏电流Ileak全部流入电流源204，所以电阻端电位VLK成为接地电位。
当选中的位线的漏电流Ileak变得大于判定电流Istd时，漏电流Ileak和判定电流Istd的差分(Ileak-Istd)流入电阻206，电阻端电位VLK按照漏电流值而上升。
这里，作为数据存储部102内的存储单元阵列采用图21所示的虚地阵列结构，选中的位线为源极位线时，漏电流Ileak大于判定电流Istd时的电阻端电位VLK不会成为与漏电流值成正比例直线上升的值〔图4的虚线(A)〕，而是成为随着漏电流值增加而电位上升饱和的值〔图4的实线(B)〕。
这是由于电阻端电位VLK的上升会使存储单元的源极电位升高，在工作偏压条件下，漏电流会减少。
这样，在图2所示的电路结构例中，电阻端电位VLK仅在选中的源极位线的漏电流Ileak大于判定电流Istd时上升。因此，如图3所示，在时刻t2到t3之间，当漏电流Ileak大于判定电流Istd时，电阻端电位VLK的值为电位VLK_1，当漏电流Ileak小于判定电流Istd时，电阻端电位VLK的值为电位VLK_2(接地电位GND)。通过在判定部208比较该电阻端电位VLK(VLK_1或VLK_2)和图3的判定电平Vstd，可以判定选中的位线的漏电流值是否大于判定电流Istd。
在完成漏电流的判定操作时，在时刻t3和t4依次将控制信号CNT1和CNT2设为“L”电平，使晶体管200截止的状态下，用晶体管202拉拔节点210的电荷之后结束漏电流的判定操作过程。
对数据存储部102内的所有位线反复进行前述的一系列操作，从而可以对所有位线进行漏电流判定操作。
(实施方式2)
位线泄漏判定所使用的电流值要求为微安(μA)级以下的值，在判定这种微电流的电路操作中，担心会由噪声造成误操作。
图5中示出了，通过使用电容506来实现将漏电流Ileak和判定电流Istd的差电流(Ileak-Istd)转换为电压，抑制噪声所造成的误操作的同时实现版图尺寸缩小的判定电路106的电路结构例。图5所示的判定电路106与图2不同的点在于：选中的位线的漏电流Ileak大于判定电流Istd时，差电流(Ileak-Istd)的流入目的地变为电容506。
图6示出了漏电流判定操作时的时序图。如图6所示，按照与图3同样的时序波形向控制信号CNT1和CNT2输入信号，控制晶体管200和晶体管202的导通和截止。
与图3中的说明同样的，在开始位线泄漏判定操作的时刻t1之前，控制信号CNT1和CNT2都为“L”电平，晶体管200和晶体管202都为截止状态。
在开始位线泄漏判定操作的时刻t1，控制信号CNT2变为“H”电平，由此晶体管202成为导通状态，电容506的一端所连接的节点210的电位VLK通过基准电流源204放电为接地电位。
在时刻t2，晶体管200成为导通状态，数据存储部102所选择的位线的漏电流Ileak和流过电流源204的判定电流Istd接通。在漏电流Ileak小于判定电流Istd的范围内，漏电流Ileak全部流入基准电流源204，所以电容端电位VLK(电容506的一端所连接的节点210的电位)如VLK_2所示变为接地电位。
当漏电流Ileak大于判定电流Istd时，漏电流Ileak和判定电流Istd的差分(Ileak-Istd)流入电容506，电容端电位VLK如VLK_1所示按照漏电流值而上升。
图7示出了将差电流(Ileak-Istd)流入电容506的时间作为积分时间t(int.)时，电容端电位VLK依赖于差电流(Ileak-Istd)值的关系。
图7所示的直线(C)是漏电流Ileak小于判定电流Istd的情况，在该条件下电容端电位VLK不依赖于漏电流Ileak的值而维持接地电位。曲线(D)～(G)是漏电流Ileak大于判定电流Istd的情况，表示漏电流Ileak随着从曲线(D)趋向(G)而增大的情况。
设电容506的电容值为CL，差电流(Ileak-Istd)值不变，则电容端电位VLK可由式1表示，成为如直线(H)所示的直线。但与图4中的说明同样的，作为数据存储部102内的存储单元阵列采用图21所示的虚地阵列结构，选中的位线为源极位线时，按照漏电流的源极电位依赖性，电容端电位VLK变为(D)～(G)所示的曲线。
VLK＝(Ileak-Istd)/CL×t(int.)    (式1)
通过在判定部208比较图6所示的电容端电位VLK(VLK_1或VLK_2)和图6的判定电平Vstd，从而可以判定选中的源极位线的漏电流值是否大于判定电流Istd。
作为将差电流(Ileak-Istd)转换为电压的方式，使用电容506对差电流(Ileak-Istd)进行积分，这样即使在差电流(Ileak-Istd)为极小的值的情况下，也可以产生判定所需要的差电压，所以可以实现精度高的判定电路。
另外，与使用高电阻时相比，能够以小版图尺寸实现，可以实现低成本化。
(实施方式3)
实施方式1和2中的判定部208的判定电压是将漏电流Ileak和判定电流Istd的差电流(Ileak-Istd)转换为电压的值，仅在漏电流Ileak大于判定电流Istd时，其电位从接地电位上升。因此，为了提高判定精度，优选的是将判定电平Vstd尽量设定在接地电位附近，与转换电压进行比较。
但是，为了比较接地电位附近的电位，判定部208需要进行精确地响应接地电位附近的输入信号的电路操作。一般在这种接地电位附近的输入信号电平的电路操作中，难以充分确保电路操作裕度，对于提高判定精度来说是不适宜的条件。
实施方式3在适当的偏压条件下让判定电路工作，实现能提高判定精度的泄漏判定电路。图8示出了实施方式3中的存储器的主要部分电路结构例。
图8中，存储器800具有的数据存储部102采用和图21相同的虚地阵列结构，数据存储部102内选中的源极位线通过节点108与位线泄漏判定电路830相连接。
位线泄漏判定电路830内的、控制线号CNT1和CNT2所连接的晶体管200和晶体管202、以及与晶体管202相连的基准电流源204，受到与图2和图5所示的晶体管200和晶体管202以及基准电流源204同样的控制，进行同样的操作。即，在漏电流判定操作中，当选中的源极位线的漏电流Ileak小于判定电流Istd时，漏电流Ileak流入基准电流源204，而仅当漏电流Ileak大于判定电流Istd时，漏电流Ileak和判定电流Istd的差电流(Ileak-Istd)流入电容506。
图9示出了漏电流判定操作时的时序图，与图6所示的时序图同样的，从时刻t2开始的操作中，当漏电流Ileak小于判定电流Istd时，电容端电位VLK(电容506的一端所连接的节点210的电位)如VLK_2所示维持接地电位，当漏电流Ileak大于判定电流Istd时，电容端电位VLK如VLK_1所示，通过电容506对差电流(Ileak-Istd)进行积分，随着时间经过而电位上升，电位逐渐上升为饱和值。
如此，到时刻t3为止进行与图6所示的时序图相同的操作。为了进行使用VLK_1和VLK_2的差电压判定漏电流大小的操作，如前述必须让判定部208在接地电位附近的偏压条件下工作，这样导致操作裕度下降。
为了避免操作裕度下降的问题，图9的电路结构例中包括电容820和开关818。在时刻t3之前，开关818连接到电源节点侧s2，电容820向电源电位充电。在时刻t3，将开关818从s2侧切换到电容506所连接的节点s1侧。于是，在图9的时刻t3以后，电容820所充电的电荷重新在电容506之间分配，电容端电位VLK的VLK_1和VLK_2都上升。
图10将在时刻t3切换之前的开关818与s2侧连接的状态下的电容端电位VLK(泄漏检测时VBL电位)作为参数，示出了将开关818切换到s1侧后的电容端电位VLK(泄漏判定时VBL电位)依赖于电容比C1/C2的关系(C1：电容506的电容，C2：电容820的电容)。
从图10可知，通过将电容比C1/C2设定为适当的值，从而可以在大体维持VLK_1和VLK_2的电位比的状态下提高绝对电位。
这样，通过提高将漏电流Ileak和判定电流Istd的差电流(Ileak-Istd)转换为电压的值VLK_1或VLK_2的电位，从而可以将用于进行漏电流大小判定的判定电平Vstd设定为图9所示的值。比较图9和图3、6可知，在图3、6中判定电平Vstd被设定为接地电位附近，相对于此，在图9中判定电平Vstd被设定为明显比图3、6的电平高的电平。如图8所示，通过偏压电位824将该判定电平Vstd提供给比较器822。比较器822比较该判定电平Vstd和节点210的电位(VLK_1或VLK_2)。如此根据本实施方式，比较器822在适当的偏压条件下工作，从而可以判定漏电流的大小。
在完成漏电流的判定操作后，在图9所示的时刻t4将控制信号CNT1设为“L”，使晶体管200截止，通过晶体管816拉拔节点210的电位VLK。然后，在时刻t5将控制信号CNT2设为“L”，使晶体管202截止之后，在时刻t6将开关818切换到电源节点侧s2，结束漏电流的判定操作过程。
(实施方式4)
实施方式4通过用存储单元的存储数据读出用读出放大器进行位线泄漏判定，实现抑制了电路规模增加的位线泄漏判定单元。
图11示出了实施方式4的存储器1100的主要电路结构例，数据存储部102与图8所示的相同。
位线泄漏判定电路包括电路块1102和1104。电路块1102将选中的源极位线的漏电流Ileak转换为电压。电路块1104供给偏压电位，该偏压电位用于通过存储数据读出用读出放大器810判定由电路块1102转换的电压。
电路块1102与图8所示的漏电流判定电路830中除去比较器822和偏压电位824之后的电路相同。图12示出了电路块1102的操作时序。如果对控制信号CNT1和CNT2、开关818的控制为与图9相同的控制，则电容端电位VLK(电容506的一端所连接的节点210的电位)成为与图9同样的值。
如前所述，图12的时刻t3-t4间的电容端电位VLK(即，读出放大器810的输入电位VBL)，如图10所示取决于电容比C1/C2，可以设定为适于读出放大器810的工作偏压的值，其中读出放大器810是为了读出而设计的。
为了判定位线漏电流的大小，在开始位线泄漏判定操作的时刻t1或t1之前，将开关1106从读出参考s3侧切换到偏压电位1108侧s4，选择漏电流判定用的偏压电位1108(判定电平Vstd)作为提供给读出放大器810的参考节点的电位VREF。
然后在时刻t4，通过用读出放大器810比较电容端电位VLK(VLK_1或VLK_2)和偏压电位1108(判定电平Vstd)来进行判定，并输出其判定结果Sout。
在结束泄漏判定操作的时点(t6)，将开关1106切换到读出参考侧s3，为后续的读出操作做准备。
根据实施方式4，可以使用存储单元的存储数据读出用读出放大器810进行位线漏电流的判定，所以不需要配备专用的判定电路，从而能够抑制电路规模的增大，且能够同时判定与同时读出位数相同数目的位线漏电流，从而能够缩短判定时间。
(实施方式5)
图13示出了能用更高精度的判定电流进行位线泄漏判定的半导体存储器1300的主要电路结构例。图13所示的半导体存储器1300的数据存储部102与图8所示的相同。图13所示的位线泄漏判定电路1302与图8的判定电路830不同的点在于：由通过外部端子1306连接的基准电流源1308和电流镜1304生成判定电流Istd。
判定的位线漏电流是微安(μA)以下的值，为了在芯片上高精度地产生判定电流Istd，需要采用电流值调整(trimming)装置等复杂的电路结构，且为了确认所产生的电流值也需要复杂的装置。
图13中，使用芯片外部的电流源1308(例如测试装置的电流源等)将作为判定电流Istd的基础的电流(n×Istd)施加于外部端子1306。为了抑制噪声等影响，施加的电流并不是微电流的判定电流Istd，而是判定电流Istd的n倍的值(n×Istd)。
电流镜1304是用于从判定电流的n倍的施加电流(n×Istd)生成Istd的电路，图14示出了具体电路例。
通过外部端子1306施加的电流(n×Istd)，供给于n个并联连接的晶体管1400，电流(n×Istd)的1/n倍的电流Istd流过以电流镜连接方式与晶体管1400连接的1个晶体管1402。将流过该晶体管1402的电流Istd作为判定电流用于位线泄漏判定电路1302中的判定操作，从而流过电流判定操作时的晶体管202的电流与图8的晶体管202的电流相同。可知，泄漏判定操作以与图9所示操作相同的时序操作来实现。
根据实施方式5，能以简单的电路结构高精度地产生用于泄漏判定电路1302的判定电流Istd，能以低成本实现高精度的位线泄漏判定。
(实施方式6)
以上描述的实施方式涉及在采用源极读出方式的虚地阵列结构存储器中，使用与读出相同路径来实现的位线泄漏判定手段。如以上说明，在虚地阵列结构中，在源极侧和漏极侧进行位线选择，即使是源极读出方式也能够在漏极侧判定选中位线的电流。以下，对使用漏极位线进行位线漏电流判定的实施方式进行描述。
图15示出了在采用源极读出方式的虚地阵列结构存储器中，在漏极侧进行位线泄漏判定的半导体存储器1500的主要电路结构例。图15的数据存储部1502与图8所示的数据存储部102不同的点在于：与泄漏判定电路1504连接的节点不是选择源极位线的列选择栅极(S)802的输出，而是读出操作时向存储单元的漏极提供1.3V左右的读出电压的偏压用晶体管808的漏极。其他电路结构要素与图8所示的数据存储部102相同，存储单元的存储数据读出也进行相同的操作。
与泄漏判定电路1504相连的晶体管808的漏极，通过开关1508与电源电位连接，晶体管808的漏极和开关1508的共同连接节点与电容1510的一端连接的同时，与比较器1514的一个输入连接。
比较器1514的另一个输入与电容1512、开关1518以及晶体管1520的漏极的共同连接节点相连。开关1518的另一端与电源电位连接，晶体管1520的源极与图13所示的电流镜1304连接，该电流镜1304通过外部端子1306与图13所示的基准电流源1308连接。
与图13中的说明同样的，位线泄漏判定操作时，电流源1308向电流镜1304提供判定电流Istd的n倍的电流(n×Istd)，电流镜1304接收该电流进行从晶体管1520引入判定电流Istd的操作。
在位线泄漏判定操作以外的时候(例如存储单元的存储数据读出操作时等)，开关1508和开关1518处于导通状态，电容1510和电容1512充电至电源电位。
在位线泄漏判定操作时，通过控制电路104的控制，向所有的字线WL0、WL1提供表示未选中的接地电位，列选择栅极(S)802和列选择栅极(D)804分别选择用于判定泄漏的漏极位线和源极位线，并选择作为判定对象的列单位的存储单元群。
图16示出了位线泄漏判定操作时的时序波形。在时刻t1，激活提供给晶体管808和晶体管1520的信号VBLR、提供给晶体管806的信号SEN。这样，晶体管806成为导通状态，使选中的源极位线BL0或BL1成为接地电位的同时，晶体管808向选中的漏极位线BL1提供1.3V左右的读出电压。
此时，由于开关1508和开关1518处于导通状态，所以通过选中的漏极位线和选中的源极位线，列单位存储单元群的漏电流从电源电位流入接地电位。而且，通过开关1518和晶体管1520，判定电流Istd从电源电位流入电流镜1304。
在时刻t2，如果提供断开开关1508和开关1518的信号，则前述的存储单元漏电流由存储于电容1510的电荷供给。同样地，流过晶体管1520的判定电流Istd由存储于电容1512的电荷供给。
因此在时刻t2以后，电容1510的一端所连接的节点的电位VLK和电容1512的一端所连接的节点的电位Vstd缓慢地下降。因判定电流Istd而电位Vstd下降，相应的，如图16所示，当选中的位线的漏电流大(Ileak＞Istd)时，电位VLK成为VLK_1，当位线的漏电流小(Ileak＜Istd)时，电位VLK成为VLK_2。
由比较器1514比较电位Vstd和VLK，在Vstd和(VLK_1或VLK_2)的电位差变为适当的值的时刻t3，比较器1514的输出Cout作为位线泄漏判定结果而使用。
实施方式6中，若电位VLK为对存储单元的漏极所施加的电位(这里是1.3V左右)以上，则不会给存储单元阵列801的操作带来影响，所以能够在1.3V到电源电压的范围内，将比较器1514的工作偏压条件设定为适当的值，可以充分确保电路操作裕度，实现稳定的操作。
在虚地阵列结构的存储单元存储数据读出操作中，由于受到与选中存储单元相邻的未选中状态的相邻位线的影响，所以需要进行抑制该未选中相邻位线的影响的操作，并对选中的源极位线的相邻未选中源极位线实施必要的处理。
另一方面，在位线泄漏判定操作中，未选中源极位线被断开，即使漏电流流入未选中源极位线，未选中源极位线的电位也会上升。由于如前所述源极电位的上升具有抑制漏电流的效果，所以即使用流过漏极位线的电流判定源极读出方式的虚地阵列结构的位线泄漏，也不会成为使判定精度恶化的主要原因。
而且，能够通过直接比较将判定电流Istd和位线漏电流Ileak转换为电压的值Vstd和VLK来进行泄漏判定，所以能够实现高精度的判定。
(实施方式7)
图17是以更简单的电路结构实现采用源极读出方式的虚地阵列结构的存储器中的漏极侧的位线漏电流判定的存储器主要部分的概略结构例。
图17所示的存储器1700的数据存储部1702与图15的数据存储部1502不同的点在于：晶体管808的漏极与3个端子结构的开关1704连接。按照开关1704的控制，晶体管808的漏极在位线泄漏判定操作时与s2侧的位线泄漏判定电路1706连接，在位线泄漏判定操作以外的时候(例如读出操作时等)与s1侧的电源线连接。
位线泄漏判定电路1706包括：与偏压电位1712串联连接的电容1710、通过开关1708向电容1710提供电荷的电流镜1718、比较偏压电位1712和节点1707的电位的比较器1714。
图18示出了电流镜1718的具体电路例。与图14所示的电流镜1304的电路例不同的点在于，构成电流镜的晶体管不是使用n沟道晶体管1400和1402，而是使用p沟道晶体管1800和1802。
n个并联连接的晶体管1800，与通过外部端子1306引入基准电流Istd的n倍的电流(n×Istd)的电流源1719连接。1/n倍的电流值Istd流过以电流镜连接方式与晶体管1800连接的1个晶体管1802，将该电流值作为泄漏判定电流而使用。
图19示出了图17所示的存储器1700中的位线泄漏判定的操作时序。在位线泄漏判定操作时，通过控制电路104的控制，给所有的字线WL0、WL1提供表示未选中的接地电位，列选择栅极(S)802和列选择栅极(D)804分别选择用于判定泄漏的漏极位线和源极位线，并选择作为判定对象的列单位的存储单元群。
在图19的时刻t1，开关1708与s4侧的电流镜1718连接。据此，电荷从电流镜1718充电到电容1710，电容1710的一端(开关1708侧)的电位Vstd从偏压电位VB上升。此时，开关1704与s1侧的电源线连接，选中存储单元群的漏电流Ileak由电源线通过开关1704供给。
在来自于电流镜1718的电荷充电到电容1710之间的时刻t2，开关1704的连接从s1侧切换到s2侧，但在该状态下，对选中存储单元群的漏电流没有供给源。
在时刻t3，开关1708的连接从s4侧(电流镜1718)切换到s3侧(节点1707)。在该状态下，选中存储单元的漏电流由充电于电容1710的电荷供给，从而电容端电位Vstd下降。
从时刻t3经过与从时刻t1到t3的充电期间(由来自电流镜1304的供给电流Istd而电容1710被充电的期间)相同时间后的时刻t4，如图19所示，电容端电位Vstd在选中存储单元群的漏电流Ileak与判定电流Istd相等时、漏电流Ileak大于判定电流Istd时、漏电流Ileak小于判定电流Istd时的情况下分别为VLK_0、VLK_1、VLK_2。
在时刻t4，通过由比较器1714比较偏压电位VB(＝时刻t1之前的电容端电位Vstd)和电容端电位Vstd(VLK_0、VLK_1或VLK_2)，从而可以判定选择存储器单元群的漏电流Ileak和判定电流Istd的大小关系。
根据实施方式7，与实施方式6同样的，能够以简单的电路结构将比较器的工作偏压条件设定为合适的值，可以充分确保电路操作裕度，实现稳定的操作，而且可以通过直接比较将判定电流Istd和位线漏电流Ileak转换为电压的值Vstd和VLK来进行泄漏判定，所以能够实现高精度的判定。
本发明应用于微细化的半导体设备(例如：具有闪存、EEPROM、强电介质存储器等非易失性存储器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等易失性存储器等存储单元阵列的半导体设备)的位线微电流判定，非常有用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (52)

1.一种半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，该半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
电压转换单元，将所述差电流转换为电压；
判定单元，用所述电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
2.根据权利要求1所述的半导体存储器，其特征在于，所述位线选择单元包括：
第1位线选择单元，选择存储单元的漏极所连接的位线；
第2位线选择单元，选择存储单元的源极所连接的位线。
3.根据权利要求2所述的半导体存储器，其特征在于，所述读出放大器与所述第2位线选择单元的输出连接。
4.根据权利要求1所述的半导体存储器，其特征在于，所述电压转换单元包括差电流流入的电阻单元。
5.根据权利要求1所述的半导体存储器，其特征在于，所述电压转换单元包括对差电流进行积分的单元。
6.根据权利要求5所述的半导体存储器，其特征在于，所述积分单元包括差电流流入的电容。
7.根据权利要求1所述的半导体存储器，其特征在于，所述电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
8.根据权利要求7所述的半导体存储器，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
9.根据权利要求1所述的半导体存储器，其特征在于，所述判定单元包括比较器，比较所述电压转换单元的输出电压和判定电压。
10.根据权利要求1所述的半导体存储器，其特征在于，所述位线电流是所述多条字线全部为未选中状态时流过位线的漏电流。
11.一种半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，该半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
第1电压转换单元，将所述差电流转换为电压；
第2电压转换单元，转换所述第1电压转换单元的输出；
判定单元，用所述第2电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
12.根据权利要求11所述的半导体存储器，其特征在于，所述判定单元包括比较器，比较所述电压转换单元的输出电压和判定电压。
13.根据权利要求11所述的半导体存储器，其特征在于，所述位线选择单元包括：
第1位线选择单元，选择存储单元的漏极所连接的位线；
第2位线选择单元，选择存储单元的源极所连接的位线。
14.根据权利要求13所述的半导体存储器，其特征在于，所述读出放大器与所述第2位线选择单元的输出连接。
15.根据权利要求11所述的半导体存储器，其特征在于，
所述第1电压转换单元包括通过第1电容对差电流进行积分的单元；
所述第2电压转换单元包括重新分配第2电容储存的电荷和所述第1电容的电荷的单元。
16.根据权利要求11所述的半导体存储器，其特征在于，所述电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
17.根据权利要求16所述的半导体存储器，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
18.根据权利要求11所述的半导体存储器，其特征在于，所述位线电流是所述多条字线全部为未选中状态时流过位线的漏电流。
19.一种半导体存储器，包括：多条字线、多条位线、配置于所述多条字线和所述多条位线的交点的多个存储单元、用于读出所述存储单元的存储内容的读出放大器；其特征在于，该半导体存储器包括：
位线选择单元，从所述多条位线中选择任意的位线；
开关单元，控制所述位线选择单元所选择的选择位线电流的导通或非导通；
电流产生单元，产生判定电流；
当所述选择位线电流的值大于所述判定电流的值时，提取所述选择位线电流和所述判定电流的差电流的单元；
第1电压转换单元，将所述差电流转换为电压；
第2电压转换单元，转换所述第1电压转换单元的输出；
切换单元，切换所述读出放大器的比较电压；
判定单元，用所述第2电压转换单元的输出电压判定所述判定电流和所述选择位线电流的大小关系。
20.根据权利要求19所述的半导体存储器，其特征在于，所述位线选择单元包括：
第1位线选择单元，选择存储单元的漏极所连接的位线；
第2位线选择单元，选择存储单元的源极所连接的位线。
21.根据权利要求20所述的半导体存储器，其特征在于，所述读出放大器与所述第2位线选择单元的输出连接。
22.根据权利要求19所述的半导体存储器，其特征在于，
所述第1电压转换单元包括通过第1电容对差电流进行积分的单元；
所述第2电压转换单元包括重新分配第2电容储存的电荷和所述第1电容的电荷的单元。
23.根据权利要求19所述的半导体存储器，其特征在于，所述电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
24.根据权利要求23所述的半导体存储器，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
25.根据权利要求19所述的半导体存储器，其特征在于，所述切换单元包括：
偏压施加单元；
将来自于所述偏压施加单元的偏压或读出参考选择性地作为所述读出放大器的比较电压而提供的单元。
26.根据权利要求19所述的半导体存储器，其特征在于，所述位线电流是所述多条字线全部为未选中状态时流过位线的漏电流。
27.一种判定半导体存储器的位线电流的方法，其特征在于，所述半导体存储器包括：
多条字线；
多条位线；
虚地阵列结构的存储单元阵列，具有配置于所述多条字线和所述多条位线的交点的多个存储单元；
第1位线选择单元，选择所述存储单元的漏极所连接的位线；
第2位线选择单元，选择所述存储单元的源极所连接的位线；
读出放大器，用于读出与所述第2位线选择单元的输出连接的所述存储单元的存储内容；
所述方法包括：
第1位线选择步骤，通过所述第1位线选择单元，按照输入地址选择所述存储单元的漏极所连接的位线；
第2位线选择步骤，通过所述第2位线选择单元，按照所述输入地址选择所述存储单元的源极所连接的位线；
将所述第2位线选择步骤中所选择的位线接地的步骤；
判定流过所述第1位线选择步骤中所选择的位线的电流大小的步骤。
28.根据权利要求27所述的方法，其特征在于，所述判定位线电流大小的步骤包括：
对第1电容和第2电容充电的步骤；
在由所述第1电容储存的电荷供给位线电流的时候，由所述第2电容储存的电荷供给判定电流的步骤；
比较所述第1电容端电位和所述第2电容端电位的步骤。
29.根据权利要求27所述的方法，其特征在于，所述判定位线电流大小的步骤包括：
通过判定电流对第3电容充电的步骤；
从所述第3电容供给位线电流的步骤；
判定所述第3电容端的电位的步骤。
30.根据权利要求27所述的方法，其特征在于，所述位线电流是所述多条字线全部为未选中状态时流过位线的漏电流。
31.一种半导体存储器，包括：多条字线、多条位线、具有配置于所述多条字线和所述多条位线的交点的多个存储单元的虚地阵列结构的存储单元阵列；其特征在于，该半导体存储器包括：
第1位线选择单元，按照输入地址选择所述存储单元的漏极所连接的位线；
第2位线选择单元，按照输入地址选择所述存储单元的源极所连接的位线；
读出放大器，用于读出与所述第2位线选择单元的输出连接的所述存储单元的存储内容；
将所述第2位线选择单元所选择的位线接地的单元；
判定流过所述第1位线选择单元所选择的位线的电流大小的单元。
32.根据权利要求31所述的半导体存储器，其特征在于，所述判定位线电流大小的单元包括：
第1开关，切换所述第1位线选择单元所选择的位线和电源电位的电流通路的导通或非导通；
与所述第1开关连接的第1电容；
判定电流产生单元；
第2开关，切换所述判定电流产生单元和电源电位的电流通路的导通或非导通；
与所述第2开关连接的第2电容；
比较单元，比较所述第1电容端电位和所述第2电容端电位。
33.根据权利要求32所述的半导体存储器，其特征在于，所述判定电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
34.根据权利要求33所述的半导体存储器，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
35.根据权利要求34所述的半导体存储器，其特征在于，所述将电流系数倍增的单元包括电流镜。
36.根据权利要求31所述的半导体存储器，其特征在于，所述判定位线电流大小的单元包括：
判定电流产生单元；
通过第3开关与所述判定电流产生单元连接的第3电容；
第4开关，将所述第1位线选择单元所选择的位线的电流供给源切换为电源电位或者为所述第3电容储存的电荷；
比较单元，比较所述第3电容端的电位。
37.根据权利要求36所述的半导体存储器，其特征在于，所述判定电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
38.根据权利要求37所述的半导体存储器，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
39.根据权利要求38所述的半导体存储器，其特征在于，所述将电流系数倍增的单元包括电流镜。
40.根据权利要求31所述的方法，其特征在于，所述位线电流是所述多条字线全部为未选中状态时流过位线的漏电流。
41.一种半导体微电流的判定方法，比较判定电流和被测电流的大小关系，其特征在于，该方法包括：
步骤(a)，控制被测电流的导通或非导通；
步骤(b)，产生判定电流；
步骤(c)，所述被测电流的值大于所述判定电流的值时，提取所述被测电流和判定电流的差电流；
步骤(d)，检测所述差电流，判定所述被测电流的值和所述判定电流的值的大小关系。
42.根据权利要求41所述的方法，其特征在于，所述步骤(d)包括：
步骤(d1)，将所述差电流转换为电压；
步骤(d2)，将所述步骤(d1)中转换的电压与判定电压进行比较。
43.一种半导体微电流判定装置，比较判定电流和被测电流的大小关系，其特征在于，该装置包括：
开关单元，控制所述被测电流的导通或非导通；
电流产生单元，产生判定电流；
所述被测电流的值大于所述判定电流的值时，提取所述被测电流和判定电流的差电流的单元；
电压转换单元，将所述差电流转换为电压；
判定单元，用所述电压转换单元的输出电压判定所述判定电流和所述被测电流的大小关系。
44.根据权利要求43所述的半导体微电流判定装置，其特征在于，所述电压转换单元包括差电流流入的电阻单元。
45.根据权利要求43所述的半导体微电流判定装置，其特征在于，所述电压转换单元包括对差电流进行积分的单元。
46.根据权利要求45所述的半导体微电流判定装置，其特征在于，所述积分单元包括差电流流入的电容。
47.根据权利要求43所述的半导体微电流判定装置，其特征在于，所述电流产生单元包括基于施加在外部端子上的电流产生判定电流的单元(a)。
48.根据权利要求47所述的半导体微电流判定装置，其特征在于，所述单元(a)包括将施加在外部端子上的电流系数倍增的单元。
49.一种半导体微电流判定装置，比较判定电流和被测电流的大小关系，其特征在于，该装置包括：
第1开关单元，控制第1电流流过的第1节点和第2电流流过的第2节点的导通或断开；
电压转换单元，连接于所述第2节点和所述第1开关单元的连接点；
与所述电压转换单元连接的比较器。
50.根据权利要求49所述的半导体微电流判定装置，其特征在于，所述电压转换单元包括差电流流入的电阻单元。
51.根据权利要求49所述的半导体微电流判定装置，其特征在于，所述电压转换单元包括对差电流进行积分的单元。
52.根据权利要求51所述的半导体微电流的判定装置，其特征在于，所述积分单元包括差电流流入的电容。
CNA2007101820489A 2007-01-16 2007-10-24 具有判定半导体微电流功能的半导体存储器 Pending CN101226778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007007239A JP2008176830A (ja) 2007-01-16 2007-01-16 半導体微少電流判定方法および手段、半導体メモリ
JP2007007239 2007-01-16

Publications (1)

Publication Number Publication Date
CN101226778A true CN101226778A (zh) 2008-07-23

Family

ID=39617645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101820489A Pending CN101226778A (zh) 2007-01-16 2007-10-24 具有判定半导体微电流功能的半导体存储器

Country Status (3)

Country Link
US (1) US7636263B2 (zh)
JP (1) JP2008176830A (zh)
CN (1) CN101226778A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044286A (zh) * 2009-10-09 2011-05-04 旺宏电子股份有限公司 源极端感测的渗入电流系统
CN102142283A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 非易失性存储器的测试方法
CN102354534A (zh) * 2011-07-06 2012-02-15 钰创科技股份有限公司 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN102426858A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种检测存储单元漏电流的方法及系统
CN101800082B (zh) * 2009-02-11 2012-12-05 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和电流电压转换电路
CN103117094A (zh) * 2013-01-28 2013-05-22 上海宏力半导体制造有限公司 闪存的测试方法
CN104575614A (zh) * 2015-02-10 2015-04-29 武汉新芯集成电路制造有限公司 一种存储单元失效筛选的方法
CN111435154A (zh) * 2018-12-25 2020-07-21 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480183B2 (en) * 2006-07-05 2009-01-20 Panasonic Corporation Semiconductor memory device, and read method and read circuit for the same
JP4937219B2 (ja) 2008-09-17 2012-05-23 株式会社東芝 不揮発性半導体記憶装置
KR101003866B1 (ko) * 2009-05-29 2010-12-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 비트라인 누설 전류 테스트 방법
JP5426250B2 (ja) * 2009-06-26 2014-02-26 三星電子株式会社 不揮発性半導体メモリの放電回路
KR101332072B1 (ko) 2011-11-17 2014-01-22 서울시립대학교 산학협력단 전원장치에 사용되는 ic 회로
JP2013254545A (ja) * 2012-06-08 2013-12-19 Sharp Corp 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法
KR20170099410A (ko) * 2013-03-15 2017-08-31 실리콘 스토리지 테크놀로지 인크 고속 및 저전력 감지 증폭기
US9552864B1 (en) * 2016-03-11 2017-01-24 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US10255987B1 (en) * 2017-10-11 2019-04-09 Globalfoundries Inc. Margin test for one-time programmable memory (OTPM) array with common mode current source
US11514968B2 (en) 2020-03-26 2022-11-29 Micron Technology, Inc. Charge leakage detection for memory system reliability
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
CN114758713B (zh) * 2022-06-14 2022-10-14 之江实验室 一种加速铁电存储器耐久性测试的电路和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06251593A (ja) 1993-02-24 1994-09-09 Matsushita Electron Corp フラッシュメモリの消去あるいは書き込み制御方法
US6011416A (en) 1997-02-19 2000-01-04 Harness System Technologies Research Ltd. Switch circuit having excess-current detection function
US6201747B1 (en) 1999-09-30 2001-03-13 Advanced Micro Devices, Inc. Method and apparatus for measuring subthreshold current in a memory array
JP2002184190A (ja) * 2000-12-11 2002-06-28 Toshiba Corp 不揮発性半導体記憶装置
US6370061B1 (en) 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
US6891768B2 (en) * 2002-11-13 2005-05-10 Hewlett-Packard Development Company, L.P. Power-saving reading of magnetic memory devices
JP2005302809A (ja) 2004-04-07 2005-10-27 Toshiba Corp 半導体装置
US7405988B2 (en) * 2005-09-26 2008-07-29 Silicon Storage Technology, Inc. Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
US7477559B2 (en) * 2005-11-01 2009-01-13 Stmicroelectronics S.R.L. Sense amplifier for low-voltage applications

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800082B (zh) * 2009-02-11 2012-12-05 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和电流电压转换电路
CN102044286A (zh) * 2009-10-09 2011-05-04 旺宏电子股份有限公司 源极端感测的渗入电流系统
CN102044286B (zh) * 2009-10-09 2014-09-17 旺宏电子股份有限公司 源极端感测的渗入电流系统
CN102142283A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 非易失性存储器的测试方法
CN102142283B (zh) * 2010-01-28 2013-03-13 中芯国际集成电路制造(上海)有限公司 非易失性存储器的测试方法
CN102354534B (zh) * 2011-07-06 2014-02-26 钰创科技股份有限公司 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN102354534A (zh) * 2011-07-06 2012-02-15 钰创科技股份有限公司 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN102426858A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种检测存储单元漏电流的方法及系统
CN102426858B (zh) * 2011-11-30 2014-07-23 中国科学院微电子研究所 一种检测存储单元漏电流的方法及系统
CN103117094A (zh) * 2013-01-28 2013-05-22 上海宏力半导体制造有限公司 闪存的测试方法
CN104575614A (zh) * 2015-02-10 2015-04-29 武汉新芯集成电路制造有限公司 一种存储单元失效筛选的方法
CN111435154A (zh) * 2018-12-25 2020-07-21 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN111435154B (zh) * 2018-12-25 2022-08-09 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法

Also Published As

Publication number Publication date
JP2008176830A (ja) 2008-07-31
US7636263B2 (en) 2009-12-22
US20080170445A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
CN101226778A (zh) 具有判定半导体微电流功能的半导体存储器
KR100226597B1 (ko) 셀임계치분포 검지회로 및 셀임계치 분포 검지방법
US6510082B1 (en) Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
US7831872B2 (en) Test circuit and method for multilevel cell flash memory
CN109949837B (zh) 存储装置的漏电流补偿读取方法
US6529412B1 (en) Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US6525964B2 (en) Semiconductor memory device
KR100950569B1 (ko) 정확한 메모리 읽기 동작을 위한 회로
US7158431B2 (en) Single transistor sensing and double transistor sensing for flash memory
US8325536B2 (en) Current sink system for source-side sensing
US7782679B2 (en) Memory device and reading method
US8213234B2 (en) Current sink system for source-side sensing
KR0139101B1 (ko) 단일 트랜지스터 메모리 셀과 함께 사용하는 고속차동 센스 증폭기
CN101174467B (zh) 自参考读出放大器电路和读出方法
WO2001099114A1 (en) Reference cell for high speed sensing in non-volatile memories
KR100589925B1 (ko) 비휘발성 반도체 기억 장치
US5757709A (en) Semiconductor memory device
CN104051008A (zh) 存储器装置及降低读取操作下位线上耦合噪声的方法
JP4237337B2 (ja) 不揮発性メモリセルを読み出すための装置および方法
US6483744B2 (en) Multi-state non-volatile semiconductor memory device
US7307885B2 (en) Multi-value nonvolatile semiconductor memory device equipped with reference cell and load balancing circuit
JP2005149625A (ja) 半導体メモリ
US7710780B2 (en) Semiconductor non-volatile memory
JP2006216196A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080723