TWI712040B - 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法 - Google Patents

具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法 Download PDF

Info

Publication number
TWI712040B
TWI712040B TW109115665A TW109115665A TWI712040B TW I712040 B TWI712040 B TW I712040B TW 109115665 A TW109115665 A TW 109115665A TW 109115665 A TW109115665 A TW 109115665A TW I712040 B TWI712040 B TW I712040B
Authority
TW
Taiwan
Prior art keywords
memory cell
terminal
current
source
switching transistor
Prior art date
Application number
TW109115665A
Other languages
English (en)
Other versions
TW202143235A (zh
Inventor
張家福
古惟銘
廖弘毅
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Priority to TW109115665A priority Critical patent/TWI712040B/zh
Priority to CN202010721841.7A priority patent/CN113658629A/zh
Priority to US16/989,929 priority patent/US11264092B2/en
Priority to EP20196223.0A priority patent/EP3910636B1/en
Application granted granted Critical
Publication of TWI712040B publication Critical patent/TWI712040B/zh
Publication of TW202143235A publication Critical patent/TW202143235A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一種非揮發性記憶體包括一記憶胞陣列、一電流供應電路、一路徑選擇電路與一判斷電路。記憶胞陣列包括m×n個多階型記憶胞，連接至m條字元線以及n條位元線。電流供應電路根據電流控制數值，可提供多個參考電流其中之一。路徑選擇電路連接至該電流供應電路以及該n條位元線。判斷電路連接至該路徑選擇電路，並產生n個輸出資料。路徑選擇電路中的一第一路徑選擇器連接至該電流供應電路與一第一位元線。判斷電路中的一第一判斷元件連接至該第一路徑選擇器並產生一第一輸出資料。

Description

具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制 方法
本發明是有關於一種非揮發性記憶體與其相關控制方法，且特別是有關於一種具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法。
眾所周知，非揮發性記憶體在電源停止供應後仍可持續地記錄資料，因此非揮發性記憶體已經廣泛地運用在各式電子裝置中。一般來說，非揮發性記憶體可分為一次編程非揮發性記憶體(one-ime programmable non-volatile memory，簡稱OTP非揮發性記憶體)與多次編程非揮發性記憶體(multi-time programmable non-volatile memory，簡稱MTP非揮發性記憶體)。再者，OTP非揮發性記憶體的記憶胞即為OTP記憶胞，MTP非揮發性記憶體的記憶胞即為MTP記憶胞。
另外，根據儲存的資料量，記憶胞可區分為單階型記憶胞(single level cell)以及多階型記憶胞(multiple level cell)。基本上，一個單階型記憶胞可儲存1位元(bit)的資料，亦即此資料可為第一儲存狀態或者第二儲存狀態。再者，一個多階型記憶胞可儲存2位元(bit)以上的資料。
以儲存2位元的多階型記憶胞為例，每個記憶胞的資料可為第一儲存狀態、第二儲存狀態、第三儲存狀態或第四儲存狀態。儲存3位元的多階型記憶胞會有八種(23)儲存狀態，儲存4位元的多階型記憶胞會有十六種(24)儲存狀態。以下介紹幾種非揮發性記憶胞(memory cell)。
請參照第1A圖，其所繪示為OTP記憶胞示意圖。OTP記憶胞c1包括一浮動閘電晶體F與一開關電晶體M。OTP記憶胞c1的第一端連接至源極線(source line，SL)，OTP記憶胞c1的第二端連接至位元線(bit line，BL)，OTP記憶胞c1的控制端連接至字元線(word line，WL)。其中，OTP記憶胞c1為多階型記憶胞。
如第1A圖所示，開關閘電晶體M的第一源/汲極端(source/drain terminal)連接至源極線SL，開關閘電晶體M的閘極端連接至字元線WL。浮動閘電晶體F的第一源/汲極端連接至開關電晶體M的第二源/汲極端，浮動閘電晶體F的第二源/汲極端連接位元線BL。
於寫入動作(write action)時，提供適當的偏壓至OTP記憶胞c1，可以編程(program)OTP記憶胞c1，並控制注入浮動閘極的熱載子(hot carrier)數量，使的OTP記憶胞c1可以呈現不同的儲存狀態。其中，熱載子為電子。
舉例來說，於寫入動作時，提供編程電壓(program voltage)至源極線SL、開啟電壓(on voltage)至字元線WL、接地電壓至位元線BL。因此，熱載子經由浮動閘電晶體F的通道區域(channel region)注入浮動閘極。再者，於寫入動作時，調整偏壓的時間即可控制注入浮動閘極的熱載子數量，使得OTP記憶胞c1呈現各種儲存狀態。當記憶胞c1接受偏壓的時間越長，注入浮動閘極的熱載子數量越多。當記憶胞c1接受偏壓的時間越短，注入浮動閘極的熱載子數量越少。
舉例來說，根據浮動閘極所注入熱載子的數目由少至多，記憶胞c1可為第一儲存狀態至第X儲存狀態，且X大於等於4。當多階型記憶胞c1可儲存二位元的資料時，則X=4，亦即記憶胞c1為第一儲存狀態至第四儲存狀態其中之一。同理，多階型記憶胞c1可儲存三位元資料時，X=8，亦即記憶胞c1可為第一儲存狀態至第八儲存狀態其中之一。多階型記憶胞c1可儲存四位元資料時，X=16，亦即記憶胞c1可為第一儲存狀態至第十六儲存狀態其中之一。
除此了上述控制記憶胞c1接受偏壓的時間之外，控制編程電壓也可以使得OTP記憶胞c1呈現不同的儲存狀態。一般來說，編程電壓越高，注入浮動閘極的熱載子數量越多。編程電壓越低，注入浮動閘極的熱載子數量越少。
另外，於讀取動作(read action)時，提供適當的偏壓至OTP記憶胞c1，使得OTP記憶胞c1產生記憶胞電流(cell current)，而根據記憶胞電流的大小即可判斷OTP記憶胞c1的各種儲存狀態。
於讀取動作時，提供讀取電壓(read voltage)至源極線SL、開啟電壓至字元線WL、接地電壓至位元線BL，因此不同儲存狀態的OTP記憶胞c1即產生不同大小的記憶胞電流。
舉例來說，假設儲存二位元資料的多階型記憶胞，於讀取動作時，第一儲存狀態的記憶胞電流為0.1μA、第二儲存狀態的記憶胞電流為0.6μA、第二儲存狀態的記憶胞電流為1.1μA、第四儲存狀態的記憶胞電流為1.6μA。 同理，儲存三位元資料的多階型記憶胞，有八種儲存狀態，於讀取動作時可產生八種記憶胞電流。儲存四位元資料的多階型記憶胞，有十六種儲存狀態，於讀取動作時可產生十六種記憶胞電流。
由於編程電壓很高，為了防止開關電晶體M在寫入動作時受損，可以在OTP記憶胞中增加一跟隨電晶體(following transistor)。如照第1B圖所示，其為另一OTP記憶胞示意圖。OTP記憶胞c2包括一浮動閘電晶體F、一跟隨電晶體Mg與一開關電晶體M。其中，OTP記憶胞c2的第一端連接至源極線SL，OTP記憶胞c2的第二端連接至位元線BL，OTP記憶胞c2的第一控制端連接至字元線WL，OTP記憶胞c2的第二控制端連接至跟隨線(following line，FL)。
如第1B圖所示，開關電晶體M的第一源/汲極端連接至源極線SL，開關電晶體M的閘極端連接至字元線WL。跟隨電晶體Mg的第一源/汲極端連接至開關電晶體M的第二源/汲極端，跟隨電晶體Mg的閘極端連接至跟隨線FL。浮動閘電晶體F的第一源/汲極端連接至跟隨電晶體Mg的第二源/汲極端，浮動閘電晶體F的第二源/汲極端連接位元線BL。相同地，OTP記憶胞c2為多階型記憶胞。
基本上，開關電晶體M與跟隨電晶體Mg有相同的運作關係，當開關電晶體M開啟時，跟隨電晶體Mg也會開啟；當開關電晶體M關閉時，跟隨電晶體Mg也會關閉。另外，OTP記憶胞c1與c2的寫入動作與讀取動作的偏壓與運作原理類似，此處不再贅述。
請參照第1C圖，其所繪示為MTP記憶胞示意圖。其中，MTP記憶胞c3為多階型記憶胞。相較於第1A圖之OTP記憶胞c1，MTP記憶胞c3更包括一抹除電容(erase capacitor)C，連接於浮動閘電晶體F的浮動閘極與抹除線(erase line，EL)之間。於寫入動作與讀取動作時，提供接地電壓至抹除線EL，且MTP記憶胞c3其他端點的偏壓類似於OTP記憶胞c1，其詳細運作情形不再贅述。
於抹除動作時，提供抹除電壓(erase voltage)至抹除線EL，使得熱載子經由抹除電容C移動至抹除線EL並退出(eject)浮動閘極。
請參照第1D圖，其所繪示為另一MTP記憶胞示意圖。其中，MTP記憶胞c4為多階型記憶胞。相較於第1B圖之OTP記憶胞c2，MTP記憶胞c4更包括一抹除電容C，連接於浮動閘電晶體F的浮動閘極與抹除線(erase line，EL)之間。 於寫入動作與讀取動作時，提供接地電壓至抹除線EL，且MTP記憶胞c4其他端點的偏壓類似於OTP記憶胞c2，其詳細運作情形不再贅述。
相同地，於抹除動作時，提供抹除電壓至抹除線EL，使得熱載子經由抹除電容C移動至抹除線EL並退出浮動閘極。
上述第1A圖至第1D圖的記憶胞皆以P型電晶體為例來作說明。實際上，利用N型電晶體也可以實現OTP記憶胞以及MTP記憶胞。
請參照第1E圖，其所繪示為另一MTP記憶胞示意圖。其中，MTP記憶胞c5為多階型記憶胞。MTP記憶胞c5包括一開關電晶體M以及一電阻器R。 其中，MTP記憶胞c5的第一端連接至源極線SL，MTP記憶胞c5的第二端連接至位元線BL，MTP記憶胞c5的控制端連接至字元線WL。
再者，開關電晶體M的第一源/汲極端連接至源極線SL，開關電晶體M的閘極端連接至字元線WL，開關電晶體M的第二源/汲極端連接至電阻器R的第一端，電阻器R的第二端連接至位元線BL。其中，電阻器R可由過渡金屬氧化物(Transition metal oxide,TMO)所組成。
基本上，控制電阻器R兩端所接收的電壓差(voltage difference)可以決定電阻器R的電阻值及其對應的儲存狀態。換言之，於寫入動作(write action) 時，提供適當的偏壓至MTP記憶胞c5，即可以控制MTP記憶胞c5呈現各種儲存狀態。
另外，利用上述記憶胞c1~c5可以組成記憶胞陣列(cell array)。以下以OTP記憶胞c1為例來進行說明，當然記憶胞陣列也可以由其他記憶胞所組成。
如第2圖所示，記憶胞陣列200包括m×n個記憶胞c11~cmn，每個記憶胞c11~cmn中包括一開關電晶體M1,1~Mm,n以及一浮動閘電晶體F1,1~Fm,n。再者，每個記憶胞c11~cmn的結構相同於第1A圖的OTP記憶胞c1，其詳細結構不再贅述。 另外，每個記憶胞c11~cmn的第一端皆連接至源極線SL，且m、n為正整數。
在記憶胞陣列200中，第一列n個記憶胞c11~c1n的控制端皆連接至字元線WL1，第一列n個記憶胞c11~c1n的第二端連接至對應的位元線BL1~BLn。第二列n個記憶胞c21~c2n的控制端皆連接至字元線WL2，第二列n個記憶胞c21~c2n的第二端連接至對應的位元線BL1~BLn。同理，其他列的記憶胞也有類似的連接關係，此處不再贅述。
基本上，於非揮發性記憶體的寫入動作或者讀取動作時，記憶胞陣列200中的m條字元線WL1~WLm僅有一條字元線會動作(activated)，其他字元線則不會動作。
舉例來說，於寫入動作時，字元線WL1動作，使得第一列為選定列(selected row)。此時，控制選定列中記憶胞c11~c1n接受偏壓的時間，即可控制記憶胞c11~c1n呈現各種儲存狀態。
本發明的目的在於提出一種具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法。非揮發性記憶體中的感測電路在讀取動作時，會依序提供不同的參考電流，用來判斷記憶胞的儲存狀態。當所有的參考電流皆提供之後，感測電路即可決定選定列上的所有記憶胞的儲存狀態。
本發明提出一種非揮發性記憶體，包括：一記憶胞陣列，包括m×n個多階型記憶胞，連接至m條字元線以及n條位元線，其中每一該多階型記憶胞可為X種儲存狀態其中之一，且X大於等於4；一電流供應電路，根據Mc提供X個參考電流其中之一，其中Mc為一電流控制數值；一路徑選擇電路，連接至該電流供應電路以及該n條位元線，其中該路徑選擇電路包括n個路徑選擇器，且一第一路徑選擇器連接至該電流供應電路與一第一位元線；一判斷電路，連接至該路徑選擇電路，並產生n個輸出資料，其中該判斷電路包括n個判斷元件，且一第一判斷元件連接至該第一路徑選擇器並產生一第一輸出資料；其中，於一讀取動作的一第Mc儲存狀態判斷相位時，該電流供應電路先提供一第Mc參考電流，經由該第一路徑選擇器傳遞至該第一判斷元件，並轉換為一第一參考電壓；之後，一第一多階型記憶胞產生一第一記憶胞電流，經由該第一位元線與該第一路徑選擇器傳遞至該第一判斷元件，並轉換為一第一感測電壓；以及，該判斷元件根據該第一參考電壓與該第一感測電壓的比較結果選擇性地將Mc作為該第一輸出資料。其中m、n、Mc與X為正整數，Mc大於等於1且Mc小於等於X。
本發明提出一種運用於上述非揮發性記憶體的讀取控制方法，包括下列步驟：於該記憶胞陣列中決定一選定中的n個記憶胞；設定Mc等於X；(a)該電流供應電路提供該第Mc參考電流；(b)n個判斷電路依序接收該第Mc參考電流，並產生對應的參考電壓；(c)n個判斷電路接收該選定列上該n個記憶胞產生 的n個記憶胞電流，並產生n個感測電壓；(d)每個判斷電路根據該感測電壓與該參考電壓的比較結果來選擇性地儲存Mc；判斷Mc是否等於1；當Mc不等於1時，將M減少1之後，回到步驟(a)；以及，當M等於1時，將n個判斷電路儲存的n個該電流控制數值作為該n個輸出資料，並決定該n個記憶胞的儲存狀態。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
200,300:記憶胞陣列
310:電流供應電路
312:多工器
313,314:電壓箝位電路
315,316,341,34n:運算放大器
320,320a,320b:路徑選擇電路
321~32n,321a~32na,321b~32nb:路徑選擇器
330:判斷電路
331~33n:判斷元件
350:感應電路
361~36n:栓鎖電路
第1A圖至第1E圖為各種記憶胞示意圖。
第2圖為記憶胞陣列示意圖。
第3圖為本發明的非揮發性記憶體。
第4A圖與第4B圖為電流供應電路、路徑選擇電路以及判斷電路的詳細結構及其相關信號示意圖。
5A圖至第5D圖為路徑選擇器以及判斷元件在第四儲存狀態判斷相位的運作示意圖。
第6A圖至第6C圖為運用於多階型記憶胞陣列的讀取控制方法及其範例。
第7A圖與第7B圖為電壓箝位電路與路徑選擇電路的其他實施例。
本發明為一種具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法。本發明的非揮發性記憶體中的感測電路在讀取動作時，會依序 提供不同的參考電流，用來判斷記憶胞的儲存狀態。當所有的參考電流皆提供之後，感測電路即可決定選定列上的所有記憶胞的儲存狀態。
以第1A圖所示之記憶胞c1為例，根據浮動閘極所注入熱載子的數目由少至多，記憶胞c1可為第一儲存狀態至第X儲存狀態，且X大於等於4。舉例來說，當多階型記憶胞c1可儲存二位元的資料時，則X=4，亦即記憶胞c1為第一儲存狀態至第四儲存狀態其中之一。同理，當多階型記憶胞c1可儲存三位元資料時，X=8，亦即記憶胞c1可為第一儲存狀態至第八儲存狀態其中之一。當多階型記憶胞c1可儲存四位元資料時，X=16，亦即記憶胞c1可為第一儲存狀態至第十六儲存狀態其中之一。
再者，假設儲存二位元資料的多階型記憶胞，第一儲存狀態的記憶胞電流為0.1μA、第二儲存狀態的記憶胞電流為0.6μA、第二儲存狀態的記憶胞電流為1.1μA、第四儲存狀態的記憶胞電流為1.6μA。如果記憶胞陣列由儲存二位元資料的多階型記憶胞所組成，則感測電路在讀取動作時，會依序提供1.6μA、1.1μA、0.6μA、0.1μA的參考電流，用來判斷選定列中所有記憶胞的儲存狀態。
以下係以儲存二位元資料的多階型記憶胞為例來作說明，當然本發明並不限定於此，在此領域的技術人員也可以將本發明應用於儲存更多位元的記憶胞。
請參照第3圖，其所繪示為本發明的非揮發性記憶體。非揮發性記憶體包括一記憶胞陣列300與一感測電路(sensing circuit)350。感測電路350包括一電流供應電路(current supplying circuit)310、一路徑選擇電路(path selecting circuit)320以及一判斷電路(judging circuit)330。其中，m×n的記憶胞陣列300之結構 相同於第2圖，此處不再贅述。再者，記憶胞陣列300中的記憶胞為多階型記憶胞，且記憶胞可以是OTP記憶胞，也可以是MTP記憶胞。
感測電路350中的電流供應電路(current supplying circuit)310包括多個電流源(current source)。電流供應電路310接收電流控制數值Mc，並輸出多個參考電流其中之一。舉例來說，運用於儲存二位元資料的多階型記憶胞時，電流供應電路310可根據電流控制數值Mc輸出4個參考電流其中之一。運用於儲存三位元資料的多階型記憶胞時，電流供應電路310可根據電流控制數值Mc輸出8個參考電流其中之一。運用於儲存四位元資料的多階型記憶胞時，電流供應電路310可根據電流控制數值Mc輸出16個參考電流其中之一。
感測電路350中的路徑選擇電路(path selecting circuit)320包括n個路徑選擇器(path selector)321~32n。再者，判斷電路330包括n個判斷元件(judging device)331~33n，可產生n個輸出資料Do1~Don。其中，每個路徑選擇器321~32n的結構相同，每個判斷元件331~33n的結構相同。
以路徑選擇器321以及判斷元件331為例來作說明，路徑選擇器321中包括一參考電流路徑與一記憶胞電流路徑。其中，參考電流路徑連接至電流供應電路310，記憶胞電流路徑連接至位元線BL1。再者，參考電流路徑受控於參考電流致能信號(reference current enable signal)ENsa1，記憶胞電流路徑受控於記憶胞電流致能信號(cell current enable signal)ENcell。亦即，當參考電流致能信號ENsa1動作時，路徑選擇器321的參考電流路徑連接於電流供應電路310與判斷元件331之間；當記憶胞電流致能信號ENcell動作時，路徑選擇器321的記憶胞電流路徑連接於位元線BL1與判斷元件331之間。
於讀取動作時，電流供應電路310根據電流控制數值Mc產生對應的參考電流。再者，判斷元件331會先接收電流供應電路310所提供的參考電流，並轉換為參考電壓(reference voltage)。之後，判斷元件331再接收位元線BL1上的記憶胞電流，並轉換為感測電壓(sensed voltage)。最後，判斷元件331根據參考電壓與感測電壓的比較結果來產生一栓鎖信號(latching signal)。當栓鎖信號動作時，判斷元件331內的栓鎖電路(latching circuit)被致能，並儲存電流控制數值Mc成為輸出資料Do1，而輸出資料Do1即代表記憶胞的儲存狀態。
請參照第4A圖與第4B圖，其所繪示為電流供應電路、路徑選擇電路以及判斷電路的詳細結構及其相關信號示意圖。在第4A圖中，記憶胞陣列300僅繪示一列記憶胞cj1~cjn，連接至字元線WLj，其餘不再繪示。
電流供應電路310包括四個電流源(current source)以及一多工器312。第一電流源產生第一參考電流Ir1、第二流源產生第二參考電流Ir2、第三電流源產生第三參考電流Ir3、第四電流源產生第四參考電流Ir4。多工器312的四個輸入端連接至四個電流源，多工器312的控制端接收電流控制數值Mc，並輸出四個參考電流Ir1~Ir4其中之一。
舉例來說，以儲存二位元資料的多階型記憶胞中，電流供應電路310可以產生四個(X=4)對應於不同儲存狀態的參考電流。當電流控制數值Mc為"1"時，電流供應電路310輸出0.1μA的第一參考電流；當電流控制數值Mc為"2"時，電流供應電路310輸出0.6μA的第二參考電流；當電流控制數值Mc為"3"時，電流供應電路310輸出1.1μA的第三參考電流；當電流控制數值Mc為"4"時，電流供應電路310輸出1,6μA的第四參考電流。
路徑選擇電路320包括n個路徑選擇器321~32n，判斷電路330包括n個判斷元件331~33n。以下僅介紹徑選擇器321以及判斷元件331。
路徑選擇器321中的參考電流路徑包括一開關電晶體s11。開關電晶體s11的第一源/汲極端(source/drain terminal)連接至電流供應電路310，開關電晶體s11的第二源/汲極端連接至節點a1，開關電晶體s11的閘極端接收參考電流致能信號ENsa1。再者，路徑選擇器321中的記憶胞電流路徑包括一開關電晶體s12。 開關電晶體s12的第一源/汲極端連接至位元線BL1，開關電晶體s12的第二源/汲極端連接至節點a1，開關電晶體s12的閘極端接收記憶胞電流致能信號ENcell。
判斷元件331包括一運算放大器341、開關s13、s14，電容器C11、C12、栓鎖電路361。開關s13的第一端連接至節點a1，開關s13的第二端連接至接地端GND，開關s13的控制端接收放電致能信號(discharge enable signal)ENdisc。電容器C11的第一端連接至節點a1，電容器C11的第二端連接至接地端GND。電容器C12的第一端連接至運算放大器的負輸入端，電容器C12的第二端連接至接地端GND。運算放大器341的正輸入端連接至節點a1，運算放大器341的輸出端產生栓鎖信號La1。開關s14的第一端連接運算放大器341的輸出端，開關s14的第二端連接至運算放大器341的負輸入端，開關s14的控制端接收閉迴路致能信號(close loop enable signal)ENcls1。栓鎖電路361接收電流控制數值Mc與栓鎖信號La1，當栓鎖信號La1動作時，栓鎖電路361被致能，並儲存電流控制數值Mc，並成為輸出資料Do1用以代表記憶胞的儲存狀態。其中，開關s13、s14可用電晶體來實現。
如第4A圖示，當字元線WLj動作時，選定列的記憶胞cj1~cjn可進行讀取動作。而在讀取時，電流供應電路310、路徑選擇電路320以及判斷電路330即開始運作並判斷選定列的記憶胞cj1~cjn的儲存狀態。
再者，讀取動作包括四個儲存狀態判斷相位(storage state judging phase)。以下僅介紹第四儲存狀態判斷相位時，電流供應電路310、路徑選擇電路320以及判斷電路330。
如第4B圖所示，第四儲存狀態判斷相位中，電流控制數值Mc為"4"，電流供應電路310輸出第四參考電流Ir4。另外，第四儲存狀態判斷相位更包括n個參考電流取樣相位(reference current sampling phase)以及一個記憶胞電流取樣相位(cell current sampling phase)。在n個參考電流取樣相位中，對應的參考電流致能信號ENsa1~ENsan與閉迴路致能信號ENcls1~ENclsn會動作。
在第4B圖中，時間點t0至時間點t1為第一個參考電流取樣相位，路徑選擇器321以及判斷元件331動作。時間點t1至時間點t2為第二個參考電流取樣相位，路徑選擇器322以及判斷元件332動作。依此類推，時間點tn-1至時間點tn為第n個參考電流取樣相位，路徑選擇器32n以及判斷元件33n動作。另外，時間點tn~時間點tn+1為記憶胞電流取樣相位，所有的路徑選擇器321~32n以及判斷元件331~33n皆動作。
再者，每個參考電流取樣相位包括一放電區間(discharge period)以及一取樣區間(sample period)。以第一個參考電流取樣相位為例，時間點t0~時間點t0a為，放電區間(Discharge)，時間點t0a~時間點t1為取樣區間(Sample_1)。
根據本發明的實施例，參考電流取樣相位中的取樣區間Samle_1~Sample_n的時間長度相同於記憶胞電流取樣相位中的判斷區間Judge的時間長度。當然本發明並不限定於此，在此領域的技術人員可以根據實際的狀況而修改取樣區間Samle_1~Sample_n以及判斷區間Judge的時間長度。
如第5A圖至第5D圖，其所繪示為路徑選擇器321以及判斷元件331在第四儲存狀態判斷相位的運作示意圖。請參考第4B圖與第5A圖，在時間點t0~t0a的放電區間(Discharge)，僅有放電致能信號ENdisc動作。因此，判斷元件331中的開關s13為關閉狀態(close state)，使得電容器C11被放電至接地電壓(0V)。
請參考第4B圖與第5B圖，在時間點t0a~t1的取樣區間(Sample_1)，參考電流致能信號ENsa1與閉迴路致能信號ENcls1動作。因此，路徑選擇器321中的參考電流路徑連接於電流供應電路310以及判斷元件331之間，並且判斷元件331中的開關s14為關閉狀態(close state)，使得運算放大器341成為單增益緩衝器(unit gain buffer)。此時，電流供應電路310提供的第四參考電流Ir4對電容器C11充電。同時，單增益緩衝器複製(duplicate)電容器C11的電壓到電容器C12。換言之，於時間點t1時，電容器C11會被充電到參考電壓Vr4，而電容器C12的電壓也為參考電壓Vr4。
於時間點t1至時間點t2之間，為第二個參考電流取樣相位，路徑選擇器322與判斷元件332運作，其運作情形類似於第5A圖與第5B圖，此處不再贅述。再者，請參考第4B圖與第5C圖，於時間點t1之後，判斷元件331中的開關s13會根據放電致能信號ENdisc讓電容器C11放電至接地電壓(0V)，僅剩下電容器C12儲存參考電壓Vr4。
由以上的說明可知，經過n個參考電流取樣相位後，於時間點tn時，所有判斷元件331~33n中的電容器C12~Cn2皆儲存了對應的參考電壓Vr4。
如第4B圖所示，時間點tn至時間點tn+1為驗證動作的記憶胞電流取樣相位。於記憶胞電流取樣相位的放電區間(Discharge)，放電致能信號ENdisc動作，以確保所有判斷元件331~33n中的電晶體C11~Cn1皆放電至接地電壓(0V)。 接著，在記憶胞電流取樣相位的判斷區間(Judge)時，記憶胞電流致能信號ENcell動作。因此，所有路徑選擇器321~32n中的記憶胞電流路徑將對應位元線BL1~BLn連接至對應的判斷元件331~32n。此時，選定列上的所有記憶胞cj1~cjn皆產生記憶胞電流至對應的判斷元件331~32n。
以判斷元件331為例來作說明。如第5D圖所示，路徑選擇器321的記憶胞電流路徑連接於位元線BL1與判斷元件331之間。因此，選定列上的記憶胞cj1產生記憶胞電流Icell1至判斷元件331，並對電容器C11充電。
於記憶胞電流取樣相位結束時，亦即時間點tn+1，運算放大器341可視為一比較器(comparator)，用以比較電容器C11上的感測電壓(sensed voltage)Vcell1以及電容器C12上的參考電壓Vr4。當感測電壓Vcell1小於參考電壓Vr4時，代表記憶胞電流Icell1小於參考電流Ir4，栓鎖信號La1為低準位，栓鎖電路361被禁能(disable)，代表記憶胞cj1不是第四儲存狀態。反之，當感測電壓Vcell1大於參考電壓Vr4時，代表記憶胞電流Icell1大於參考電流Ir4，栓鎖信號La1為高準位，使得栓鎖器361被致能(enable)用以栓鎖住電流控制數值Mc(Mc="4")，並成為輸出資料Do1用以代表記憶胞cj1為第四儲存狀態。
同理，其他判斷元件332~33n內部，根據栓鎖信號La2~Lan的動作與否來致能或者禁能對應的栓鎖電路。而根據判斷元件332~33n的輸出資料Do2~Don，可確定記憶胞cj2~cjn是否為第四儲存狀態。再者，當栓鎖電路致能並產生輸出資料後，於後續的儲存狀態判斷相位不會改變其輸出資料。
再者，第四儲存狀態判斷相位之後即為第三儲存狀態判斷相位。 在第三儲存狀態判斷相位中，電流控制數值Mc為3，電流供應電路310輸出第三參考電流Lr3。判斷電路331~33n可判斷出選定列中第三儲存狀態的記憶胞。
同理，在第二儲存狀態判斷相位中，電流控制數值Mc為2，電流供應電路310輸出第二參考電流Ir2，判斷電路331~33n可判斷出選定列中第二儲存狀態的記憶胞。在第一儲存狀態判斷相位中，電流控制數值Mc為1，電流供應電路310輸出第一參考電流Ir1，判斷電路331~33n可判斷初選定列中第一儲存狀態的記憶胞。
由以上的說明可知，本發明在讀取動作時，於多個儲存狀態判斷相位之後，根據n個栓鎖電路361~36n的輸出資料Do1~Don即可確認選定列上所有記憶胞cj1~cjn的儲存狀態。
請參照第6A圖至第6C圖，其所繪示為本發明運用於多階型記憶胞陣列的讀取控制方法及其範例。根據本發明的實施例，於讀取動作時，判斷記憶胞陣列300中一選定列(selected row)的n個記憶胞之儲存狀態。
如第6A圖所示，於讀取動作開始時，將電流控制數值Mc設定為X(步驟S604)，並且電流供應電路310提供第Mc參考電流(步驟S606)。亦即，當電流控制數值Mc設定為X時，即為第X儲存狀態判斷相位。
此時，n個判斷電路依序接收第Mc參考電流，並產生對應的參考電壓(步驟S608)。亦即，經過n個參考電流取樣相位後，所有判斷元件331~33n中皆儲存了對應的參考電壓。
接著，n個判斷電路接收選定列上的n個記憶胞電流，並產生n個感測電壓(步驟S610)。亦即，在記憶胞電流取樣相位時，所有判斷元件331~33n根據接收的記憶胞電流產生對應的感測電壓。
接著，每個判斷電路根據感測電壓與參考電壓的比較結果來決定禁能栓鎖電路或致能栓鎖電路以儲存Mc(步驟S612)。換言之，當步驟S612完成之後，即可決定選定列中第Mc儲存狀態的記憶胞。
之後，判斷Mc是否等於1(步驟S614)。當Mc不等於1時，將Mc減少1(步驟S616)並且回到步驟S606用以進入下一個儲存狀態判斷相位。反之，當M等於1時，則代表已經進行完X個儲存狀態判斷相位，選定列所有n個記憶胞皆判斷完成。此時，根據n個栓鎖電路的n個輸出信號決定選定列n個記憶胞的儲存狀態(步驟S618)。其中，X與Mc皆為正整數。
以下以第6B圖與第6C圖來說明上述的讀取控制方法。相同地，以下以儲存二位元資料的多階型記憶胞為例來作說明，亦即X=4。
如第6B圖所示，記憶胞陣列中的選定列包括六個記憶胞ci1~ci6。 六個記憶胞ci1~ci6的儲存狀態分別為第四儲存狀態(4th)、第二儲存狀態(2nd)、第一儲存狀態(1st)、第三儲存狀態(3nd)、第二儲存狀態(2nd)、第三儲存狀態(4th)。
如第6C圖所示，於讀取動作開始後，於電流控制數值Mc為4時，電流供應電路310提供第四參考電流，代表第四儲存狀態判斷相位。因此，在第四儲存狀態判斷相位中，栓鎖電路361被致能並儲存電流控制數值Mc，代表記憶胞ci1被判斷為第四儲存狀態，而其他記憶胞ci2~ci6被禁能，尚無法判斷出儲存狀態。
於電流控制數值Mc為3時，電流供應電路310提供第三參考電流，代表第三儲存狀態判斷相位。因此，在第三儲存狀態判斷相位中，栓鎖電路364、366被致能並儲存電流控制數值Mc，代表記憶胞ci4、ci6被判斷為第三儲存狀態。
於電流控制數值Mc為2時，電流供應電路310提供第二參考電流，代表第二儲存狀態判斷相位。因此，在第二儲存狀態判斷相位中，栓鎖電路362、365被致能並儲存電流控制數值Mc，代表記憶胞ci2、ci5被判斷為第二儲存狀態。
於電流控制數值Mc為1時，電流供應電路310提供第一參考電流，代表第一儲存狀態判斷相位。因此，在第一儲存狀態判斷相位中，栓鎖電路363被致能並儲存電流控制數值Mc，代表記憶胞ci3被判斷為第一儲存狀態。
當進行完四個儲存狀態判斷相位後，讀取動作結束，所有栓鎖電路361~366儲存的數值即為輸出資料，用以指示選定記憶胞中記憶胞ci1~ci6的儲存狀態。之後，可以對記憶胞陣列的下一個選定列進行新的讀取動作。
由以上的說明可知，儲存二位元資料的多階型記憶胞陣列，於讀取動作時，需要進行四個(X=4)儲存狀態判斷相位才可以確認選定列中所有記憶胞的儲存狀態。同理，儲存三位元資料的多階型記憶胞陣列，於讀取動作時，需要進行八個(X=8)儲存狀態判斷相位才可以確認選定列中所有記憶胞的儲存狀態。儲存四位元資料的多階型記憶胞陣列，於讀取動作時，需要進行十六個(X=16)儲存狀態判斷相位才可以確認選定列中所有記憶胞的儲存狀態。
另外，為了讓記憶胞產生更準確的記憶胞電流，可以增加一電壓箝位電路(voltage clamping circuit)使得參考電流路徑以及記憶胞電流路徑固定在特定的偏壓電壓。請參照第7A圖與第7B圖，其所繪示為路徑選擇電路的其他實施例。
如第7A圖所示，路徑選擇電路320a包括n個路徑選擇器321a~32na以及一電壓箝位電路313。其中，每個路徑選擇器321a~32na的結構相同，以下僅介紹徑選擇器321a。
路徑選擇器321a中的參考電流路徑包括開關電晶體s11與一控制電晶體s15。控制電晶體s15的第一源/汲極端(source/drain terminal)連接至電流供應電路310，控制電晶體s15的閘極端接收一箝位電壓Vclamp，開關電晶體s11的第一源/汲極端連接至控制電晶體s15的第二源/汲極端，開關電晶體s11的第二源/汲極端連接至節點a1，開關電晶體s11的閘極端接收參考電流致能信號ENsa1。
路徑選擇器321a中的記憶胞電流路徑包括一開關電晶體s12與一控制電晶體s16。控制電晶體s16的第一源/汲極端連接至位元線BL1，控制電晶體s16的閘極端接收箝位電壓Vclamp，開關電晶體s12的第一源/汲極端連接至控制電晶體s16的第二源/汲極端，開關電晶體s12的第二源/汲極端連接至節點a1，開關電晶體s12的閘極端接收記憶胞電流致能信號ENcell。
再者，電壓箝位電路313包括一運算放大器315、一開關電晶體sc2與一控制電晶體sc1。運算放大器315的正輸入端接收一偏壓電壓Vb，運算放大器315的負輸入端接連接至控制電晶體sc1的第一源/汲極端，運算放大器315的輸出端產生箝位電壓Vclamp。控制電晶體sc1的第一源/汲極端連接至電流供應電路310，控制電晶體sc1的閘極端連接至運算放大器315的輸出端，開關電晶體sc2的第一源/汲極端連接至控制電晶體sc1的第二源/汲極端，開關電晶體sc2的第二源/汲極端連接至一電源電壓Vss，開關電晶體sc2的閘極端接收箝位致能信號(clamp enable signal，ENclamp)。
當路徑選擇電路320a運作時，箝位致能信號ENclamp動作，電壓箝位電路313中運算放大器315的負輸入端會被固定在偏壓電壓Vb，而偏壓電壓Vb與箝位電壓Vclamp之間相差一臨限電壓Vt。其中，臨限電壓Vt為控制電晶體sc1的臨限電壓，亦即Vb=Vclamp+Vt。相同地，由於路徑選擇電路320a中其他控制電晶體s16~sn5、s16~sn6的閘極端也接收箝位電壓Vclamp，因此也可以將控制電晶體s16~sn5、s16~sn6的第一源/汲極端固定在約偏壓電壓Vb。
如第7B圖所示，路徑選擇電路320b包括n個路徑選擇器321b~32nb以及電壓箝位電路314。其中，每個路徑選擇器321b~32nb的結構相同，以下僅介紹徑選擇器321b。
路徑選擇器321b中的參考電流路徑包括開關電晶體s11與控制電晶體s15。開關電晶體s11的第一源/汲極端連接至電流供應電路310，開關電晶體s11的閘極端接收參考電流致能信號ENsa1，控制電晶體s15的第一源/汲極端連接至開關電晶體s11的第二源/汲極端，控制電晶體s15的第二源/汲極端連接至節點a1，控制電晶體s15的閘極端接收一箝位電壓Vclamp。
路徑選擇器321a中的記憶胞電流路徑包括開關電晶體s12與控制電晶體s15。開關電晶體s12的第一源/汲極端連接至位元線BL1，開關電晶體s12的第二源/汲極端連接至控制電晶體s15的第一源/汲極端，開關電晶體s12的閘極端接收記憶胞電流致能信號ENcell。
再者，電壓箝位電路314包括一運算放大器316、一開關電晶體sc3與一控制電晶體sc4。運算放大器316的正輸入端接收一偏壓電壓Vb，運算放大器316的負輸入端接連接至控制電晶體sc4的第一源/汲極端，運算放大器316的輸出端產生箝位電壓Vclamp。開關電晶體sc3的第一源/汲極端連接至電流供應電路 310，開關電晶體sc3的閘極端接收箝位致能信號ENclamp，控制電晶體sc4的第一源/汲極端連接至開關電晶體sc3的第二源/汲極端，控制電晶體sc4的第二源/汲極端連接至一電源電壓Vss，控制電晶體sc4的閘極端連接至運算放大器316的輸出端。。
當路徑選擇電路320b運作時，箝位致能信號ENclamp動作，電壓箝位電路313中運算放大器316的負輸入端會被固定在偏壓電壓Vb，而偏壓電壓Vb與箝位電壓Vclamp之間相差一臨限電壓Vt。其中，臨限電壓Vt為控制電晶體sc4的臨限電壓，亦即Vb=Vclamp+Vt。相同地，由於其他控制電晶體sn1~sn5的閘極端也接收箝位電壓Vclamp，因此也可以將控制電晶體sn1~sn5的第一源/汲極端固定在約偏壓電壓Vb。
由以上的說明可知，本發明提出一種具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法。非揮發性記憶體中的感測電路在讀取動作時，會依序提供不同的參考電流，用來判斷記憶胞的儲存狀態。當所有的參考電流皆提供之後，感測電路即可決定選定列上的所有記憶胞的儲存狀態。。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300:記憶胞陣列
310:電流供應電路
320:路徑選擇電路
321~32n:路徑選擇器
330:判斷電路
331~33n:判斷元件
350:感測電路

Claims (11)

  1. 一種非揮發性記憶體，包括：一記憶胞陣列，包括m×n個多階型記憶胞，連接至m條字元線以及n條位元線，其中每一該多階型記憶胞可為X種儲存狀態其中之一，且X大於等於4；一電流供應電路，根據Mc提供X個參考電流其中之一，其中Mc為一電流控制數值；一路徑選擇電路，連接至該電流供應電路以及該n條位元線，其中該路徑選擇電路包括n個路徑選擇器，且一第一路徑選擇器連接至該電流供應電路與一第一位元線；一判斷電路，連接至該路徑選擇電路，並產生n個輸出資料，其中該判斷電路包括n個判斷元件，且一第一判斷元件連接至該第一路徑選擇器並產生一第一輸出資料；其中，於一讀取動作的一第Mc儲存狀態判斷相位時，該電流供應電路先提供一第Mc參考電流，經由該第一路徑選擇器傳遞至該第一判斷元件，並轉換為一第一參考電壓；之後，一第一多階型記憶胞產生一第一記憶胞電流，經由該第一位元線與該第一路徑選擇器傳遞至該第一判斷元件，並轉換為一第一感測電壓；以及，該第一判斷元件根據該第一參考電壓與該第一感測電壓的比較結果選擇性地將Mc作為該第一輸出資料；其中，m、n、Mc與X為正整數，Mc大於等於1且Mc小於等於X。
  2. 如請求項1所述之非揮發性記憶體，其中該第一路徑選擇器包括一參考電流路徑與一記憶胞電流路徑；該參考電流路徑受控於一參考電流致能信號；該記憶胞電流路徑受控於一記憶胞電流致能信號；當該參考電流致能信 號動作時，該參考電流路徑連接於該電流供應電路與該第一判斷元件之間；以及，當該記憶胞電流致能信號動作時，該記憶胞電流路徑連接於該第一位元線與該第一判斷元件之間。
  3. 如請求項2所述之非揮發性記憶體，其中該參考電流路徑包括一第一開關電晶體；該記憶胞電流路徑包括一第二開關電晶體；該第一開關電晶體的一第一源/汲極端連接至該電流供應電路，該第一開關電晶體的一第二源/汲極端連接至該第一判斷元件，該第一開關電晶體的一閘極端接收該參考電流致能信號；以及，該第二開關電晶體的一第一源/汲極端連接至該第一位元線，該第二開關電晶體的一第二源/汲極端連接至該第一判斷元件，該第二開關電晶體的一閘極端接收該記憶胞電流致能信號。
  4. 如請求項2所述之非揮發性記憶體，更包括一電壓箝位電路連接至該電流供應電路與該路徑選擇電路，該電壓箝位電路提供一箝位電壓至該路徑選擇電路，用以將該第一路徑選擇器的該參考電流路徑與該記憶胞電流路徑固定在一偏壓電壓。
  5. 如請求項4所述之非揮發性記憶體，其中該參考電流路徑包括一第一開關電晶體與一第一控制電晶體；該記憶胞電流路徑包括一第二開關電晶體與一第二控制電晶體；該電壓箝位電路包括一運算放大器、一第三開關電晶體與一第三控制電晶體；該運算放大器的一第一輸入端接收該偏壓電壓，該運算放大器的一第二輸入端連接至該第三控制電晶體的一第一源/汲極端，該運算放大器的一輸出端產生該箝位電壓；該第三控制電晶體的該第一源/汲極端連接至該電流供應電路，該第三控制電晶體的一閘極端連接至該運算放大器的該輸出端；該第三開關電晶體的一第一源/汲極端連接至該第三控制電晶體的一第二 源/汲極端，該第三開關電晶體的一第二源/汲極端連接至一電源電壓，該第三開關電晶體的一閘極端接收一箝位致能信號；該第一控制電晶體的該第一源/汲極端連接至該電流供應電路，該第一控制電晶體的一閘極端連接至該運算放大器的該輸出端；該第一開關電晶體的一第一源/汲極端連接至該第一控制電晶體的一第二源/汲極端，該第一開關電晶體的一第二源/汲極端連接至該第一判斷元件，該第一開關電晶體的一閘極端接收該參考電流致能信號；以及，該第二控制電晶體的一第一源/汲極端連接至該第一位元線，該第二控制電晶體的一閘極端連接至該運算放大器該輸出端；該第二開關電晶體的一第一源/汲極端連接至該第二開關電晶體的一第二源/汲極端，該第二開關電晶體的一第二源/汲極端連接至該第一判斷元件，該第二開關電晶體的一閘極端接收該記憶胞電流致能信號。
  6. 如請求項4所述之非揮發性記憶體，其中該參考電流路徑包括一第一開關電晶體與一第一控制電晶體；該記憶胞電流路徑包括一第二開關電晶體與該第一控制電晶體；該電壓箝位電路包括一運算放大器、一第三開關電晶體與一第二控制電晶體；該運算放大器的一第一輸入端接收該偏壓電壓，該運算放大器的一第二輸入端連接至該第二控制電晶體的一第一源/汲極端，該運算放大器的一輸出端產生該箝位電壓；該第三開關電晶體的一第一源/汲極端連接至該電流供應電路，該第三開關電晶體的一閘極端接收一箝位致能信號；該第二控制電晶體的該第一源/汲極端連接至該第三開關電晶體的一第二源/汲極端，該第二控制電晶體的一第二源/汲極端連接至一電源電壓，該第二控制電晶體的一閘極端連接至該運算放大器的該輸出端；該第一開關電晶體的一第一源/汲極端連接至該電流供應電路，該第一開關電晶體的一閘極端接收該參考電流 致能信號，該第一控制電晶體的一第一源/汲極端連接至該第一開關電晶體的一第二源/汲極端，該第一控制電晶體的一第二源/汲極端連接至該第一判斷元件，該第一控制電晶體的一閘極端連接至該運算放大器的該輸出端；以及，該第二開關電晶體的一第一源/汲極端連接至該第一位元線，該第二開關電晶體的一閘極端接收該記憶胞電流致能信號，該第二開關電晶體的一第二源/汲極端連接至該第一控制電晶體的該第一源/汲極端。
  7. 如請求項2所述之非揮發性記憶體，其中該第一判斷元件包括：一運算放大器，具有一第一輸入端連接至該第一路徑選擇器，一輸出端產生一第一栓鎖信號；一第一開關，具有一第一端連接至該運算放大器的該第一輸入端，一第二端連接至一接地端，以及一控制端接收一放電致能信號；一第二開關，具有一第一端連接至該運算放大器的該輸出端，一第二端連接至該運算放大器的一第二輸入端，以及一控制端接收一閉迴路致能信號；一第一電容器，具有一第一端連接至該運算放大器的該第一輸入端，一第二端連接至該接地端；一第二電容器，具有一第一端連接至該運算放大器的該第二輸入端，一第二端連接至該接地端；以及一第一栓鎖電路，接收該第一栓鎖信號與該電流控制數值，其中當該第一栓鎖信號動作時，該第一栓鎖電路被致能用以儲存該電流控制數值，並將該電流控制數值作為該第一輸出資料。
  8. 如請求項7所述之非揮發性記憶體，其中於該第Mc儲存狀態判斷相位的一參考電流取樣相位時，該第Mc參考電流充電該第一電容器至該第一 參考電壓，該閉迴路致能信號動作，使得該運算放大器複製該第一參考電壓至該第二電容器；於該第Mc儲存狀態判斷相位的一記憶胞電流取樣相位時，該第一記憶胞電流充電該第一電容器至該第一感測電壓；以及，該運算放大器根據該第一參考電壓與該第一感測電壓的比較結果來動作或者不動作該第一栓鎖信號。
  9. 如請求項8所述之非揮發性記憶體，其中於該參考電流取樣相位的一放電區間以及該記憶胞電流取樣相位的該放電區間時，該放電致能信號動作，使得該第一電容器被放電至一接地電壓。
  10. 一種如請求項1所述之非揮發性記憶體的讀取控制方法，包括下列步驟：於該記憶胞陣列中決定一選定中的n個記憶胞；設定Mc等於X；(a)該電流供應電路提供該第Mc參考電流；(b)n個判斷元件依序接收該第Mc參考電流，並產生對應的參考電壓；(c)n個判斷元件接收該選定列上該n個記憶胞產生的n個記憶胞電流，並產生n個感測電壓；(d)每個判斷元件根據該感測電壓與該參考電壓的比較結果來選擇性地儲存Mc；判斷Mc是否等於1；當Mc不等於1時，將M減少1之後，回到步驟(a)；以及當M等於1時，將n個判斷元件儲存的n個該電流控制數值作為n個輸出資料，並決定該n個記憶胞的儲存狀態。
  11. 如請求項10所述之讀取控制方法，其中該步驟(c)更包括下列步驟：根據該感測電壓與該參考電壓的比較結果來產生一栓鎖信號；當該栓鎖信號動作時，致能一栓鎖電路用以儲存Mc；以及當該栓鎖信號不動作時，禁能該栓鎖電路。
TW109115665A 2020-05-12 2020-05-12 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法 TWI712040B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109115665A TWI712040B (zh) 2020-05-12 2020-05-12 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
CN202010721841.7A CN113658629A (zh) 2020-05-12 2020-07-24 具有多阶型存储单元阵列的非易失性存储器及其控制方法
US16/989,929 US11264092B2 (en) 2020-05-12 2020-08-11 Non-volatile memory with multi-level cell array and associated read control method
EP20196223.0A EP3910636B1 (en) 2020-05-12 2020-09-15 Non-volatile memory with multi-level cell array and associated read control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109115665A TWI712040B (zh) 2020-05-12 2020-05-12 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法

Publications (2)

Publication Number Publication Date
TWI712040B true TWI712040B (zh) 2020-12-01
TW202143235A TW202143235A (zh) 2021-11-16

Family

ID=72521406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115665A TWI712040B (zh) 2020-05-12 2020-05-12 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法

Country Status (4)

Country Link
US (1) US11264092B2 (zh)
EP (1) EP3910636B1 (zh)
CN (1) CN113658629A (zh)
TW (1) TWI712040B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3125163A1 (fr) * 2021-07-12 2023-01-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lecture d’une rram multi-niveaux

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5398207A (en) * 1992-05-29 1995-03-14 Kabushiki Kaisha Toshiba MOS random access memory device with an internal voltage-down converting transistor
US6404666B1 (en) * 2000-02-28 2002-06-11 Oki Electric Industry Co., Ltd. Read only memory having correction current supplying circuit
US7636263B2 (en) * 2007-01-16 2009-12-22 Panasonic Corporation Semiconductor memory having function to determine semiconductor low current
US7885131B2 (en) * 2005-02-08 2011-02-08 Nec Corporation Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
US7944759B2 (en) * 2007-10-10 2011-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor
US20150036410A1 (en) * 2013-08-05 2015-02-05 Kabushiki Kaisha Toshiba Semiconductor storage device
TWI618074B (zh) * 2017-03-06 2018-03-11 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226746B1 (ko) * 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
EP1028433B1 (en) 1999-02-10 2004-04-28 SGS-THOMSON MICROELECTRONICS s.r.l. Nonvolatile memory and reading method therefor
DE69928514D1 (de) 1999-06-25 2005-12-29 St Microelectronics Srl Lesungsschaltung für einen Halbleiterspeicher
JP2004103104A (ja) 2002-09-09 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
US8085615B2 (en) * 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US9437257B2 (en) * 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
US9099191B2 (en) * 2013-06-04 2015-08-04 Ememory Technology Inc. Current sensing amplifier and sensing method thereof
US9859000B1 (en) 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5398207A (en) * 1992-05-29 1995-03-14 Kabushiki Kaisha Toshiba MOS random access memory device with an internal voltage-down converting transistor
US6404666B1 (en) * 2000-02-28 2002-06-11 Oki Electric Industry Co., Ltd. Read only memory having correction current supplying circuit
US7885131B2 (en) * 2005-02-08 2011-02-08 Nec Corporation Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
US7636263B2 (en) * 2007-01-16 2009-12-22 Panasonic Corporation Semiconductor memory having function to determine semiconductor low current
US7944759B2 (en) * 2007-10-10 2011-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device including floating body transistor
US20150036410A1 (en) * 2013-08-05 2015-02-05 Kabushiki Kaisha Toshiba Semiconductor storage device
TWI618074B (zh) * 2017-03-06 2018-03-11 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Also Published As

Publication number Publication date
TW202143235A (zh) 2021-11-16
CN113658629A (zh) 2021-11-16
EP3910636B1 (en) 2023-01-25
US20210358543A1 (en) 2021-11-18
US11264092B2 (en) 2022-03-01
EP3910636A1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
US6538923B1 (en) Staircase program verify for multi-level cell flash memory designs
US5754475A (en) Bit line discharge method for reading a multiple bits-per-cell flash EEPROM
US8971112B2 (en) Method of programming a multi-level memory device
US5712815A (en) Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
KR100256616B1 (ko) 불휘발성 반도체 기억장치
US6055181A (en) Nonvolatile semiconductor memory device capable of storing multi-value data of more than one bit in a memory cell
JP3631463B2 (ja) 不揮発性半導体記憶装置
US6411551B1 (en) Multi-state nonvolatile semiconductor memory device which is capable of regularly maintaining a margin between threshold voltage distributions
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
KR20040049114A (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US6222771B1 (en) Unified program method and circuitry in flash EEPROM
US5812451A (en) Nonvolatile semiconductor storage apparatus and method of writing data to the same
TWI712040B (zh) 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
KR101357068B1 (ko) 비휘발성 메모리들에 대한 바디 효과 감지 방법
TWI724895B (zh) 具多階型記憶胞陣列之非揮發性記憶體及其相關編程控制方法
US7110300B2 (en) Method of programming a multi-level, electrically programmable non-volatile semiconductor memory
US11250921B1 (en) Programming and verifying method for multilevel memory cell array
TWI777610B (zh) 具多階型記憶胞陣列之非揮發性記憶體及其相關編程控制方法
JP3489978B2 (ja) 不揮発性半導体メモリ