TWI618074B - 一次編程非揮發性記憶體及其讀取感測方法 - Google Patents

一次編程非揮發性記憶體及其讀取感測方法 Download PDF

Info

Publication number
TWI618074B
TWI618074B TW106119193A TW106119193A TWI618074B TW I618074 B TWI618074 B TW I618074B TW 106119193 A TW106119193 A TW 106119193A TW 106119193 A TW106119193 A TW 106119193A TW I618074 B TWI618074 B TW I618074B
Authority
TW
Taiwan
Prior art keywords
line
voltage
data line
volatile memory
lines
Prior art date
Application number
TW106119193A
Other languages
English (en)
Other versions
TW201833935A (zh
Inventor
陳勇叡
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/450,503 external-priority patent/US9786383B2/en
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI618074B publication Critical patent/TWI618074B/zh
Publication of TW201833935A publication Critical patent/TW201833935A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)

Abstract

一種一次編程非揮發性記憶體的讀取感測方法，該一次編程非揮發性記憶體中具有一記憶體陣列，連接至多條位元線。該讀取方法包括下列步驟：由該記憶體陣列中決定一選定記憶胞，其中該些位元線的其中之一定義為一選定位元線，且該選定位元線連接至該選定記憶胞，其他位元線定義為非選定位元線；將該些非選定位元線預充電至一預充電電壓；將該選定位元線連接至一資料線，並且將該資料線放電至一重置電壓，其中該預充電電壓大於該重置電壓；接收該選定記憶胞所輸出的一記憶胞電流，使得該資料線上的一電壓準位由該重置電壓開始變化；以及至少比較該資料線上的該電壓準位以及一比較電壓一次以產生一輸出信號。

Description

一次編程非揮發性記憶體及其讀取感測方法
本發明是有關於一種非揮發性記憶體及其讀取感測方法，且特別是有關於一種一次編程(one time programmable，簡稱OTP)非揮發性記憶體及其讀取感測方法。
眾所周知，一次編程(OTP)非揮發性記憶體的OTP記憶胞進行一次編程動作之後即決定OTP記憶胞的儲存狀態，且OTP記憶胞的儲存狀態無法再被更改。
基本上，OTP記憶胞可區分為熔絲型OTP記憶胞(fuse OTP memory cell)與反熔絲型OTP記憶胞(anti-fuse OTP memory cell)。
舉例來說，當反熔絲型OTP記憶胞未進行編程(program)時，其為高阻抗(high impedance)的儲存狀態；反之，當反熔絲型OTP記憶胞被編程時，其為低阻抗(low impedance)的儲存狀態。另外，當熔絲型OTP記憶胞未進行編程時，其為低阻抗的儲存狀態；反之，當熔絲型OTP記憶胞被編程時，其為高阻抗的儲存狀態。
由於各種類型的OTP記憶胞結構與特性不同，為了要能夠正確的判斷各種類型OTP記憶胞之儲存狀態，所搭配的讀取感測電路也會不同。
請參照第1A圖至第1C圖，其為US8,223,526所揭露之反熔絲型OTP非揮發性記憶體、讀取感測方法、與相關信號示意圖。
如第1A圖所示，非揮發性記憶體的記憶體陣列中包括：預充電電路(precharge circuit)110、OTP記憶胞102與104、字元線WL1~Wli、位元線BL1與BL2、隔絕電晶體(isolation transistor)106與108、參考充電電路(reference charge circuit)REF、位元線感測放大器(bitline sense amplifier)114。其中，OTP記憶胞102與104為反熔絲型OTP記憶胞。
字元線WL1~WL1連接至對應的OTP記憶胞102與104。再者，OTP記憶胞102與104分別連接至位元線BL1與BL2。其中，預充電信號(precharge signal)BLPCH用來控制預充電電路110，使得位元線BL1與BL2被充電至預充電電壓(precharge voltage)VPCH。另外，致能信號(enable signal)REF_EN用來控制參考充電電路REF，使得未被選定的位元線BL1或BL2被充電至參考電壓(reference voltage)。再者，隔絕信號ISO控制隔絕電晶體106與108，用以將位元線BL1與BL2與感測線SL1與SL2之間的連接或不連接。
再者，位元線感測放大器114根據高邏輯準位致能信號(high logic level enable signal)H_EN與低邏輯準位致能信號(low logic level enable signal)L_EN來運作。
如第1B圖所示之讀取感測方法。以位元線感測放大器114感測OTP記憶胞102為例來進行說明。首先，如步驟200所示，將位元線BL1與BL2以及感測線SL1與SL2預充電至第一供應電壓(亦即預充電電壓VPCH)。此時，由於隔絕信號ISO為高邏輯準位，隔絕電晶體106與108將位元線BL1與BL2連接至對應的感測線SL1與SL2。
接著，如步驟202所示，以讀取電壓VREAD來驅動選定字元線。亦即，提供讀取電壓VREAD至字元線WL1，而其他字元線WL2~WLi則不驅動。同時，如步驟204所示，將參考電壓充電至未選定的位元線與感測線。亦即，位元線BL2與感測線SL2會被充電至參考電壓。
接著，如步驟206所示，斷開(decouple)選定OTP記憶胞與感測線之間的連接關係。亦即，控制隔絕信號ISO為低邏輯準位，隔絕電晶體106與108斷開位元線BL1與BL2與感測線SL1與SL2之間的連接關係。之後，如步驟208所示，動作(activate)位元線感測放大器114，即可感測出選定OTP記憶胞的儲存狀態。
如第1C圖所示之信號，其為讀取OTP記憶胞102的相關信號示意圖，且讀取OTP記憶胞102為高阻抗的儲存狀態。
由示意圖可知，當預充電信號BLPCH為高邏輯準位的期間，隔絕信號ISO亦為高邏輯準位，因此位元線BL1與 BL2以及感測線SL1與SL2被預充電至預充電電壓VPCH，例如接地電壓。
當位元線BL1與 BL2以及感測線SL1與SL2被預充電至預充電電壓VPCH之後，字元線 WL1與致能信號 REF_EN動作。因此，OTP記憶胞102為選定記憶胞，位元線BL1為選定位元線，且位元線BL2為未選定位元線。
再者，於位元線WL1與參考信號REF_EN的動作期間，位元線BL1與BL2以及感測線SL1與SL2皆由預充電電壓VPCH開始上升。由於OTP記憶胞為高阻抗的儲存狀態，使得選定位元線BL1與感測線SL1的上升速度小於未選定位元線BL2與感測線SL2的上升速度。
再者，於時間點t1時，隔絕信號ISO為低邏輯準位，隔絕電晶體106與108斷開位元線BL1與 BL2以及感測線SL1與SL2之間的連接關係。此時，選定位元線BL1與感測線SL1的電壓準位小於未選定位元線BL2與感測線SL2的電壓準位。
再者，於時間點t2時，由於位元線BL1與 BL2以及感測線SL1與SL2之間已經未連接，所以位元線BL1與位元線BL2會維持在先前的電壓準位。再者，由於位元線感測放大器114動作，使得電壓準位較高的感測線SL2再被提高至高邏輯準位致能信號H_EN的電壓準位；且電壓準位較低的感測線SL1被降低至低邏輯準位致能信號L_EN的電壓準位。因此，於時間點t2之後，根據感測線SL2的電壓準位大於感測線SL1的電壓準位，可以確認選定OTP記憶胞為高阻抗之儲存狀態。
反之，如果位元線感測放大器114動作時，感測線SL1的電壓準位大於感測線SL2的電壓準位，則可以確認選定OTP記憶胞102為低阻抗之儲存狀態。
由以上的說明可知，第1A圖的非揮發性記憶體之相關電路中，於讀取選定OTP記憶胞的儲存狀態時，需要先斷開位元線與感測線。之後，再根據感測線上的電壓來判斷OTP記憶胞的儲存狀態。
另外，US8,259,518以及US7,269,047也針對不同結構的OTP記憶胞揭露對應的OTP記憶胞讀取機制(read scheme)。
本發明之主要目的在於提出一種一次編程非揮發性記憶體及其讀取感測方法。於讀取週期(read cycle)時，選定OTP記憶胞所對應的選定位元線持續連接於感測放大器並進行充電，而根據充電的電壓準位變化來判斷選定OTP記憶胞的儲存狀態。
本發明係有關於一種一次編程非揮發性記憶體，包括：一記憶體陣列，具有M×N個記憶胞，且該記憶體陣列連接至M條字元線與N條位元線；一控制電路，具有一電壓產生器，產生多個供應電壓至該記憶體陣列；一字元線驅動器，連接至該M條字元線，用以決定該M條字元線其中之一為一選定字元線；一行驅動器，產生N個行解碼信號，且該N個行解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一重置信號與一致能信號；一行選擇器，連接於該N條位元線與一資料線，且該行選擇器根據該N個行解碼信號決定該N條位元線其中之一為一選定位元線以及其他(N-1)條位元線為非選定位元線，並將該選定位元線連接至該資料線；一預充電電路，連接於該N條位元線，該預充電電路根據該N個行解碼信號而供應一預充電電壓至該(N-1)條非選定位元線；一重置電路，連接於該資料線，且於該重置信號動作時，提供一重置電壓至該資料線，且該預充電電壓大於該重置電壓；以及一感測放大器，連接至該資料線並接收一比較電壓，並於該致能信號動作時，至少比較該資料線的一電壓準位與該比較電壓一次來產生一輸出信號。
本發明係有關於一種一次編程非揮發性記憶體的讀取感測方法，該一次編程非揮發性記憶體具有複數個記憶胞所組成的一記憶體陣列，且該記憶體陣列連接至複數條位元線，該讀取方法包括下列步驟：由該記憶體陣列中決定一選定記憶胞，其中該些位元線的其中之一定義為一選定位元線，且該選定位元線連接至該選定記憶胞，其他位元線定義為非選定位元線；將該些非選定位元線預充電至一預充電電壓；將該選定位元線連接至一資料線，並且將該資料線放電至一重置電壓，其中該預充電電壓大於該重置電壓；接收該選定記憶胞所輸出的一記憶胞電流，使得該資料線上的一電壓準位由該重置電壓開始變化；以及至少比較該資料線上的該電壓準位以及一比較電壓一次以產生一輸出信號。
本發明係有關於一種一次編程非揮發性記憶體，包括：一記憶體陣列，具有M×N個記憶胞，且該記憶體陣列連接至M條字元線與N條位元線；一控制電路，具有一電壓產生器，產生多個供應電壓至該記憶體陣列；一字元線驅動器，連接至該M條字元線，用以決定該M條字元線其中之一為一選定字元線；一行驅動器，產生N個讀取用行解碼信號與N個編程用行解碼信號；以及，一時序控制器，產生一重置信號與一致能信號；一行選擇器，包括一讀取用行選擇器連接至該N條位元線與一資料線，以及一編程用行選擇器連接至該N條位元線與一編程線；其中，根據該N個讀取用行解碼信號與該N個編程用行解碼信號，使得該讀取用行選擇器與該編程用行選擇器其中之一可以運作；根據該N個讀取用行解碼信號，該讀取用行選擇器決定該N條位元線其中之一為一選定位元線以及其他(N-1)條位元線為非選定位元線，且該選定位元線連接至該資料線；以及根據該N個編程用行解碼信號，該編程用行選擇器決定該N條位元線其中之一為該選定位元線以及其他(N-1)條位元線為非選定位元線，且該選定位元線連接至該編程線；一預充電電路，連接於該N條位元線，該預充電電路根據該N個編程用行解碼信號與該N個讀取用行解碼信號而供應一預充電電壓至該(N-1)條非選定位元線；一重置電路，連接於該資料線，且於該重置信號動作時，提供一重置電壓至該資料線，且該預充電電壓大於該重置電壓；一感測放大器，連接至該資料線並接收一比較電壓，並於該致能信號動作時，至少比較該資料線的一電壓準位與該比較電壓一次來產生一輸出信號；以及一寫入緩衝器，連接至該編程線。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：。
請參照第2A圖與第2B圖，其所繪示為組成本發明一次編程非揮發性記憶體的各種OTP記憶胞示意圖。
如第2A圖所示，OTP非揮發性記憶體係由2×2個OTP記憶胞C11、C12、C21、C22組成一記憶體陣列(memory array)。其中，每個OTP記憶胞C11、C12、C21、C22係由三個電子元件(electronic component)所構成。當然，本發明的記憶胞陣列數目，可以根據實際需要而更改為M×N大小的記憶體陣列，亦即M條字元線與N條位元線，且M與N為正整數。
在第2A圖中，OTP記憶胞C11、C21為未被編程的(non-programmed)OTP記憶胞；OTP記憶胞C12、C22為被編程的(programmed)OTP記憶胞。
以未被編程的OTP記憶胞C11為例來說明。未被編程的OTP記憶胞C11包括一選擇電晶體(select transistor)T與二電容器c1、c2。選擇電晶體T的閘極連接至字元線WL1；選擇電晶體T的第一源/汲(source/drain)端與供應電壓V1之間連接電容器c1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL1。
再者，當OTP記憶胞被編程之後，電容器c1或者電容器c2中的介電層(dielectric layer)會破裂(rupture)，而成為電阻。以被編程的OTP記憶胞C22為例來說明。被編程的OTP記憶胞C22包括一選擇電晶體T、一電阻r1與電容器c2。選擇電晶體T的閘極連接至字元線WL2；選擇電晶體T的第一源/汲端與供應電壓V1之間連接電阻r1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL2。當然，電容器c1以及電容器c2中的介電層都被破裂而形成二個電阻也可以視為被編程的OTP記憶胞。
再者，根據被驅動的字元線與位元線，即可由記憶胞陣列中決定一選定OTP記憶胞(selected OTP memory cell)。舉例來說，當字元線WL2與位元線BL1動作時，OTP記憶胞C21即為選定OTP記憶胞。此時，OTP記憶胞C21會產生記憶胞電流(cell current)至位元線BL1。由以上的說明可知，當字元線WL2為選定字元線且位元線BL1為選定位元線時，OTP記憶胞C21即為選定OTP記憶胞。
再者，由於第2A圖中的OTP記憶胞為反熔絲型OTP記憶胞。所以選擇未編程的OTP記憶胞為選定記憶胞時，由於具備高阻抗的儲存狀態，所以產生的記憶胞電流會較小；且選擇編程的OTP記憶胞為選定記憶胞時，由於具備低阻抗的儲存狀態，所以產生的記憶胞電流會較大。
如第2B圖所示，OTP非揮發性記憶體係由2×2個OTP記憶胞C11、C12、C21、C22組成一記憶體陣列。其中，每個OTP記憶胞C11、C12、C21、C22係由三個電子元件所構成。
在第2B圖中。OTP記憶胞C11、C21為未被編程的OTP記憶胞；OTP記憶胞C12、C22為被編程的OTP記憶胞。
以未被編程的OTP記憶胞C11為例來說明。未被編程的OTP記憶胞C11包括一選擇電晶體 T1、一偏壓電晶體T2與一電容器c1。選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲(source/drain)端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL1。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電容器c1。
另外，上述電容器c1可以由變容器(varactor)所取代，其中變容器對應的電容值可根據其接收的偏壓而改變。
再者，當OTP記憶胞被編程之後，電容器c1中的介電層會破裂，而成為電阻。以被編程的OTP記憶胞C22為例來說明。被編程的OTP記憶胞C22包括一選擇電晶體T1、一偏壓電晶體T2、與一電阻r1。選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL1。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電阻r1。
同理，根據被驅動的字元線與位元線，即可由記憶胞陣列中決定一選定OTP記憶胞(selected OTP memory cell)。舉例來說，當字元線WL2為選定字元線且位元線BL1為選定位元線時，OTP記憶胞C21即為選定OTP記憶胞。
再者，由於第2B圖中的OTP記憶胞為反熔絲型OTP記憶胞。所以選擇未編程的OTP記憶胞為選定記憶胞時，對應記憶胞電流會較小；且選擇編程的OTP記憶胞為選定記憶胞時，對應記憶胞電流會較大。
請參照第3圖，其所繪示為本發明一次編程非揮發性記憶體的第一實施例示意圖。一次編程非揮發性記憶體300包括：控制電路310、記憶體陣列320、預充電電路(precharge circuit)330、行選擇器(column selector) 340、感測放大器(sense amplifier)360與重置電路(reset circuit)370。其中，記憶體陣列320中包括複數個OTP記憶胞。再者，第3圖僅繪示第n列OTP記憶胞Cn1~Cn4對應的連接至位元線BL1~BL4。雖然本發明以每一列有4個OTP記憶胞為例來進行說明，然而本發明並未限定記憶體陣列320中每一列OTP記憶胞的數目。再者，OTP記憶胞Cn1~Cn4可為第2A圖或者第2B圖所揭露之OTP記憶胞。
控制電路310中包括：電壓產生器312、字元線驅動器(word line driver)313、行驅動器(column driver)314、時脈產生器315與時序控制器(timing controller)316。電壓產生器312可產生供應電壓V1與V2至記憶體陣列320。字元線驅動器313連接至記憶體陣列320中複數條字元線，字元線驅動器313可驅動其中一條位元線使其成為選定位元線。行驅動器314可產生四個行解碼信號Yr1~Yr4，用以決定位元線BL1~BL4其中之一為選定位元線。時脈產生器315產生時脈信號 CLK。時序控制器316接收時脈信號CLK，並產生預充電信號Ppcg、 重置電信號Prst與致能信號EN。
預充電電路330中包括4個開關電晶體ma1~ma4，開關電晶體ma1~ma4的控制端接收預充電信號Ppcg，開關電晶體ma1~ma4的第一端連接至一預充電電壓(precharge voltage)Vpcg；開關電晶體ma1~ma4的第二端連接至對應的位元線BL1~BL4。當預充電信號Ppcg動作時，所有的位元線BL1~BL4皆被預充電至預充電電壓Vpcg。
行選擇器340中包括4個選擇電晶體M1~M4，選擇電晶體M1~M4的控制端接收對應的行解碼信號Yr1~Yr4，選擇電晶體M1~M4的第一端連接至對應的位元線BL1~BL4；選擇電晶體M1~M4的第二端連接至資料線DL。基本上，行驅動器314每次僅會動作行解碼信號Yr1~Yr4其中之一，以決定選定位元線。
重置電路370中包括一開關電晶體mb，開關電晶體mb的控制端接收重置電信號Prst，開關電晶體mb的第一端連接至資料線DL；開關電晶體mb的第二端連接至重置電壓Vrst(例如接地電壓)。當重置電信號Prst動作時，字元線DL皆被放電(discharge)至重置電壓Vrst。
感測放大器360中包括一比較器362連接至該資料線並接收一比較電壓Vcmp，並於該致能信號EN動作時，根據該資料線DL的一電壓準位與該比較電壓Vcmp來產生一輸出信號Dout。
根據本發明的實施例，於一次編程非揮發性記憶體的讀取週期(read cycle)時，電壓產生器312產生供應電壓V1與V2至記憶體陣列320。於決定選定OTP記憶胞之前，時序控制器316先動作預充電信號Ppcg，並使得所有位元線BL1~BL4預充電至預充電電壓Vpcg。接著，根據字元線驅動器313決定一條選定字元線(selected word line)以及其他的未選定字元線(unselected word line)。行驅動器314決定一條選定位元線(selected bit line)以及其他的未選定位元線(unselected bit line)。因此，根據選定字元線與選定位元線即可決定選定OTP記憶胞且使得選定OTP記憶胞對應的選定位元線連接至資料線DL。當然，於讀取週期時，控制電路310也可以在決定選定OTP記憶胞的同時動作動作預充電信號Ppcg。
接著，動作重置電信號Prst，使得資料線DL及選定記憶胞對應的位元線被放電(discharge)至重置電壓Vrst。之後，於致能信號EN動作時，感測放大器360即可判斷比較電壓Vcmp與資料線DL上的電壓準位，並據以產生輸出資料Dout。而輸出資料Dout即可代表選定記憶胞的儲存狀態。
請參照第4圖，其所繪示為本發明第一實施例的一次編程非揮發性記憶體的讀取感測方法。以下以第3圖OTP記憶胞Cn2為選定記憶胞為例來作說明。首先，於讀取週期開始時，電壓產生器312會輸出供應電壓V1與V2至記憶體陣列320。
如步驟S410所示，將所有位元線預充電至預充電電壓Vpcg。於執行步驟S410時，時序控制器316先動作預充電信號Ppcg，用以控制預充電電路330中所有的開關電晶體ma1~ma4為關閉狀態(close state)，使得位元線BL1~BL4被預充電至預充電電壓Vpcg。之後，時序控制器316不動作預充電信號Ppcg，使得預充電電路330中所有的選擇電晶體ma1~ma4為開路狀態(open state)，而所有位元線BL1~BL4皆維持在預充電電壓Vpcg。
如步驟S420所示，決定一選定OTP記憶胞。於執行步驟S420時，字元線驅動電路313驅動字元線WLn而成為選定字元線，而其他位元線為未選定字元線。另外，行驅動器314驅動行解碼信號Yr2，不驅動行解碼信號Yr1、Yr3、Yr4，所以行選擇器340中選擇電晶體M2為關閉狀態(close state)，其他選擇電晶體M1、M3、M4為開路狀態(open state)。因此，位元線BL1、BL3、BL4為未選定位元線，而位元線BL2為選定位元線並連接至資料線DL。再者，根據選定字元線以及選定位元線可以確定OTP記憶胞Cn2為選定OTP記憶胞。當然，於讀取週期時，步驟S410與步驟S420也可以同時執行。
如步驟S430所示，將選定位元線及資料線DL放電至重置電壓。於執行步驟S430時，時序控制器316動作重置信號Prst，用以控制重置電路370中的開關電晶體 mb為關閉狀態(close state)，使得資料線DL以及選定位元線BL2被放電至重置電壓Vrst。之後，時序控制器316不動作重置信號Pb，使得重置電路370中的開關電晶體mb為開路狀態(open state)。
如步驟S440所示，接收選定OTP記憶胞輸出的記憶胞電流，用以改變資料線DL上的電壓準位。於執行步驟S440時，由於選定位元線BL2連接至資料線DL，且選定位元線BL2以及資料線DL被放電至重置電壓Vrst。因此，選定OTP記憶胞所產生的記憶胞電流流經選定位元線BL2並對資料線DL進行充電，使得資料線DL上的電壓準位由重置電壓Vrst開始往上變化。
如步驟S450所示，致能感測放大器360並產生輸出信號。於執行步驟S440時，時序控制器316動作致能信號 EN，進而致能感測放大器360，使得感測放大器360判斷比較電壓Vcmp與資料線DL上的電壓準位，並據以產生輸出資料Dout。而輸出資料Dout即代表選定記憶胞的儲存狀態。
接著，如步驟S460所示，是否還要讀取其他OTP記憶胞。如果還需要讀取其他OTP記憶胞則回到步驟S410；若不需要讀取其他OTP記憶胞時，則結束讀取週期。
請參照第5圖，其所繪示為本發明第一實施例的一次編程非揮發性記憶體於讀取週期時的相關信號示意圖。基本上，時序控制器316係根據時脈信號CLK來產生預充電信號Ppcg、重置信號Pb與致能信號EN。且感測放大器360可在時脈信號CLK的一個時脈週期判斷出一個OTP選定記憶胞的儲存狀態。
如第5圖所示，時間點t1至時點t6為時脈週期I且選定字元線WLn與一條選定位元線被驅動。首先，於時間點t1至時間點t2，預充電信號Ppcg動作，資料線DL被預充電至預充電電壓Vpcg。接著，於時間點t2至時間點t3，重置電信號Prst動作，資料線DL被放電至重置電壓Vrst。
於時間點t3至時間點t4，資料線DL接收選定OTP記憶胞的記憶胞電流，使得資料線DL上的電壓準位由重置電壓Vrst開始往上變化。基本上，資料線DL上電壓準位變化的速度係由選定OTP記憶胞的記憶胞電流決定。當選定OTP記憶胞的記憶胞電流較大，資料線DL上電壓準位變化的速度較快；反之，當選定OTP記憶胞的記憶胞電流較小，資料線DL上電壓準位變化的速度較慢。
於時間點t4時，致能信號EN動作，並使得致能感測放大器360運作，用以判斷比較電壓Vcmp與資料線DL上的電壓準位之間的關係。並且，於時間點t5時，由於比較電壓Vcmp小於資料線DL上的電壓準位，致能感測放大器360產生第一準位(例如高邏輯準位)的輸出信號，用以代表選定OTP記憶胞為低阻抗的儲存狀態。
再者，時間點t6至時點t11為時脈週期II且選定字元線WLn-1與一條選定位元線被驅動。首先，於時間點t6至時間點t7，預充電信號Ppcg動作，資料線DL被預充電至預充電電壓Vpcg。接著，於時間點t7至時間點t8，重置電信號Prst動作，資料線DL被放電至重置電壓Vrst。
於時間點t8至時間點t9，資料線DL接收選定OTP記憶胞的記憶胞電流，使得資料線DL上的電壓準位由重置電壓Vrst開始往上變化。
於時間點t9時，致能信號EN動作，並使得致感測放大器360運作，用以判斷比較電壓Vcmp與資料線DL上的電壓準位之間的關係。並且，於時間點t10時，由於比較電壓Vcmp大於資料線DL上的電壓準位，致能感測放大器360產生第二準位(例如低邏輯準位)的輸出信號，用以代表選定OTP記憶胞為高阻抗的儲存狀態。
同理，時脈週期III的動作原理與上述類似，不再贅述。
由以上的說明可知，本發明於讀取週期(read cycle)，選定OTP記憶胞所對應的選定位元線係持續連接於資料線DL，使得選定OTP記憶胞所產生的記憶胞電流可以持續地充電資料線DL，並且感測放大器360可以判斷選定記憶胞的儲存狀態。
在第5圖中，時序控制器316僅在一個時脈週期中致能一感測放大器360。當然，在此領域的技術人員也可以控制時序控制器316在一個時脈週期中多次致能感測放大器360，使得感測放大器360多次比較資料線DL與比較電壓Vcmp並產生多個比較結果。而輸出信號Dout是根據多個比較結果而產生。因此，由輸出信號Dout來決定選定OTP記憶胞的儲存狀態將可大幅降低感測放大器360誤判的機率。
除此之外，也可以在第3圖的感測放大器360中增加一個漏電流補償器(leakage current compensator)。此漏電流補償器為一個偏壓的MOS電晶體，其汲極連接至資料線DL，源極練接至接地電壓，閘極連接至一偏壓電壓。漏電流補償器可以根據偏壓電壓產生一補償電流。此補償電流可以補償行選擇器340中沒有被選到的電晶體所產生的漏電流。如此，比較器362才可以接收到由選定OTP記憶胞輸出的正確記憶胞電流，用以正確的判斷選定記憶胞的儲存狀態。
再者，上述第3圖所示之一次編程非揮發性記憶體中，係利用單端點模式(single ended mode)的感測放大器360來感測選定OTP記憶胞的儲存狀態。當然，本發明之一次編程非揮發性記憶體中，也可利用差動模式(differential mode)的感測放大器來感測選定OTP記憶胞的儲存狀態。
請參照第6A圖與第6B圖，其所繪示為一次編程非揮發性記憶體中運用於具差動模式感測放大器的各種OTP記憶胞之示意圖。
如第6A圖所示，OTP非揮發性記憶體係由2×2個OTP記憶胞C11、C12、C21、C22組成一記憶體陣列(memory array)。其中，每個OTP記憶胞C11、C12、C21、C22係由六個電子元件所構成，可進一步再被區分為二個晶胞元件(cell element)。其中，二個晶胞元件的儲存狀態為互補的儲存狀態(complementary storage state)。當然，本發明的記憶胞陣列數目，可以根據實際需要而更改為M×N大小的記憶體陣列，亦即M條字元線與2N條位元線，且M與N為正整數。
在第6A圖中，OTP記憶胞C11、C21為第一型OTP記憶胞；OTP記憶胞C12、C22為第二型OTP記憶胞。
以第一型OTP記憶胞C11為例來說明。第一型OTP記憶胞C11中，晶胞元件a11包括：一選擇電晶體T與二電容器c1、c2；以及，晶胞元件a11’包括：一選擇電晶體T、一電阻r1與一電容器c1。很明顯地，第一型OTP記憶胞C11中，晶胞元件a11為高阻抗的儲存狀態，晶胞元件a11’為低阻抗的儲存狀態。
再者，晶胞元件a11中，選擇電晶體T的閘極連接至字元線WL1；選擇電晶體T的第一源/汲端與供應電壓V1之間連接電容器c1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL1。晶胞元件a11’中，選擇電晶體T的閘極連接至字元線WL1；選擇電晶體T的第一源/汲端與供應電壓V1之間連接電阻r1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL1’。其中，位元線BL1與位元線BL1’係為互補的位元線對(complementary bit line pair)。
以第二型OTP記憶胞C12為例來說明。第二型OTP記憶胞C12中，晶胞元件a12包括：一選擇電晶體T、一電阻r1與一電容器c1；以及，晶胞元件a12’包括：一選擇電晶體T與二電容器c1、c2。很明顯地，第二型OTP記憶胞C12中，晶胞元件a12為低阻抗的儲存狀態，晶胞元件a12’為高阻抗的儲存狀態。
再者，晶胞元件a12中，選擇電晶體T的閘極連接至字元線WL1；選擇電晶體T的第一源/汲端與供應電壓V1之間連接電阻r1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL2。晶胞元件a12’中，選擇電晶體T的閘極連接至字元線WL1；選擇電晶體T的第一源/汲端與供應電壓V1之間連接電容器c1，第一源/汲端與供應電壓V2之間連接電容器c2；選擇電晶體T的第二源/汲端連接至位元線BL2’。其中，位元線BL2與位元線BL2’係為互補的位元線對。
再者，根據被驅動的字元線與位元線對，即可由記憶胞陣列中決定一選定OTP記憶胞(selected OTP memory cell)。舉例來說，當字元線WL2與位元線對BL1與BL1’動作時，OTP記憶胞C21即為選定OTP記憶胞。此時，晶胞元件a21會產生記憶胞電流至位元線BL1，晶胞元件a21’會產生記憶胞電流至位元線BL1’。由以上的說明可知，當字元線WL2為選定字元線且位元線對BL1與BL1’為選定位元線對時，OTP記憶胞C21即為選定OTP記憶胞。
如第6B圖所示，OTP非揮發性記憶體係由2×2個OTP記憶胞C11、C12、C21、C22組成一記憶體陣列。其中，每個OTP記憶胞C11、C12、C21、C22係由六個電子元件所構成，可進一步再被區分為二個晶胞元件。其中，二個晶胞元件的儲存狀態為互補的儲存狀態。
在第6B圖中。OTP記憶胞C11、C21為第一型OTP記憶胞；OTP記憶胞C12、C22為第二型OTP記憶胞。
以第一型OTP記憶胞C11為例來說明。第一型OTP記憶胞C11中，晶胞元件a11包括：一選擇電晶體T1、一偏壓電晶體T2、與一電容器c1；以及，晶胞元件a11’包括：一選擇電晶體T1、一偏壓電晶體T2與一電阻r1。很明顯地，第一型OTP記憶胞C11中，晶胞元件a11為高阻抗的儲存狀態，晶胞元件a11’為低阻抗的儲存狀態。
再者，晶胞元件a11中，選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL1。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電容器c1。晶胞元件a11’中，選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL1’。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電阻r1。其中，位元線BL1與位元線BL1’係為互補的位元線對。
以第二型OTP記憶胞C12為例來說明。第二型OTP記憶胞C12中，晶胞元件a12包括：一選擇電晶體T1、一偏壓電晶體T2與一電阻r1；以及，晶胞元件a11’包括：一選擇電晶體T1、一偏壓電晶體T2、與一電容器c1。很明顯地，第二型OTP記憶胞C12中，晶胞元件a12為低阻抗的儲存狀態，晶胞元件a12’為高阻抗的儲存狀態。
再者，晶胞元件a12中，選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL2。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電阻r1。晶胞元件a12’中，選擇電晶體T1的閘極連接至字元線WL1；選擇電晶體T1的第一源/汲端連接至偏壓電晶體T2的第一源/汲端；選擇電晶體T1的第二源/汲端連接至位元線BL2’。偏壓電晶體T2的閘極連接至供應電壓V2；偏壓電晶體T2的第二源/汲端與供應電壓V1之間連接電容器c1。其中，位元線BL2與位元線BL2’係為互補的位元線對。
同理，根據被驅動的字元線與位元線對，即可由記憶胞陣列中決定一選定OTP記憶胞(selected OTP memory cell)。舉例來說，當字元線WL2為選定字元線且位元線對BL1與BL1’為選定位元線對時，OTP記憶胞C21即為選定OTP記憶胞。
請參照第7圖，其所繪示為本發明一次編程非揮發性記憶體的第二實施例示意圖。一次編程非揮發性記憶體500包括：控制電路510、記憶體陣列520、預充電電路530、行選擇器540、感測放大器560與重置電路570。其中，記憶體陣列520中包括複數個OTP記憶胞。再者，第7圖僅繪示第n列OTP記憶胞Cn1~Cn2對應的連接至二個位元線對BL1、BL1’、BL2、BL2’。再者，OTP記憶胞Cn1~Cn2可為第6A圖或者第6B圖所揭露之OTP記憶胞。再者，第7圖中的控制電路510之動作原理與第3圖中的控制電路310相同，此處不再贅述。
預充電電路530中包括4個開關電晶體ma1、ma1’、ma2、ma2’，開關電晶體ma1、ma1’、ma2、ma2’的控制端接收預充電信號Ppcg，開關電晶體ma1、ma1’、ma2、ma2’的第一端連接至一預充電電壓Vpcg；開關電晶體ma1、ma1’、ma2、ma2’的第二端連接至對應的位元線BL1、BL1’、BL2、BL2’。當預充電信號Ppcg動作時，所有的位元線BL1、BL1’、BL2、BL2’皆被預充電至預充電電壓Vpcg。
行選擇器540中包括4個選擇電晶體M1、M1’、M2、M2’，選擇電晶體M1、M1’的控制端接收行解碼信號Yr1，選擇電晶體M2、M2’的控制端接收行解碼信號Yr2，選擇電晶體M1、M1’、M2、M2’的第一端連接至對應的位元線BL1、BL1’、BL2、BL2’；選擇電晶體M1、M2的第二端連接至資料線DL，選擇電晶體M1’、M2’的第二端連接至參考線REF。基本上，行驅動器514每次僅會動作行解碼信號Yr1與Yr2其中之一，以決定選定位元線對。
重置電路570中包括開關電晶體mb、mb’，開關電晶體mb、mb’的控制端接收重置電信號Prst，開關電晶體mb的第一端連接至資料線DL，開關電晶體mb的第二端連接至重置電壓Vrst(例如接地電壓)；開關電晶體mb’的第一端連接至參考線REF，開關電晶體mb的第二端連接至重置電壓Vrst。當重置電信號Prst動作時，字元線DL與參考線REF皆被放電至重置電壓Vrst。
感測放大器560中包括一比較器562連接至資料線DL與參考線REF，並於該致能信號EN動作時，根據該資料線DL的一電壓準位與該參考線REF上的該比較電壓Vcmp來產生一輸出信號Dout。
根據本發明的實施例，於一次編程非揮發性記憶體的讀取週期(read cycle)時，電壓產生器512產生供應電壓V1與V2至記憶體陣列520。於決定選定OTP記憶胞之前，時序控制器516先動作預充電信號Ppcg，並使得所有位元線BL1、BL1’、BL2、BL2’預充電至預充電電壓Vpcg。接著，根據字元線驅動器513決定一選定字元線，以及其他的未選定字元線。行驅動器514決定一選定位元線對，以及其他未選定位元線對。因此，根據選定字元線與選定位元線對即決定一選定OTP記憶胞且使得選定OTP記憶胞對應的位元線對分別連接至資料線DL與參考線REF。當然，於讀取週期時，控制電路510也可以在選定OTP記憶胞決定的同時動作預充電信號Ppcg。
接著，動作重置電信號Prst，使得資料線DL、參考線REF及選定記憶胞對應的位元線對被放電至重置電壓Vrst。之後，於致能信號EN動作時，感測放大器560即可判斷參考線REF上的比較電壓Vcmp與資料線DL上的電壓準位，並據以產生輸出資料Dout。而輸出資料Dout即可代表選定記憶胞的儲存狀態。
由以上的說明可知，選定記憶胞中的二個晶胞元件可產生二個記憶胞電流，經由對應的位元線對可分別對資料線 DL與參考線REF進行充電。並且，於感測放大器560被致能時，比較器562及可根據資料線DL上的電壓準位以及參考線REF上的比較電壓Vcmp來產生輸出信號Dout，用以指示選定記憶胞係為第一型OTP記憶胞或者第二型OTP記憶胞。
再者，由於二個晶胞元件中係為互補的儲存狀態，因此二個記憶胞電流之間的差異非常大，導致資料線DL上的電壓準位以及參考線REF上的比較電壓Vcmp差異很大，因此感測放大器560能夠產生更準確的輸出信號Dout。
當然，上述的實施例經過適度的修改，仍可以達到本發明的目的。舉例來說，第7圖中的感測放大器560中可增加二個漏電流補償器。第一個漏電流補償器為一個偏壓的MOS電晶體，其汲極連接至資料線DL，源極練接至接地電壓，閘極連接至一偏壓電壓。第二個漏電流補償器也為一個偏壓的MOS電晶體，其汲極連接至參考線REF，源極練接至接地電壓，閘極連接至一偏壓電壓。此二漏電流補償器可以根據偏壓電壓各別產生一補償電流。此補償電流可以補償行選擇器540中沒有被選到的電晶體所產生的漏電流。如此，比較器562才可以接收到由選定OTP記憶胞輸出的二個正確記憶胞電流，用以正確的判斷選定記憶胞的儲存狀態。
請參照第8圖，其所繪示為本發明一次編程非揮發性記憶體的第三實施例示意圖。一次編程非揮發性記憶體600包括：控制電路610、記憶體陣列320、預充電電路630、行選擇器640、感測放大器360與重置電路370。其中，記憶體陣列320、重置電路370與感測放大器360與第一實施例相同，此處不再贅述。
相較於第3圖的第一實施例，第三實施例中的時序控制器616不產生預充電信號Ppcg至預充電電路630。而預充電電路630中的4個開關電晶體ma1~ma4，是由行驅動器314輸出的行解碼信號Yr1~Yr4所控制。如此，非選定位元線可以被預充電至預充電電壓Vpcg，而選定位元線將無法被充電至預充電電壓Vpcg。
舉例來說，行驅動器314驅動行解碼信號Yr2為高邏輯準位，而驅動其他行解碼信號Yr1、Yr3、Yr4為低邏輯準位。因此，行選擇器640中選擇電晶體M2為關閉狀態(close state)，M1、M3、M4為開路狀態(open state)。亦即，位元線 BL1、BL3、BL4為非選定位元線，而位元線BL2為選定位元線並連接至資料線DL。由於行解碼信號Yr1、Yr3、Yr4為低邏輯準位，預充電電路630中的開關電晶體ma1、ma3、ma4為關閉狀態(close state)，使得非選定位元線BL1、BL3、BL4被預充電至預充電電壓Vpcg。同時，由於行解碼信號Yr2為高邏輯準位，預充電電路630中的開關電晶體ma2為開路狀態(open state)，使得而選定位元線BL2無法被充電至預充電電壓Vpcg。
請參照第9圖，其所繪示為本發明第三實施例的一次編程非揮發性記憶體的讀取感測方法。以下以第8圖OTP記憶胞Cn2為選定記憶胞為例來作說明。首先，於讀取週期開始時，電壓產生器312會輸出供應電壓V1與V2至記憶體陣列320。
如步驟S710所示，決定一選定OTP記憶胞。也就是說，字元線驅動器313驅動一選定字元線WLn，而行驅動器314驅動行解碼信號Yr2，但不驅動行解碼信號Yr1、Yr3、Yr4。如此，位元線BL1、BL3、BL4為非選定位元線，位元線BL2為選定位元線，並連接至資料線DL。如此，根據選定字元線WLn以及選定位元線BL2，使得OTP記憶胞Cn2成為選定OTP記憶胞。
如步驟S720所示，將非選定位元線預充電至預充電電壓Vpcg。由於行解碼信號Yr1、Yr3、Yr4為低邏輯準位，所以非選定位元線 BL1、BL3、BL4被充電至預充電電壓Vpcg。值得一提的，在第一實施例中，選定位元線以及非選定位元線皆會被預充電至預充電電壓Vpcg。然而，在第三實施例中，僅有非選定位元線被預充電至預充電電壓Vpcg。當然，步驟S710與步驟 S720也可以同時被執行。
如步驟S730所示，將選定位元線BL2以及資料線DL放電至重置電壓Vrst。亦即，時序控制器616動作重置信號Prst。因此，重置電路370中的開關電晶體 mb成為關閉狀態，使得資料線DL以及選定位元線BL2被放電至重置電壓Vrst。之後，時序控制器316不動作重置信號Pb，使得重置電路370中的開關電晶體mb為開路狀態(open state)。其中，預充電電壓Vpcg大於重置電壓Vrst。
如步驟S740所示，接收選定OTP記憶胞輸出的記憶胞電流，用以改變資料線DL上的電壓準位。於執行步驟S740時，由於選定位元線BL2連接至資料線DL，且選定位元線BL2以及資料線DL被放電至重置電壓Vrst。因此，選定OTP記憶胞所產生的記憶胞電流流經選定位元線BL2並對資料線DL進行充電，使得資料線DL上的電壓準位由重置電壓Vrst開始往上變化。
如步驟S750所示，致能感測放大器360並產生輸出信號。由於時序控制器316動作致能信號 EN，進而致能感測放大器360，使得感測放大器360判斷比較電壓Vcmp與資料線DL上的電壓準位，並據以產生輸出資料Dout。而輸出資料Dout即代表選定記憶胞的儲存狀態。當然，在此領域的技術人員也可以控制時序控制器616在一個時脈週期中多次致能感測放大器360，使得感測放大器360多次比較資料線DL與比較電壓Vcmp並產生多個比較結果。而輸出信號Dout是根據多個比較結果而產生。因此，由輸出信號Dout來決定選定OTP記憶胞的儲存狀態將可大幅降低感測放大器360誤判的機率。
接著，如步驟S760所示，是否還要讀取其他OTP記憶胞。如果還需要讀取其他OTP記憶胞則回到步驟S710；若不需要讀取其他OTP記憶胞時，則結束讀取週期。
請參照第10圖，其所繪示為本發明一次編程非揮發性記憶體的第四實施例示意圖。一次編程非揮發性記憶體800包括：控制電路810、記憶體陣列320、預充電電路830、行選擇器840、感測放大器360與重置電路370。其中，記憶體陣列320、重置電路370與感測放大器360與第一實施例相同，此處不再贅述。
控制電路810中包括：電壓產生器312、字元線驅動器313、行驅動器814、時脈產生器315與時序控制器616。其中，電壓產生器312、字元線驅動器313、時脈產生器315與時序控制器616與第三實施例相同，此處不再贅述。
行驅動器814可產生四個讀取用行解碼信號Yr1~Yr4或者四個編程用行解碼信號Yp1~Yp4，用以決定位元線BL1~BL4其中之一為選定位元線。舉例來說，於編程週期時，行驅動器814將讀取用行解碼信號Yr1~Yr4維持在低邏輯準位，而將編程用行解碼信號Yp1~Yp4其中之一驅動為高邏輯準位用來決定選定位元線。而讀取週期時，行驅動器814將編程用行解碼信號Yp1~Yp4維持在低邏輯準位，而將讀取用行解碼信號Yr1~Yr4其中之一驅動為高邏輯準位用來決定選定位元線。
預充電電路830接收讀取用行解碼信號Yr1~Yr4與編程用行解碼信號Yp1~Yp4。預充電電路830可在讀取週期或者編程週期，將非選定位元線預充電至預充電電壓Vpcg。
行選擇器840中包括一讀取用行選擇器842與一編程用行選擇器848。讀取用行選擇器842接收讀取用行解碼信號Yr1~Yr4，編程用行選擇器848接收編程用行解碼信號Yp1~Yp4。其中，讀取用行選擇器842與編程用行選擇器848每次僅有一個會動作。亦即，於編程週期時，讀取用行選擇器842未動作，而編程用行選擇器848根據編程用行解碼信號Yp1~Yp4將選定位元線連接至編程線PL，使得寫入緩衝器870輸出的編程電壓經由編程線PL傳遞至選定OTP記憶胞，並使得選定OTP記憶胞產生記憶胞電流。另外，於讀取週期時，編程用行選擇器848未動作，而讀取用行選擇器842根據讀取用行解碼信號Yr1~Yr4將選定位元線連接至資料線DL，使得選定OTP記憶胞產生的記憶胞電流經由資料線DL傳遞至感測放大器360。
第11圖為第四實施例中的預充電電路與行選擇器。預充電電路830包括八個開關電晶體ma1~ma4、mc1~mc4，用以形成四條預充電路徑(precharge path)。其中，開關電晶體ma1~ma4的控制端接收對應的讀取用行解碼信號Yr1~Yr4，開關電晶體mc1~mc4的控制端接收對應的編程用行解碼信號Yp1~Yp4；開關電晶體ma1~ma4的第一端皆接收預充電電壓Vpcg；開關電晶體ma1~ma4的第二端連接至對應的開關電晶體mc1~mc4的第一端；開關電晶體mc1~mc4的第二端連接至對應的位元線BL1~BL4。因此，第一預充電路徑由讀取用行解碼信號Yr1與編程用行解碼信號Yp1所控制；第二預充電路徑由讀取用行解碼信號Yr2與編程用行解碼信號Yp2所控制；第三預充電路徑由讀取用行解碼信號Yr3與編程用行解碼信號Yp3所控制；第四預充電路徑由讀取用行解碼信號Yr4與編程用行解碼信號Yp4所控制。
行選擇器840中的讀取用行選擇器842包括4個選擇電晶體Mr1~Mr4。選擇電晶體Mr1~Mr4的控制端接收對應的讀取用行解碼信號Yr1~Yr4；選擇電晶體Mr1~Mr4的第一端連接至對應的位元線BL1~BL4；選擇電晶體Mr1~Mr4的第二端連接至資料線DL。
行選擇器840中的編程用行選擇器848包括4個選擇電晶體Mp1~Mp4。選擇電晶體Mp1~Mp4的控制端接收對應的編程用行解碼信號Yp1~Yp4；選擇電晶體Mp1~Mp4的第一端連接至對應的位元線BL1~BL4；選擇電晶體Mp1~Mp4的第二端連接至編程線PL。
根據本發明的第四實施例，於讀取週期時，行驅動器814驅動讀取用行解碼信號Yr1~Yr4其中之一，並將編程用行解碼信號Yp1~Yp4維持在低邏輯準位。如此，選定位元線會連接至資料線DL，而未選定位元線會被預充電至預充電電壓Vpcg。
同理，於編程週期時，行驅動器814驅動編程用行解碼信號Yp1~Yp4其中之一，並將讀取用行解碼信號Yr1~Yr4維持在低邏輯準位。如此，選定位元線會連接至編程線PL，而未選定位元線會被預充電至預充電電壓Vpcg。
舉例來說，於讀取週期時，行驅動器814將讀取用行解碼信號Yr1驅動為高邏輯準位，其他讀取用行解碼信號Yr2~Yr4以及編程用行解碼信號Yp1~Yp4維持在低邏輯準位。如此，位元線BL1為選定位元線並被讀取用行選擇器連接至資料線DL。再者，位元線BL2~BL4為未選定位元線，預充電電路830的第二預充電路徑、第三預充電路徑、第四預充電路徑成為關閉狀態(close state)，用以將位元線BL2~BL4預充電至預充電電壓Vpcg。
當未選定位元線BL2~BL4被預充電至預充電電壓Vpcg後，選擇位元線BL1與資料線DL被重置電路370放電至重置電壓Vrst。接著，選定OTP記憶胞產生的記憶胞電流經過選定位元線BL對資料線DL進行充電。如此，資料線DL上的電壓會由重置電壓Vrst逐漸升高。
充電一段時間之後，時序控制器616動作致能信號EN，使得感測放大器360被致能，並產生輸出信號Dout。亦即，感測放大器360根據比較電壓Vcmp以及資料線DL上的電壓來產生輸出信號Dout，用以指示選定OTP記憶胞的儲存狀態。
除此之外，第四實施例也可以適當地修正。舉例來說，可在第8圖與第10圖的感測放大器360中增加一個漏電流補償器，用以補償行選擇器640、840中沒有被選到的電晶體所產生的漏電流。
由以上說明可知，本發明的優點在於提出一種一次編程非揮發性記憶體及其讀取感測方法。於讀取週期，選定OTP記憶胞所對應的選定位元線持續連接於感測放大器並進行充電，而根據充電的電壓準位變化來判斷選定OTP記憶胞的儲存狀態。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、104‧‧‧OTP記憶胞
106、108‧‧‧隔絕電晶體
110‧‧‧預充電電路
114‧‧‧位元線感測放大器
200~208‧‧‧步驟流程
300、500、600、800‧‧‧一次編程非揮發性記憶體
310、510、610、810‧‧‧控制電路
312、512‧‧‧電壓產生器
313、513‧‧‧字元線驅動器
314、514、814‧‧‧行驅動器
315、515‧‧‧時脈產生器
316、516、616‧‧‧時序控制器
320、520‧‧‧記憶體陣列
330、530、630、830‧‧‧預充電電路
340、540、640、840‧‧‧行選擇器
360、560‧‧‧感測放大器
362、562‧‧‧比較器
370、570‧‧‧重置電路
842‧‧‧讀取用行選擇器
848‧‧‧編程用行選擇器
870‧‧‧寫入緩衝器
S410~S460、S710~S760‧‧‧步驟流程
第1A圖至第1C圖所繪示為US8,223,526所揭露之反熔絲型OTP非揮發性記憶體、讀取感測方法、與相關信號示意圖。 第2A圖與第2B圖所繪示為組成本發明一次編程非揮發性記憶體的各種OTP記憶胞示意圖。 第3圖所繪示為本發明一次編程非揮發性記憶體的第一實施例示意圖。 第4圖所繪示為本發明第一實施例一次編程非揮發性記憶體的讀取感測方法。 第5圖所繪示為本發明一次編程非揮發性記憶體於讀取週期時的相關信號示意圖。 第6A圖與第6B圖所繪示為一次編程非揮發性記憶體中運用於具差動模式感測放大器的各種OTP記憶胞之示意圖。 第7圖所繪示為本發明一次編程非揮發性記憶體的第二實施例示意圖。 第8圖所繪示為本發明一次編程非揮發性記憶體的第三實施例示意圖。 第9圖所繪示為本發明第二實施例一次編程非揮發性記憶體的讀取感測方法。 第10圖所繪示為本發明一次編程非揮發性記憶體的第四實施例示意圖。 第11圖為第四實施例中的預充電電路與行選擇器。
312‧‧‧電壓產生器
313‧‧‧字元線驅動器
314‧‧‧行驅動器
315‧‧‧時脈產生器
320‧‧‧記憶體陣列
360‧‧‧感測放大器
362‧‧‧比較器
370‧‧‧重置電路
600‧‧‧一次編程非揮發性記憶體
610‧‧‧控制電路
616‧‧‧時序控制器
630‧‧‧預充電電路
640‧‧‧行選擇器

Claims (27)

  1. 一種一次編程非揮發性記憶體，包括： 一記憶體陣列，具有M×N個記憶胞，且該記憶體陣列連接至M條字元線與N條位元線； 一控制電路，具有一電壓產生器，產生多個供應電壓至該記憶體陣列；一字元線驅動器，連接至該M條字元線，用以決定該M條字元線其中之一為一選定字元線；一行驅動器，產生N個行解碼信號，且該N個行解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一重置信號與一致能信號； 一行選擇器，連接於該N條位元線與一資料線，且該行選擇器根據該N個行解碼信號決定該N條位元線其中之一為一選定位元線以及其他(N-1)條位元線為非選定位元線，並將該選定位元線連接至該資料線； 一預充電電路，連接於該N條位元線，該預充電電路根據該N個行解碼信號而供應一預充電電壓至該(N-1)條非選定位元線； 一重置電路，連接於該資料線，且於該重置信號動作時，提供一重置電壓至該資料線，且該預充電電壓大於該重置電壓；以及 一感測放大器，連接至該資料線並接收一比較電壓，並於該致能信號動作時，至少比較該資料線的一電壓準位與該比較電壓一次來產生一輸出信號。
  2. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該預充電電路包括：N個開關電晶體；該N個開關電晶體的控制端接收對應的該N個行解碼信號，該N個開關電晶體的第一端連接至該預充電電壓；以及，該N個開關電晶體的第二端連接至對應的該N條位元線。
  3. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該行選擇器包括：N個選擇電晶體；且該N個選擇電晶體的控制端接收對應的N個行解碼信號，該N個選擇電晶體的第一端連接至對應的該N條位元線；以及該N個選擇電晶體的第二端連接至該資料線。
  4. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該重置電路包括：一開關電晶體；該開關電晶體的一控制端接收該重置電信號，該開關電晶體的一第一端連接至該資料線，該開關電晶體的一第二端連接至該重置電壓。
  5. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該感測放大器包括：一比較器，連接至該資料線並接收該比較電壓，並於該致能信號動作時，至少比較該資料線的該電壓準位與該比較電壓一次來產生該輸出信號。
  6. 如申請專利範圍第5項所述之一次編程非揮發性記憶體，其中該感測放大器中更包括一漏電流補償器。
  7. 如申請專利範圍第6項所述之一次編程非揮發性記憶體，其中該漏電流補償器包括一MOS電晶體，具有一控制端接收一偏壓電壓，一第一端連接至該資料線，一第二端接收一接地電壓。
  8. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中當該致能信號動作時，該感測放大器比較該資料線的該電壓準位與該比較電壓多次後，並據以產生該輸出信號。
  9. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該選定字元線與該選定位元線可決定該記憶體陣列中的一選定記憶胞。
  10. 如申請專利範圍第9項所述之一次編程非揮發性記憶體，其中於一讀取週期時，該選定記憶胞所產生的一記憶胞電流對該資料線進行充電，使得該資料線上的該電壓準位由該重置電壓開始變化。
  11. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該些供應電壓包括一第一供應電壓與一第二供應電壓，且該M×N個記憶胞中具有一第一記憶胞，包括： 一第一選擇電晶體，具有一閘極連接至該些字元線中的一第一字元線，一第一源/汲端，以及一第二第一源/汲端連接至該些位元線中的一第一位元線； 一第一電容器，連接於該第一選擇電晶體的該第一源/汲端與該第一供應電壓之間；以及 一第二電容器，連接於該第一選擇電晶體的該第一源/汲端與該第二供應電壓之間。
  12. 如申請專利範圍第11項所述之一次編程非揮發性記憶體，其中該M×N個記憶胞中具有一第二記憶胞，包括： 一第二選擇電晶體，具有一閘極連接至該些字元線中的一第二字元線，一第一源/汲端，以及一第二第一源/汲端連接至該些位元線中的一第二位元線； 一第一電阻，連接於該第二選擇電晶體的該第一源/汲端與該第一供應電壓之間；以及 一第三電容器，連接於該第二選擇電晶體的該第一源/汲端與該第二供應電壓之間。
  13. 如申請專利範圍第1項所述之一次編程非揮發性記憶體，其中該些供應電壓包括一第一供應電壓與一第二供應電壓，且該M×N個記憶胞中具有一第一記憶胞，包括： 一第一選擇電晶體，具有一閘極連接至該些字元線中的一第一字元線，一第一源/汲端，以及一第二第一源/汲端連接至該些位元線中的一第一位元線； 一第一偏壓電晶體，具有一閘極連接至該第二供應電壓，一第一源/汲端連接至該第一選擇電晶體的該第一源/汲端，以及一第二第一源/汲端；以及 一第一電容器，連接於該第一偏壓電晶體的該第二源/汲端與該第一供應電壓之間。
  14. 如申請專利範圍第13項所述之一次編程非揮發性記憶體，其中該M×N個記憶胞中具有一第二記憶胞，包括： 一第二選擇電晶體，具有一閘極連接至該些字元線中的一第二字元線，一第一源/汲端，以及一第二第一源/汲端連接至該些位元線中的一第二位元線； 一第二偏壓電晶體，具有一閘極連接至該第二供應電壓，一第一源/汲端連接至該第二選擇電晶體的該第一源/汲端，以及一第二第一源/汲端；以及 一第一電阻，連接於該第二偏壓電晶體的該第二源/汲端與該第一供應電壓之間。
  15. 一種一次編程非揮發性記憶體的讀取感測方法，該一次編程非揮發性記憶體具有複數個記憶胞所組成的一記憶體陣列，且該記憶體陣列連接至複數條位元線，該讀取方法包括下列步驟： 由該記憶體陣列中決定一選定記憶胞，其中該些位元線的其中之一定義為一選定位元線，且該選定位元線連接至該選定記憶胞，其他位元線定義為非選定位元線； 將該些非選定位元線預充電至一預充電電壓； 將該選定位元線連接至一資料線，並且將該資料線放電至一重置電壓，其中該預充電電壓大於該重置電壓； 接收該選定記憶胞所輸出的一記憶胞電流，使得該資料線上的一電壓準位由該重置電壓開始變化；以及 至少比較該資料線上的該電壓準位以及一比較電壓一次以產生一輸出信號。
  16. 如申請專利範圍第15項所述之讀取感測方法，其中當該些非選定位元線預充電至該預充電電壓時，該選定位元線也預充電至該預充電電壓。
  17. 如申請專利範圍第15項所述之讀取感測方法，其中，更包括比較該資料線的該電壓準位與該比較電壓多次後，並據以產生該輸出信號。
  18. 一種一次編程非揮發性記憶體，包括： 一記憶體陣列，具有M×N個記憶胞，且該記憶體陣列連接至M條字元線與N條位元線； 一控制電路，具有一電壓產生器，產生多個供應電壓至該記憶體陣列；一字元線驅動器，連接至該M條字元線，用以決定該M條字元線其中之一為一選定字元線；一行驅動器，產生N個讀取用行解碼信號與N個編程用行解碼信號；以及，一時序控制器，產生一重置信號與一致能信號； 一行選擇器，包括一讀取用行選擇器連接至該N條位元線與一資料線，以及一編程用行選擇器連接至該N條位元線與一編程線；其中，根據該N個讀取用行解碼信號與該N個編程用行解碼信號，使得該讀取用行選擇器與該編程用行選擇器其中之一可以運作；根據該N個讀取用行解碼信號，該讀取用行選擇器決定該N條位元線其中之一為一選定位元線以及其他(N-1)條位元線為非選定位元線，且該選定位元線連接至該資料線；以及根據該N個編程用行解碼信號，該編程用行選擇器決定該N條位元線其中之一為該選定位元線以及其他(N-1)條位元線為非選定位元線，且該選定位元線連接至該編程線； 一預充電電路，連接於該N條位元線，該預充電電路根據該N個編程用行解碼信號與該N個讀取用行解碼信號而供應一預充電電壓至該(N-1)條非選定位元線； 一重置電路，連接於該資料線，且於該重置信號動作時，提供一重置電壓至該資料線，且該預充電電壓大於該重置電壓； 一感測放大器，連接至該資料線並接收一比較電壓，並於該致能信號動作時，至少比較該資料線的一電壓準位與該比較電壓一次來產生一輸出信號；以及 一寫入緩衝器，連接至該編程線。
  19. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中該預充電電路包括：N條預充電路徑連接至對應的N條位元線，且根據該N個編程用行解碼信號與該N個讀取用行解碼信號，使得(N-1)條預充電路徑供應該預充電電壓至該(N-1)條非選定位元線。
  20. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中該讀取用行選擇器包括：N個選擇電晶體；且該N個選擇電晶體的控制端接收對應的N個讀取用行解碼信號，該N個選擇電晶體的第一端連接至對應的該N條位元線；以及該N個選擇電晶體的第二端連接至該資料線。
  21. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中該編程用行選擇器包括：N個選擇電晶體；且該N個選擇電晶體的控制端接收對應的N個編程用行解碼信號，該N個選擇電晶體的第一端連接至對應的該N條位元線；以及該N個選擇電晶體的第二端連接至該編程線。
  22. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中該重置電路包括：一開關電晶體；該開關電晶體的一控制端接收該重置電信號，該開關電晶體的一第一端連接至該資料線，該開關電晶體的一第二端連接至該重置電壓。
  23. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中該感測放大器包括：一比較器，連接至該資料線並接收該比較電壓，並於該致能信號動作時，至少比較該資料線的該電壓準位與該比較電壓一次來產生該輸出信號。
  24. 如申請專利範圍第23項所述之一次編程非揮發性記憶體，其中該感測放大器中更包括一漏電流補償器。
  25. 如申請專利範圍第24項所述之一次編程非揮發性記憶體，其中該漏電流補償器包括一MOS電晶體，具有一控制端接收一偏壓電壓，一第一端連接至該資料線，一第二端接收一接地電壓。
  26. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中當該致能信號動作時，該感測放大器比較該資料線的該電壓準位與該比較電壓多次後，並據以產生該輸出信號。
  27. 如申請專利範圍第18項所述之一次編程非揮發性記憶體，其中於一讀取週期時，該選定記憶胞所產生的一記憶胞電流對該資料線進行充電，使得該資料線上的該電壓準位由該重置電壓開始變化。
TW106119193A 2017-03-06 2017-06-09 一次編程非揮發性記憶體及其讀取感測方法 TWI618074B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/450,503 2017-03-06
US15/450,503 US9786383B2 (en) 2015-02-25 2017-03-06 One time programmable non-volatile memory and read sensing method thereof

Publications (2)

Publication Number Publication Date
TWI618074B true TWI618074B (zh) 2018-03-11
TW201833935A TW201833935A (zh) 2018-09-16

Family

ID=62189346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119193A TWI618074B (zh) 2017-03-06 2017-06-09 一次編程非揮發性記憶體及其讀取感測方法

Country Status (2)

Country Link
CN (1) CN108538334B (zh)
TW (1) TWI618074B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
TWI813175B (zh) * 2022-02-22 2023-08-21 華邦電子股份有限公司 記憶體及其感測放大裝置
US12094543B2 (en) 2022-03-25 2024-09-17 Winbond Electronics Corp. Memory and sense amplifying device thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696607B (zh) * 2019-03-13 2022-05-17 力旺电子股份有限公司 可编程可抹除的非易失性存储器
CN109979504B (zh) * 2019-03-29 2020-12-01 长江存储科技有限责任公司 一种静态随机存取存储器控制电路
WO2022087793A1 (zh) * 2020-10-26 2022-05-05 华为技术有限公司 一种数据读取电路及数据读取电路的控制方法
CN116170160B (zh) * 2023-03-01 2024-04-19 北京大学 一种物理不可克隆函数电路及其应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070211544A1 (en) * 2004-12-24 2007-09-13 Riichiro Takemura Semiconductor device
US20120063196A1 (en) * 2010-09-14 2012-03-15 Samsung Electronics Co., Ltd. Resistive memory device and method of controlling refresh operation of resistive memory device
US20130077381A1 (en) * 2011-09-23 2013-03-28 Euipil Kwon Highly integrated programmable non-volatile memory and manufacturing method thereof
TWI406287B (zh) * 2006-12-29 2013-08-21 Sidense Corp 高速可程式化一次（ｏｔｐ）之感測方式及裝置
US20140185362A1 (en) * 2011-08-24 2014-07-03 Rambus Inc. System and method for performing memory operations on rram cells
US20150262623A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Memory device
TW201603025A (zh) * 2014-07-08 2016-01-16 力旺電子股份有限公司 非揮發性記憶體及其行解碼器
TW201631593A (zh) * 2015-02-25 2016-09-01 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480419B2 (en) * 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
JP2010015650A (ja) * 2008-07-04 2010-01-21 Toshiba Corp 半導体記憶装置
JP2010170609A (ja) * 2009-01-22 2010-08-05 Toshiba Corp 不揮発性半導体記憶装置
KR20140080311A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 원-타임 프로그램 메모리 장치 및 이의 테스트 방법
KR102132247B1 (ko) * 2014-04-03 2020-07-13 에스케이하이닉스 주식회사 원-타임 프로그램 메모리
KR20160052278A (ko) * 2014-11-04 2016-05-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070211544A1 (en) * 2004-12-24 2007-09-13 Riichiro Takemura Semiconductor device
TWI406287B (zh) * 2006-12-29 2013-08-21 Sidense Corp 高速可程式化一次（ｏｔｐ）之感測方式及裝置
US20120063196A1 (en) * 2010-09-14 2012-03-15 Samsung Electronics Co., Ltd. Resistive memory device and method of controlling refresh operation of resistive memory device
US20140185362A1 (en) * 2011-08-24 2014-07-03 Rambus Inc. System and method for performing memory operations on rram cells
US20130077381A1 (en) * 2011-09-23 2013-03-28 Euipil Kwon Highly integrated programmable non-volatile memory and manufacturing method thereof
US20150262623A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Memory device
TW201603025A (zh) * 2014-07-08 2016-01-16 力旺電子股份有限公司 非揮發性記憶體及其行解碼器
TW201631593A (zh) * 2015-02-25 2016-09-01 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
TWI813175B (zh) * 2022-02-22 2023-08-21 華邦電子股份有限公司 記憶體及其感測放大裝置
US12094543B2 (en) 2022-03-25 2024-09-17 Winbond Electronics Corp. Memory and sense amplifying device thereof

Also Published As

Publication number Publication date
TW201833935A (zh) 2018-09-16
CN108538334A (zh) 2018-09-14
CN108538334B (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
TWI569276B (zh) 一次編程非揮發性記憶體及其讀取感測方法
TWI618074B (zh) 一次編程非揮發性記憶體及其讀取感測方法
US9786383B2 (en) One time programmable non-volatile memory and read sensing method thereof
EP0994484B1 (en) Memory cell sense amplifier
KR102324591B1 (ko) 프리차지를 갖는 메모리 감지 증폭기
JP5575243B2 (ja) メモリブロック・スイッチングを改善した半導体メモリ
JP4413406B2 (ja) 不揮発性半導体メモリ及びそのテスト方法
US7978499B2 (en) Semiconductor storage device
US9093169B2 (en) Nonvolatile semiconductor memory apparatus and data sensing method thereof
US8154941B2 (en) Non-volatile semiconductor memory device and method of writing data therein
JPH097383A (ja) 不揮発性半導体メモリ装置とそのワードライン駆動方法
US10615167B2 (en) Memory device including OTP memory cell and program method thereof
US9991003B2 (en) Methods for reading and operating memory device including efuse
US9418763B2 (en) Memory array, memory device, and methods for reading and operating the same
US7715240B2 (en) Circuit and method of generating high voltage for programming operation of flash memory device
US11837287B2 (en) Memory sense amplifier with precharge
JP2002217295A (ja) 半導体装置
JP2008004264A (ja) 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法
US12002536B2 (en) Sensing module, memory device, and sensing method applied to identify un-programmed/programmed state of non-volatile memory cell
US10002672B2 (en) Memory device with progressive row reading and related reading method
KR20240085557A (ko) 비휘발성 메모리 장치에서 데이터를 리드하기 위한 장치 및 방법