CN109949837B - 存储装置的漏电流补偿读取方法 - Google Patents

Abstract

一种存储装置，包括存储单元阵列，存储单元阵列包含位线及偏压电路单元。感测放大器具有耦接到数据线的数据线输入、和一参考输入。可控参考电流源可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，读取操作包括第一阶段和第二阶段，在第一阶段中阵列被偏压以在被选位线上感应漏电流，在第二阶段中阵列被偏压以读取被选位线上的被选存储单元。装置上的电路被设置以在第一阶段中采样漏电流，并在第二阶段中控制可控参考电流源为所采样的漏电流的一函数。

Description

存储装置的漏电流补偿读取方法

技术领域

本发明是有关于一种集成电路存储器，且特别是有关于一种于大尺寸存储阵列中准确感测数据的技术。

背景技术

集成电路存储装置中的存储阵列的尺寸一直在稳地增加。因此，大尺寸存储阵列中的单一位线耦接至非常多的各个的存储单元。在被选存储单元感测数据的期间，耦接到位线的未选存储单元产生可干扰感测电路操作的漏电流。随着未选的存储单元的数量增加，漏电流增加并且减小了阵列可用的感测边界(margin)。

遇到这个问题的存储阵列类型包括可编程电阻存储装置，其具有交叉架构的高密度单元阵列，例如名称为「SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY」的美国专利第6,579,760号，由Lung于2003年6月17日发布。已开发的交叉点架构具有串联于双向(ovonic)阈值开关的相变化存储元件。其他架构也已利用，包括多种二维和三维阵列结构。即使在截止的状态下，可编程电阻式存储单元也可传导少量的漏电流。因此，在这些装置中对漏电流的补偿已被研究。参见Oh等人于2007年7月17日发布的名称为「PHASE CHANGEMEMORY DEVICE PROVIDING COMPENSATION FOR LEAKAGE CURRENT」的美国专利第7,245,526号。

相仿的漏电流问题也出现在其他存储器架构中，包含例如NOR快闪架构。

需要提供可补偿此漏电流效应的技术，并增进高密度存储阵列的读取边界。

发明内容

本案技术补偿来自未选存储单元的漏电流，适用于包括交叉点存储阵列的高密度存储器。利用本案所描述的技术，可以减少由漏电流引起的读取边界的损失。

本案所描述的存储装置包含一存储单元阵列，存储单元阵列包括位线、及偏压电路以施加多个偏压配置至存储单元阵列。感测放大器具有耦接到数据线的数据线输入、和一参考输入。行译码器耦接到阵列中的位线，并将被选位线耦接到数据线。数据线负载电路耦接到数据线，且用于与偏压配置耦接。可控参考电流源具有控制输入，且可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，其中读取操作包括第一阶段(或称为漏电流采样阶段)和第二阶段(或称为感测阶段)，在第一阶段中，阵列被偏压以在被选位线上感应漏电流，在第二阶段中，阵列被偏压以读取被选位线上的被选存储单元。装置上的电路被设置以对第一阶段中的漏电流进行采样，并且在第二阶段期间将控制信号提供至可控参考电流源的控制输入，其中控制信号是产生为所采样的漏电流的函数。

本案实施例中，漏电流采样电路包括电流镜电路及电容。电流镜电路耦接至产生采样电流的数据线负载电路。此实施例中的电流镜电路产生采样电流，可与数据线负载电路中的电流隔离，且采样电流为数据线负载电路中的电流的函数。电容在第一阶段期间由采样电流所充电。电容在第二阶段提供控制信号至可控参考电流源。

本案实施例的存储装置中，数据线负载电路包含第一分枝电路(branch)及第二分枝电路。第一分枝电路在第一阶段被使能，第二分枝电路在第二阶段被使能。漏电流采样电路耦接至数据线负载电路的第二分枝电路。在包含数据线负载电路的第一及第二分枝电路的实施例中，漏电流采样电路包含电流镜电路，耦接至数据线负载电路的第一分枝电路，第一分枝电路基于漏电流产生采样电流。还包括电容及开关。开关被设置以耦接电容以采样第一阶段期间的电流。如此，以隔离于读取电流的方式来产生补偿电流，可以在操作的第二阶段期间基于读取电流来感测数据。

可以以各种方式来实现与读取电流的隔离，这里描述的示例包括使用一个或多个电流镜电路、具有两个分枝电路的数据线负载电路、以及将补偿电流施加到感测放大器，而不是施加至数据线输入。

一般而言，用于感测数据的方法包含：选择耦接至被选位线的存储单元；偏压存储阵列，以感应流经被选位线上的被选存储单元的漏电流。此方法包括采样漏电流；然后偏压存储阵列，以感应流经被选位线上的被选存储单元的读取电流。此方法包含回应于所采样的漏电流而产生隔离于读取电流的漏电流补偿电流，以及基于读取电流及补偿电流而感测数据。

由于本案描述的技术，可以实现具有改进的读取边界的高密度集成电路存储装置。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1绘示现有技术的具有感测放大器的交叉点存储阵列的简化示意图。

图2绘示本案实施例的漏电流补偿的交叉点存储阵列的简化示意图。

图3绘示本案实施例的漏电流补偿技术的实施例的示意图。

图4绘示本案实施例用于补偿漏电流的方法的流程图。

图5绘示本案实施例的漏电流补偿的NOR架构存储阵列的简化示意图。

图6绘示本案实施例的漏电流补偿的集成电路存储装置的方块图。

【符号说明】

10、100、500：行译码器

11、101、501：数据线

12、102、502：感测放大器

13：参考电流源

14、104、504：列译码器

15、105、505：位线偏压电路

16、106、506：字线偏压电路

20：电流路径

103、503：恒定参考电流源

111、511：参考线 115、515：补偿电流源

116、516：漏电流感测电路

116a、516a：信号线 200、1100：存储阵列

201：数据线 202：比较器

204：反相器

700～706：流程步骤

1102：第二存取线译码器 1103：第一存取线译码器

1105、1107：总线 1106：方块

1108：偏压配置供应电路 1109：状态机或控制器

1112：第二存取线 1113：第一存取线

1121：数据输入线 1122：数据输出线

1123：输入/输出驱动器 1150：集成电路

1211、1212、1215：接垫

C1：电容 BL0～BL2：位线

Isen：感测电流

LEAKSEN：控制信号

M1～M9：晶体管 Mc1～Mc9：存储单元

R1、R2：电阻器 VBLR：偏压电压

VREF：参考电压 WL0～WL2：字线

具体实施方式

本发明实施例参照图1-6提供详细说明。

图1绘示现有技术的存储阵列的代表部分，例如是3D交叉点阵列。存储阵列的示意部分包含多个存储单元，包含所绘示的示例存储单元Mc1至Mc9。

存储阵列包括多个位线，在所示例子中包括位线BL0至BL2。类似地，存储单元阵列包括多个字线，在所示例子中包括字线WL0至WL2。当然，在实际存储装置中，位线和字线的数量可以更多。

存储单元Mc1、Mc4和Mc7耦接到位线BL0，并设置在位线BL0的与多个字线WL0到WL2的交叉点处。

存储单元Mc2、Mc5和Mc8耦接到位线BL1，并设置在位线BL1的与多个字线WL0到WL2的交叉点处。

存储单元Mc3、Mc6和Mc9耦接到位线BL2，并设置在位线BL2的与多个字线WL0到WL2的交叉点处。

位线BL0至BL2耦接到行译码器(column decoder)(Y-DEC)10，行译码器响应于译码地址(未绘示)而将被选位线耦接到数据线11。

感测放大器12的“+”输入耦接到数据线11。感测放大器12的“-”输入耦接到参考电流源Iref 13。

字线WL0至WL2耦接到列译码器(row decoder)(X-DEC)14，列译码器(X-DEC)14响应于译码地址而向字线施加偏压电压。

在此范例中，位线偏压电路15耦接到数据线11，且用以在存储装置的状态机或其他控制器的控制下，施加偏压以用于各种操作模式，包括读取模式。

在此范例中，字线偏压电路16耦接到列译码器14，并且在存储装置上的状态机或其他控制器的控制下，施加驱动字线的偏压电压，用于各种操作模式，包括读取模式。

漏电流的问题，可参考用于读取被选存储单元所施加的偏压配置而理解。因此，显示出用于读取存储单元Mc5的偏压配置(不会描述于此而自承是现有技术)，其中2V施加到被选位线BL1，0V施加到被选字线WL1。未选位线BL0和BL2偏压在1V。未选字线WL0和WL2偏压在1V。

可以看出，在被选存储单元两端施加2V，这足以导通存储单元，并允许电流沿着位线BL1和字线WL1在电流路径20上流动，藉此可以感测所存储的数据。

读取偏压配置导致将1V施加到存储单元Mc1、Mc3、Mc7和Mc9的两端。因此，存储单元的两端不应该有电压差，且不会有漏电流。

然而，读取偏压配置在位线BL1上产生2V，在字线WL0上产生1V，这在存储单元Mc2两端上感应出1V的电压差。而且，读取偏压配置在位线BL1上产生2V，在字线WL2上产生1V，这在存储单元Mc8两端上感应出1V的电压差。虽然存储单元两端上的1V压差低于阈值，但是可以引起在电流路径20上的漏电流。

再者，读取偏压配置导致1V被施加到位线BL0和BL2，而0V被施加到字线WL1。这会感应1V的电压差于存储单元Mc4和Mc6两端上，而可能会导致电流于用于感测存储单元Mc5的数据的电流路径20上。在电流路径20上，存储单元Mc4和Mc6中所导致漏电流可以小于存储单元Mc2和Mc8所导致的漏电流。

漏电流的大小是沿着被选存储单元的感测电流的电流路径20上的存储单元数量的函数。在大型阵列中，沿着这个电流路径可能有数百或数千个存储单元。

而且，在一些类型的存储器中，漏电流的大小是沿着电流路径的这些存储单元数据值的函数，这可以影响由每个存储单元所产生的漏电流的大小。

感测指定单元的漏电流的大小变化可能出现于阵列的不同存储单元之间，或者是，感测同一存储单元有时会出现。

感测放大器12可以包括多种电路结构以侦测来自电流源13的参考电流Iref与数据线11上的存储单元感测电流Isen之间的差异。当感测电流的大小可以随着漏电流而变化，因为参考电流必须被设置在能够适应大变化，所以感测放大器12可用的净空(headroom)或感测边界可减小。在极端情况下，感测放大器可能无法可靠地感测被选存储单元中的数据。

图2绘示包含对感测操作的漏电流补偿改良的存储装置。如图1所示，图2绘示交叉点存储阵列的代表性部分。存储阵列包括多个存储单元，在绘示的例子中包括存储单元Mc1至Mc9。

存储阵列包括多个位线，在所示例子中包括位线BL0至BL2。类似地，存储单元阵列包括多个字线，在所示例子中包括字线WL0至WL2。当然，在实际存储装置中，存储单元的数量、位线和字线的数量可以更高。

存储单元Mc1、Mc4和Mc7耦接到位线BL0，并设置在位线BL0的与多个字线WL0到WL2的交叉点处。

存储单元Mc2、Mc5和Mc8耦接到位线BL1，并设置在位线BL1的与多个字线WL0到WL2的交叉点处。

存储单元Mc3、Mc6和Mc9耦接到位线BL2，并设置在位线BL2的与多个字线WL0到WL2的交叉点处。

位线BL0至BL2耦接到行译码器(Y-DEC)100，行译码器响应于译码地址(未绘示)将被选位线耦接到数据线101。

字线WL0至WL2耦接到列译码器(X-DEC)104，列译码器(X-DEC)104响应于译码地址向字线施加偏压电压。

在此范例中，位线偏压电路105耦接到数据线101，且被设置以在存储装置上的状态机或其他控制器的控制下，施加用于各种操作(包括读取操作)的偏压电压。

在此范例中，字线偏压电路106耦接到列译码器104，且被设置以在存储装置上的状态机或其他控制器的控制下，施加在字线上驱动的偏压电压，以进行各种操作，包括在读取操作期间。

感测放大器102具有“+”输入，耦接到数据线101。感测放大器102具有“-”输入，耦接到可控参考电流源，在此范例中，可控参考电流源包括补偿电流源115及恒定参考电流源103，补偿电流源115产生电流Icomp，恒定参考电流源103产生电流Iref。

电流Icomp和Iref的结合被施加至参考线111，参考线111耦接到感测放大器102的“-”输入，并产生为漏电流的函数。

在这个例子中，漏电流感测电路116耦接到数据线101。漏电流感测电路116产生控制信号于相连至补偿电流源115的信号线116a上。如此，耦接到感测放大器的“-”输入的参考线的可控电流源能够产生参考电流，此参考电流是在被选存储单元的电流路径上所感测的漏电流的函数。

装置上的控制电路被设置以执行读取操作，所述读取操作包括第一阶段(或称为漏电流采样阶段)及第二阶段(或称为感测阶段)，其中在第一阶段期间，对所述阵列偏压以在被选位线上感应漏电流，在第二阶段期间中，对所述阵列偏压以读取被选位线上的被选存储单元。

在漏电流采样阶段期间的所施加的偏压，可以例如包括向位线BL0和BL2施加1V，向位线BL1施加2V，同时向所有字线WL0、WL1和WL2施加1V。以此方式，在此例子中，沿被选位线BL1上的存储单元(可能在感测存储单元的电流路径上导致漏电流)将在漏电流感测阶段期间，于存储单元的两端之间产生低于阈值的电压差(于此所述范例中为在存储单元Mc2和Mc8的1V)，这电压差相同或是类似于读取阶段期间所遇到的电压差。被选存储单元Mc5也可以用相同的低于阈值电压差偏压，就如同是未选单元一样。

在其它实施例中，漏电流偏压配置可被设置以施加低于阈值电压差在沿被选字线WL1的存储单元的两端，以及沿被选位线的存储单元的两端。

在漏电流采样阶段期间内，漏电流采样偏压所感应的漏电流将在数据线上成为Isen。漏电流感测电路116将对漏电流进行采样，并保持数值于读取操作的感测阶段期间。此数值将用于提供控制信号给补偿电流源115，以控制Icomp的大小，从而在感测阶段期间控制参考线111上的电流的大小。

漏电流感测电路116在第一阶段期间可对漏电流进行采样，并且在第二阶段期间将控制信号提供给可控参考电流源的控制输入，以作为采样漏电流的函数。

在读取操作的感测阶段期间，所产生的补偿电流Icomp隔离于数据线。这能够更精确地控制补偿电流。

为了解释的目的，考虑在漏电流偏压条件下，数据线上的电流Isen可以近似为3*Ileak，其中Ileak是由存储单元Mc2、Mc5、Mc8中的每一者所贡献的漏电流。感测结果如图2所示，九个存储单元阵列的简化范例所产生的补偿电流可以被调控，以使得Icomp等于2/3*Isen(亦即，Icomp与Isen的比率是2/3)，以便对沿着被选存储单元的位线上的三个存储单元中的两个未选存储单元的漏电流进行补偿。

随着阵列尺寸的增加，在漏电流偏压条件期间Icomp与Isen的比率接近1。例如，在1K*1K阵列中，有1024个存储单元耦接到单一位线，则Icomp变为1023/1024*Isen。

当然，可基于被选存储单元的电流路径上的漏电流存储单元的数量，以及根据感测放大器和装置其他元件的电路特性，从而调控Icomp的绝对值。

在图2中，存储单元可以包括相变化存储单元，在所示范例中包括在每个交叉点处串联的相变化存储元件和双向阈值开关。在如图2所示的阵列架构中的其他类型存储单元可以在其他实施例中使用，包括NOR架构快闪存储装置。

偏压电路105、106可以包括多种类型的电路，包括稳压(regulated voltage)供应电路、电荷泵、分压器等，此些电路依照本领域中使用的各种配置，被用于与译码器和感测放大器中的电路配合使用，并且适应于存储阵列和感测放大器的特定实例。

如上所述，图2的元件在例如状态机的控制电路的控制下操作，控制电路根据漏电流采样阶段和感测阶段来驱动读取操作。由控制电路执行的基本操作是将目标单元和周围单元偏压于取消选择(de-selected)的偏压条件中以感应漏电流，此电流接近在读取目标单元期间将遇到的漏电流。漏电流在下一阶段被感测。存储漏电流的测量。根据所测量的漏电流产生补偿电流。补偿电流被加到参考电流，以用于存储单元的感测期间。然后目标单元在被选单元偏压条件下偏压以进行读取操作。然后，感测操作被使能(enable)。

图3是可以在类似于图2的系统中实现的电路的一个范例的示意图。图3中的示意图包括存储阵列200、比较器202、以及数据线201；比较器被设置为感测放大器，数据线通过位线箝位(clamp)晶体管M1和行译码器(未绘示)将比较器202的“+”输入耦接到存储阵列200，其中偏压电压VBLR通过位线箝位(clamp)晶体管M1施加偏压于被选择的数据线。

如图所示，控制信号LEAKSEN被施加到电路，以设定在漏电流采样模式和感测模式下的电路操作。

数据线负载电路包括p型晶体管M2、M3和M9。

采样漏电流的电路包括p型晶体管M4、n型晶体管M5、开关晶体管M10和电容C1。

耦接到比较器202的“-”输入的可控参考电流源包括p型晶体管M7、n型晶体管M6和n型晶体管M8。

LEAKSEN信号被施加到晶体管M2、M7和M10的栅极，并且被施加到反相器204，反相器204产生LEAKSEN信号的互补，其又被施加到晶体管M9的栅极。

如此，当信号LEAKSEN为逻辑高(表示漏电流采样阶段时)，晶体管M2和M7截止，而晶体管M9和M10导通。相反，当LEAKSEN为逻辑低(表示感测阶段)时，晶体管M2和M7导通，而晶体管M9和M10截止。

数据线负载电路包括第一分枝电路，第一分枝电路包括晶体管M3和M9，第一分枝电路在用于对漏电流进行采样的第一阶段期间被使能。

数据线负载电路包括第二分枝电路，第二分枝电路包括在第二阶段期间被使能的电阻器R1和晶体管M2，用于感测来自被选单元的电流。

在第一分枝电路中，晶体管M3和M9串联于数据线201和供应电压之间。在这个例子中，晶体管M3的栅极耦接到其漏极，成为二极管配置，并且在电流镜电路的第一脚中作用如同参考单元，如此，由漏电流偏压配置在数据线上所产生的电流是引导于第一阶段期间。

用于采样漏电流的电路包括晶体管M4和M5，被设置为电流镜电路的输出脚。晶体管M4的栅极耦接到晶体管M3的栅极。晶体管M4的源极耦接到供应电压。晶体管M5的栅极和漏极耦接成二极管配置，并耦接到晶体管M4的漏极。晶体管M5的源极接地。由于这种电流镜结构，通过晶体管M4的漏电流采样电流是通过晶体管M3的电流和这些晶体管尺寸比率的函数。因此，通过晶体管M4的漏电流采样电流可以通过电路配置而精确地调控。

在漏电流采样阶段期间，晶体管M10(当为开关)导通，将晶体管M5的栅极耦接到电容C1的第一端。电容C1的第二端接地。

在对应于读取操作的第一阶段的时间间隔内，LEAKSEN为逻辑高。在此时间间隔内，电容C1将充电至晶体管M5的栅极电压。

因为在LEAKSEN为逻辑高时晶体管M7截止，所以没有电流入晶体管M6。

因此，开关晶体管M10和电容C1被设置为采样保持电路，其采样电压指示漏电流的大小，并且保持数值直到读取操作的感测阶段。

在读取操作的第二阶段期间，LEAKSEN为逻辑低。当LEAKSEN为逻辑低时，数据线负载电路的第二分枝电路中的晶体管M2导通，而第一分枝电路中的晶体管M9截止。这将在感测阶段期间使得漏电流采样电路与数据线201隔离。

图3中所示的电路包括可控参考电流源，包括晶体管M6、M7和M8以及电阻器R2。在这个例子中，晶体管M8耦接在信号线SA2和接地端之间，信号线SA2耦接到比较器202的“-”输入。参考电压VREF耦接到晶体管M8的栅极。参考电压VREF可以使用稳压电压源或其他方式产生，使得当负载电路导通时，晶体管M8产生恒定的参考电流。包括晶体管M7和电阻器R2的参考负载电路耦接在信号线SA2和供应电压之间。

而且，在这个例子中，晶体管M6耦接在信号线SA2和接地端之间。晶体管M6的栅极耦接到电容C1。当LEAKSEN为逻辑低时，电容C1的此端与晶体管M5隔离。如此，当负载电路导通时，电流是通过晶体管M6而产生，其是电容C1的电压的函数，此为在读取操作的第一阶段期间所感测的漏电流的测量。

在所示的电路中，当阵列被偏压在用于被选存储单元的漏电流采样配置中时，在第一阶段期间产生的漏电流通过晶体管M3和M4而被传导。采样电流通过晶体管M4和M5而被传导。采样电流相对于漏电流的相对大小可以例如使用晶体管M4和M3的尺寸来调整。类似地，在晶体管M5正在传导采样电流的情况下，电容C1上的电压对应于晶体管M5的栅极上的电压。电容C1上的电压被施加到晶体管M6的栅极以产生补偿电流。如此，由晶体管M6传导的补偿电流相对于采样电流的相对大小，可以使用晶体管M5和M6的尺寸以及其他因素来调控。

图4绘示控制电路的功能流程图，以执行如上所述的第一阶段和第二阶段的读取操作，以控制如图3所示的电路。

根据图4所示的方法，在读取操作的第一阶段(当LEAKSEN为逻辑高时)，漏电流采样偏压施加到阵列(700)。而且，漏电流被感测(701)。在图3的例子中，采样电路将漏电流数值保持在电容C1中(702)。在第二阶段(当LEAKSEN为逻辑低时)，可控电流源被使能以产生漏电流补偿电流Icomp(704)，并将漏电流补偿电流Icomp与参考电流Iref组合(705)。而且，读取偏压被施加到阵列以产生通过目标存储单元的电流(Icell)(703)。为了决定存储在目标存储单元中的数据值，感测放大器比较存储单元电流Icell与由可控参考电流制造器所产生的Iref和Icomp的组合(706)。

图5绘示包括NOR架构存储阵列的另一实施例。图5的示意图以图2的样式绘制。这些元件以支持阵列的所示部分中的存储单元Mc1至Mc9的操作，并且因此给出不同的参考记号。

因此，存储阵列包括多个位线，在所示范例中包括位线BL0至BL2。类似地，存储单元阵列包括多个字线，在所示范例中包括字线WL0至WL2。当然，在实际存储装置中，存储单元的数量、位线和字线的数量可以更高。于此配置中，存储单元可以包括例如浮接(floaring)栅极存储单元或介电电荷捕捉存储单元。

存储单元Mc1、Mc4和Mc7耦接到位线BL0，并且具有控制栅极耦接到多个字线WL0到WL2。

存储单元Mc2、Mc5和Mc8耦接到位线BL1，并具有控制栅极耦接到多个字线WL0到WL2。

存储单元Mc3、Mc6和Mc9耦接到位线BL2，并且具有控制栅极耦接到多个字线WL0到WL2。

位线BL0至BL2耦接到行译码器(Y-DEC)500，行译码器被设置为响应于译码地址(未绘示)将被选位线耦接到数据线501。

字线WL0至WL2耦接到列译码器(X-DEC)504，列译码器(X-DEC)504被设置为响应于译码地址向字线施加偏压电压。

在此范例中，位线偏压电路505耦接到数据线501，且被配置以在存储装置上的状态机或其它控制器的控制下，施加用于各种操作(包括读取操作)的偏压电压。

在此范例中，字线偏压电路506耦接到列译码器504，且被配置以在存储装置上的状态机或其它控制器的控制下，施加在字线上驱动的偏压电压，以进行各种操作，包括在读取操作期间。

感测放大器502具有“+”输入，耦接到数据线501。感测放大器502具有“-”输入，耦接到参考线511，参考线511又耦接到可控参考电流源，可控参考电流源在这个例子中包括产生电流Icomp的补偿电流源515和产生电流Iref的恒定参考电流源503。

电流Icomp和Iref的组合被施加到感测放大器502的“-”输入上的参考线511，并产生为漏电流的函数。

在这个例子中，漏电流感测电路516耦接到数据线501。漏电流感测电路516产生控制信号，控制信号通过线516a耦接到可控补偿电流源515。如此，耦接到感测放大器的参考输入的可控电流源可以产生参考电流，此电流是被选存储单元的电流路径上的漏电流的函数。

装置上的控制电路被配置以使读取操作执行，读取操作包括漏电流采样阶段及感测阶段，在漏电流采样阶段中阵列被偏压以在被选位线上感应漏电流，以及在感测阶段中阵列被偏压以读取被选位线上的被选存储单元。

由于漏电流采样偏压配置而感应的漏电流，将在漏电流采样阶段期间被组合且在数据线上被传送为Isen。漏电流感测电路516将对漏电流进行采样，并保持数值以用于读取操作的感测阶段期间。此数值将被用来提供控制信号给控制Icomp的补偿电流源515。

漏电流感测电路516在第一阶段期间可对漏电流进行采样，并且在第二阶段期间将控制信号作为采样漏电流的函数并提供给可控参考电流源的控制输入。

补偿电流Icomp是在读取操作的感测阶段期间，以隔离于数据线的方式而产生。这使得补偿电流能够被更精确地控制。

图6绘示包括存储阵列1100的集成电路1150，存储阵列1100包括多个存储单元，例如可编程电阻存储单元或电荷捕捉存储单元。于此图中，集成电路1150包括一组接垫1211、1212、及1215。接垫是集成电路上的结构，被设置用于耦接到外部布线以传送信号，例如地址，控制信号例如芯片选择信号、频率信号、数据信号等。

存储阵列包括多个存取线1112及1113。在一些实施例中，存储阵列包括第一存取线1113例如位线、以及第二存取线1112例如字线或源极线。在其中第二存取线1112是源极线的一些实施例中，阵列可另外包括用于控制存储单元中的开关元件的字线。

第一存取线译码器1103耦接到多个第一存取线1113并且与多个第一存取线1113电性通信，多个第一存取线1113在存储阵列1100中排列成列，以用于从存储阵列1100中的存储单元读取数据，和写入数据至存储阵列1100的存储单元。第一存取线译码器1103可以包括第一存取线驱动器。第二存取线译码器1102耦接到多个第二存取线1112并且与多个第二存取线1112电性通信，多个第二存取线1112在存储阵列1100中排列成行。第二存取线译码器1102可包含第二存取线驱动器，第二存取线驱动器在控制器的控制及地址译码下，施加电压至第二存取线1112。地址是供应在总线1105上送至第一存取线译码器1103和第二存取线译码器1102。感测放大器和其它支持电路(例如预充电电路等)，连同方块1106中的数据输入结构，在本实施例中是经由总线1107耦接到第一存取线译码器1103。

方块1106中的感测放大器包括漏电流采样和保持电路，并且可以产生如上面参考图2-5所述的漏电流补偿电流。

数据经由数据输入线1121从输入/输出驱动器1123供应到方块1106中的数据输入结构，输入/输出驱动器1123耦接到集成电路1150上的接垫(1215)或其他数据源。数据经由数据输出线1122从方块1106中的感测放大器输出到集成电路1150上的输入/输出驱动器1123，或集成电路1150内部或外部的其他数据目的地。

状态机或控制器1109中的其他逻辑控制偏压配置供应电路1108，以执行例如写入(设置和重置，或编程和擦除)和读取操作的存储体操作。偏压配置供应电路1108可包含电压调节器、电平移位器、或电荷泵，以提供具有不同电压电平的偏压配置，且将用于写入及读取操作的所需偏压配置传送到第一存取线译码器(位线译码器)1103及第二存取线译码器(字线译码器)1102。再者，控制器1109中的控制电路协调方块1106中的感测电路及数据输入结构的操作，以进行读取和写入操作。此电路可以使用专用逻辑、通用处理器、或其组合来实现。

控制器1109被设置为响应于命令译码来执行读取操作。在如此处所述的读取操作中，控制器1109被设置为响应于读取操作的第一和第二阶段，将偏压电压施加到阵列，包括漏电流感测偏压配置和读取偏压配置。在一些实施例中，控制器1109包括逻辑以用于执行参照图4描述的功能。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当以权利要求所界定的为准。

Claims (11)

1.一种存储装置，包括：

一存储单元阵列，包括多条位线、及一偏压电路以施加多个偏压配置至该存储单元阵列；

一感测放大器，具有耦接到一数据线的一数据线输入、和一参考输入；

一行译码器，耦接到该阵列中的这些位线以将一被选位线耦接到该数据线；

一数据线负载电路，耦接到该数据线；

一可控参考电流源，耦接到该参考输入，并具有一控制输入；

一控制电路，用以执行一读取操作，该读取操作包括一第一阶段和一第二阶段，在该第一阶段中，该阵列被偏压以在该被选位线上感应一漏电流，在该第二阶段中，该阵列被偏压以读取该被选位线上的一被选存储单元；以及

一漏电流采样电路，用于对该第一阶段中的该漏电流进行采样，并且在该第二阶段期间将一控制信号提供至该可控参考电流源的该控制输入，以作为所采样的该漏电流的一函数；

其中该漏电流采样电路包括一电流镜电路及一电容，该电流镜电路耦接至产生一采样电流的该数据线负载电路，该电容在该第一阶段期间由该采样电流充电，并在该第二阶段提供该控制信号。

2.如权利要求1所述的装置，其中该可控参考电流源包括一参考电流负载电路，且该控制电路在该第一阶段期间失能(disable)该参考电流负载电路。

3.如权利要求1所述的装置，其中该数据线负载电路包括一第一分枝电路(branch)及一第二分枝电路，该第一分枝电路在该第一阶段被使能，该第二分枝电路在该第二阶段被使能；及

该漏电流采样电路耦接至该第二分枝电路。

4.如权利要求3所述的装置，其中所述电流镜电路耦接至该数据线负载电路的该第一分枝电路；并且所述漏电流采样电路还包括：

一开关，用以在该第一阶段期间耦接该电容至该采样电流，并在该第二阶段耦接该电容以提供该控制信号。

5.一种用以于一存储阵列中感测数据的方法，该方法包括：

选择耦接至一被选位线的一存储单元；

偏压该存储阵列，以感应流经该被选位线上的多个存储单元的一漏电流；

采样该漏电流；

偏压该存储阵列，以感应流经该被选位线上的该被选存储单元的一读取电流；

回应于所采样的该漏电流，产生与该读取电流隔离的一补偿电流；以及

基于该读取电流及该补偿电流，感测该数据；

其中采样该漏电流的步骤包括使能一电流镜电路以产生一采样电流为该被选位线上的该漏电流的一函数，并产生该采样电流的一测量。

6.如权利要求5所述的方法，包括通过施加该采样电流以充电一电容至一采样电压，测量该采样电流。

7.如权利要求5所述的方法，更包括：采样及保持由该漏电流的一函数所产生的一电压，及施加该电压至一可控电流源以产生该补偿电流。

8.一种存储装置，包括：

一存储单元阵列，包括多条位线、及偏压电路以施加多个偏压配置至该存储单元阵列；

一感测放大器，具有耦接到一数据线的一数据线输入、和一参考输入；

一行译码器，耦接到该阵列中的这些位线以将一被选位线耦接到该数据线；

一数据线负载电路，耦接到该数据线；

一参考电流源，耦接至该参考输入；

一可控补偿电路，耦接到该感测放大器，并具有一控制输入；

一控制电路，用以执行一读取操作，该读取操作包括一第一阶段和一第二阶段，在该第一阶段中，该阵列被偏压以在该被选位线上感应一漏电流，在该第二阶段中，该阵列被偏压以读取该被选位线上的一被选存储单元；以及

一电流镜电路，耦接至该数据线负载电路及一电容，该数据负载电路产生一采样电流，该电容在该第一阶段期间由该采样电流充电，并在该第二阶段期间耦接至一可控补偿电流源的该控制输入。

9.如权利要求8所述的装置，其中该可控补偿电路耦接至该参考电流源。

10.如权利要求8所述的装置，其中该参考电流源包括一参考电流负载电路，且该控制电路在该第一阶段期间失能该参考电流负载电路。

11.如权利要求8所述的装置，其中：

该数据线负载电路包括一第一分枝电路及一第二分枝电路，该第一分枝电路在该第一阶段被使能，该第二分枝电路在该第二阶段被使能；

该电流镜电路耦接至该数据线负载电路的该第一分枝电路；以及

该装置还包括：

一开关，用以在该第一阶段期间耦接该电容至该采样电流。

Images