JP3636991B2 - 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 - Google Patents
集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 Download PDFInfo
- Publication number
- JP3636991B2 JP3636991B2 JP2001083633A JP2001083633A JP3636991B2 JP 3636991 B2 JP3636991 B2 JP 3636991B2 JP 2001083633 A JP2001083633 A JP 2001083633A JP 2001083633 A JP2001083633 A JP 2001083633A JP 3636991 B2 JP3636991 B2 JP 3636991B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- bli
- reference voltage
- memory
- reference bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、集積メモリたとえば強誘電体メモリに関する。この場合、メモリキャパシタと選択トランジスタと書き込み読み出し差動増幅器が設けられており、前記メモリキャパシタは、ビット線およびビット線参照電圧をもつ参照ビット線から成るビット線対とワード線との交点に配置されており、前記選択トランジスタを介して前記メモリキャパシタはビット線と接続されており、該選択トランジスタの制御電極はワード線と接続されており、前記書き込み読み出し差動増幅器は、前記メモリキャパシタからのデータの読み出しおよびそこへの書き込みのため、転送トランジスタを介して前記ビット線対と接続されている。さらに本発明は、このような集積メモリたとえば強誘電体メモリの参照ビット線上に参照電圧を発生させる方法に関する。
【0002】
【従来の技術】
この種の集積メモリはDRAMまたはFeRAMとして DE 199 03 199 A1 から知られている。この場合、たとえばデータを1トランジスタ1キャパシタ型のメモリセルにおける強誘電体メモリキャパシタから読み出すために、参照ビット線上に規定の参照電圧が必要とされる。強誘電体キャパシタの場合、誘電体の分極状態によって情報が記憶される。格納されている情報を差動型センスアンプにより読み出す際、メモリキャパシタと接続されたビット線上に、論理値1については対応する分極状態に基づきたとえば1.2Vの電圧値を、論理値0については逆の分極状態に基づき0.5Vの電圧値を発生させることができ、もしくは測定することができる。この電圧値は、差動増幅器によって参照ビット線における参照電圧と比較される。
【0003】
その際、このビット線参照電圧の精確な値はテストフェーズにおいてまえもって求められ、それに応じて参照電圧が調節される。この目的でたとえば、強誘電体メモリのすべてのメモリセルに論理値0に応じて電圧が書き込まれ、つまりすべてのメモリセルを適切に分極させる。ついで特定のビット線参照電圧が印加され、差動増幅器によってすべてのメモリセルが読み出される。ビット線参照電圧の値が過度に低く選定されていたならば、誤って論理値1も読み出される。したがって続くステップにおいてビット線参照電圧の値が高められ、読み出し過程が繰り返される。この過程は、記憶されたすべての論理値0が強誘電体セルから適正に読み出されるまで実施される。これに続いてすべてのメモリセルに論理値1が書き込まれ、高められたビット線参照電圧に基づきメモリ内容が読み出される。その際、ビット線上の参照電圧は、記憶されたすべての論理値1を誤りなく読み出すことができるようになるまで低減される。これにより、テストされるメモリチップに関して、適切な基準電圧を選定しなければならない電圧窓が得られる。
【0004】
公知の従来技術の欠点は、ビット線参照電圧の精度が限られていることである。なぜならば通常の基準電圧発生器あるいは基準セルはたとえば0.3〜0.7Vの範囲において、絶対的に30mVの電圧精度で出力電圧をビット線上に発生させるからである。このためビット線参照電圧の相対的な誤差の値は、10%〜4.2%の範囲内である。
【0005】
US 4, 937, 476 によれば集積メモリにおいて、差動増幅器のための参照電圧を充電スイッチ素子、平衡調整スイッチ素子およびキャパシタンスを用いて発生させることが知られている。この場合、参照電圧はキャパシタ間の電荷平衡調整によって実現されている。
【0006】
【発明が解決しようとする課題】
本発明の課題は、メモリキャパシタと選択トランジスタと書き込み読み出し差動増幅器が設けられており、前記メモリキャパシタは、ビット線およびビット線参照電圧をもつ参照ビット線から成るビット線対とワード線との交点に配置されており、前記選択トランジスタを介して前記メモリキャパシタはビット線と接続されており、該選択トランジスタの制御電極はワード線と接続されており、前記書き込み読み出し差動増幅器は、前記メモリキャパシタからのデータの読み出しおよびそこへの書き込みのため、転送トランジスタを介して前記ビット線対と接続されている形式の集積メモリにおいて、ビット線参照電圧の精度を簡単な手段によって高めること、集積メモリのためのビット線参照電圧を発生させるための対応する作動方法を提供することである。
【0007】
【課題を解決するための手段】
本発明によればこの課題は、主参照ビット線が充電スイッチ素子を介して基準電圧につなげられており、少なくとも1つの別の参照ビット線が、各参照ビット線の寄生容量間での電荷平衡調整のため平衡調整スイッチ素子を介して前記主参照ビット線と接続されている集積メモリにより解決される。さらに上記の課題は、基準電圧を主参照ビット線へ供給するステップと、該基準電圧を主参照ビット線から分離するステップと、少なくとも1つの別の参照ビット線を前記主参照ビット線に対し並列に接続し、それにより並列に接続された各参照ビット線の寄生容量に蓄積されている電荷の平衡調整を行って、基準電圧を等しい大きさの複数のビット線参照電圧に配分するステップを有する方法により解決される。
【0008】
【発明の実施の形態】
本発明によれば、たとえば30mVという絶対的な電圧精度を変えないまま、たとえば0.7Vではなく2.8Vという従来技術に比べ著しく大きい出力電圧をもつ電圧発生器を用いて、基準電圧を問題なく発生させることができる。個々の参照ビット線上における相対的な誤差は、これにより相応に明らかに低減される。このように増大された基準電圧が選択された1つの参照ビット線における寄生容量に充電され、ついでその際に蓄積された電荷が他の参照ビット線の寄生容量に配分されることで、すべてのビット線参照電圧の誤差がそれ相応に低減される。たとえばビット線参照電圧を、1.2V〜2.8Vの範囲で30mVの電圧精度の出力電圧をもつ電圧発生器により発生させると、参照ビット線上における誤差は4本の参照ビット線が互いに結線されている場合、本発明による電荷平衡調整後にはもはや2.5%〜1.0%にしかならない。ここで4本のビット線参照電圧は等しい大きさである。その理由は、これらのビット線における4つの寄生容量も等しい大きさだからである。
【0009】
1つの有利な実施形態によれば、基準電圧は定電圧源により供給される。これは回路技術的に非常に簡単に比較的大きな電圧値についても十分な精度で実現することができる。これに対する代案として基準セルを用いることもできるが、これは動作期間が増えるにつれて老化することに起因して基準電圧の精度が落ちる可能性がある。しかも基準電圧発生のタイミングが比較的複雑になってしまう。
【0010】
有利には、電荷平衡調整のため4本の参照ビット線が3つの平衡調整スイッチ素子により互いに接続されている。これにより一方では、参照ビット線上での参照電圧の精度を4倍にすることができる。他方、主参照ビット線に供給される電圧の値を十分に低く抑えたままにすることができる。これはたとえば4本の参照ビット線が互いに結線されているならば2.8Vあたりにおくことができ、これにより電荷平衡調整後、精確に0.7Vの均一なビット線参照電圧を得ることができる。
【0011】
簡単な回路レイアウトを得る目的で、平衡調整スイッチ素子を平衡調整トランジスタとして直列に接続することができる。
【0012】
1つの有利な実施形態によれば充電スイッチ素子はpチャネルトランジスタとして実現されており、これにより伝達すべき基準電圧がたとえば2.8Vのように比較的高くても、充電スイッチ素子のゲートにおける制御電圧を十分に低く抑えることができる。
【0013】
次に、図面を参照しながら本発明による集積メモリアレイの実施例ならびにビット線参照電圧発生方法について説明する。
【0014】
【実施例】
強誘電体メモリ(FeRAM)は図1によれば周知のように、それぞれビット線BLiと参照ビット線/BLiから成るビット線対とワード線WLiの交点に、1トランジスタ1キャパシタ型のメモリセルMCを有している。各メモリセルMCの選択トランジスタTMは、メモリセルMCにおける強誘電体メモリキャパシタCMをそれぞれ対応づけられたビット線と接続する。選択トランジスタTMのゲートは、対応づけられたワード線WLiと接続されている。図1では簡単にするため、2本のビット線対BL1,/BL1,BL2,/BL2と3本のワード線WL1,WL2,WL3しか描かれていない。明らかなようにFeRAMは、実際にはこれよりもずっと多数のビット線とワード線を有している。図示されているメモリ装置はさらに読み出し増幅器すなわちセンスアンプSAを有しており、これはビット線対における個々のビット線とそれぞれ転送トランジスタTを介して接続されている。この場合、センスアンプSAは周知の差動増幅器であって、これはメモリキャパシタCMに対する読み出しアクセスにあたりそのキャパシタに属するビット線対(BLi,/BLi)上の電圧差を増幅し、図示されていないデータ線へ転送する。したがって読み出しアクセスにおいてこのような電圧差の結果、個々のビット線対におけるビット線の一方(/BLi)が規定の参照電圧をもつ参照ビット線として用いられるのに対し、メモリキャパシタCMの内容はビット線対の対応する他方のビット線(BLi)へ読み出されることになる。しかしセンスアンプSAは書き込みアクセス時にも、そこへ供給されたデータをビット線対の一方を介して強誘電体メモリセルMCへ伝送するために用いられる。センスアンプSAはたとえば、DRAMにおいて一般的なフリップフロップ回路によって実現することができる。また、ある時点でビット線BLi,/BLiの一方だけをセンスアンプSAと接続するよう、転送トランジスタTを制御することができる。したがってセンスアンプは左側のビット線対BL1,/BL1をアクセスすることができるし、あるいは右側のビット線対BL2,/BL2をアクセスすることができる。
【0015】
図1に示されているメモリはさらに制御ユニットCを有しており、これは転送トランジスタTを制御するために用いられる。この制御ユニットCの出力側はそれぞれ1つのドライバDRViを介して、ビット線対BLi,/BLiのそれぞれ一方における転送トランジスタTと接続されている。ドライバDRViには正の給電電位VDDと負の電位−Vが供給され、やはりこのレベルをもつ出力信号を送出する。ワード線WLiは、図示されていないワード線デコーダおよび別のドライバDRV3を介して制御される。図1ではそれらのドライバDRV3のうちの1つしか描かれていない。この別のドライバDRV3へは正の給電電位VDDとアース電位が供給される。このためワード線WLiは、正の給電電位VDDにおかれるかまたはアース電位におかれる。これに対し転送トランジスタTのゲートには阻止状態において負の電位−Vが加わり、これはこのトランジスタの閾値電圧よりも小さい。転送トランジスタTはノーマリオン型のトランジスタであるため、その閾値電圧は負である。負の電圧−Vは、転送トランジスタTのゲートにその電位が加わったときにこのトランジスタが確実に阻止されるように選定されている。
【0016】
たとえば、図1による回路の強誘電体メモリキャパシタCMからの読み出し過程のためにビット線参照電圧V/BLiを発生できるようにする目的で、この回路は図2に示した回路によって補われる。この場合には実例としてそれぞれ4つのメモリセルMCとそれらの参照ビット線/BLiが、ビット線参照電圧の共通の発生を行う1つの回路ユニットにまとめられている。簡単にするため図2には、参照ビット線/BLiとビット線参照電圧V/BLiの発生に必要な回路素子だけがメモリキャパシタを伴わずに描かれている。しかし図2では、2つの別の参照ビット線/BL0と/BL3が補われている。参照ビット線/BL0は図2によれば主参照ビット線として用いられる。これは他のすべての参照ビット線のように寄生ビット線容量CPiをもっている。その際、寄生ビット線容量の値はたとえば典型的には150fF付近にあり、したがって強誘電体メモリキャパシタCMの容量値よりも著しく大きい。主参照ビット線/BL0は、pチャネル型の充電トランジスタTLを介して基準電位VGENにつなげられている。これはそれ自体周知の電圧発生器により供給され、たとえば30mVの電圧精度を伴い1.2V〜2.8Vの範囲内にある。したがって電圧の相対的な誤差は2.5%〜1%となる。充電トランジスタTLのゲートは、制御ユニットのチャージ信号端子CH(図2)と接続されている。さらに主参照ビット線/BL0は直列に接続された3つの平衡調整トランジスタTAiを介して、3つの別の参照ビット線/BL1,/BL2,/BL3と接続されている。また、平衡調整トランジスタTAのゲートは、制御ユニットのシェア信号端子SH(図2)と共通に接続されている。強誘電体メモリにおいて参照ビット線として用いられる他のすべてのビット線は、ビット線参照電圧を精確に発生させるためやはり図2に示されているように4本組グループで互いに結線されている。この場合、選択的にたとえばBL1,/BL1,/BL2,/BL2も、対応する参照ビット線4本組グループとして互いに結線することができる。
【0017】
次に、図1および図2に示した回路の動作もしくは作動方法について、図3に示したビット線参照電圧V/BLiに関する電圧−時間ダイアグラムを参照しながら説明する。ここではVGEN=2.8Vとする。また、時点t=0において、すべての参照ビット線上の電圧Vの値はたとえば0Vである。充電トランジスタTLと平衡調整トランジスタTAもしくはそれによって実現されるスイッチは開かれている(CH=1,SH=0)。おおよそ時点t=1.5nsにおいて、読み出し過程の準備処理のためメモリキャパシタCMからビット線対BL1,/BL1(図1)を介してチャージ信号CHが1にセットされる。したがって充電トランジスタTLにより実現されたスイッチは閉じられる。これにより基準電圧源とつながれた主参照ビット線/BL0の寄生容量CP0は、基準電位値VREF=2.8Vまで充電される。ほぼ時点t=6nsにおいてこの値に到達し、このとき図3による時間経過特性は寄生容量の値、充電トランジスタTLのオン抵抗ならびに参照ビット線/BL0の抵抗によって定まる。充電過程をできるかぎり迅速に実行できるようにする目的で、充電トランジスタTLのオン抵抗をできるかぎり小さく選定することができ、もしくはトランジスタTLをいっそう低いゲート電圧で制御することができる。おおよそ時点t=7.5nsにおいて、充電トランジスタTLにより実現されているスイッチが開かれる(CH=1)。これにより、主参照ビット線/BL0の寄生容量が基準電圧源から分離される。さらに、3つの平衡調整トランジスタTAにより実現されているスイッチが閉じられ、つまりCH=1およびSH=1にセットされる。そこで主参照ビット線/BL0の寄生容量CP0に蓄積されている電荷が、これと接続されている別の参照ビット線/BL1,/BL2,/BL3の3つの寄生容量CP1,CP2,CP3に配分される。線抵抗がそれぞれ異なることから、主参照ビット線の寄生容量CP0に蓄積されていた電荷はそれぞれ異なる速さで他の3つの寄生ビット線容量CP1,CP2,CP3に向かって流れる。択一的に、個々の平衡調整トランジスタTAを時間をずらして相前後してスイッチオンさせるようにしてもよい。しかしその場合には電荷平衡調整がゆっくりになる。図3によればビット線電位VBLiは時点t=10nsにおいて電荷平衡調整が行われたことに起因してすべて、正確に2.8V/4=0.7Vである等しい値に到達する。この場合、4つの電位値の相対的な精度は、基準電圧源の相対的な精度がたとえば2%であればやはり正確に2%になる。その際、4つの寄生ビット線容量CPiの値が精確に一致した結果、4つの電位値の精確な一致が生じる。その後、時点t=12nsにおいて、3つの平衡調整トランジスタTAは再び遮断され、つまりSH=0にセットされる。したがって参照ビット線BLiは再び互いに分離され、これにより後続の読み出し過程にあたり不利になる相互作用を確実に排除できるようになる。この場合、制御ユニットCにより制御されて、転送トランジスタTにより実現されているスイッチが閉じられ、差動型センスアンプSAはメモリキャパシタCMの内容を読み出し、もしくはそれに続いて論理情報を再びメモリセルに書き戻す。この目的で前述のように、ビット線BL1および参照ビット線/BL1の電位差が測定される。
【図面の簡単な説明】
【図1】本発明による強誘電体メモリアレイの部分回路図である。
【図2】図1を補うかたちで、ビット線参照電圧を発生させるスイッチ素子を備えた回路を示す図である。
【図3】図1および図2に示した回路において本発明の方法によって得られるビット線参照電圧の電圧−時間ダイアグラムである。
【符号の説明】
MC メモリセル
CM メモリキャパシタ
BLi,/BLi ビット線対
CPi 寄生容量
WLi ワード線
DRVi ドライバ
C 制御ユニット
SA センスアンプ
TA 平衡調整トランジスタ
TL 充電トランジスタ
SH シェア信号端子
CH チャージ信号端子
VGEN 基準電圧
Claims (6)
- メモリキャパシタ(CM)と選択トランジスタ(TM)と書き込み読み出し差動増幅器(SA)が設けられており、
前記メモリキャパシタ(CM)は、ビット線(BLi)およびビット線参照電圧(V/BLi)をもつ参照ビット線(/BLi)から成るビット線対(BLi,/BLi)とワード線(WLi)との交点に配置されており、
前記選択トランジスタ(TM)を介して前記メモリキャパシタ(CM)はビット線と接続されており、該選択トランジスタ(TM)の制御電極はワード線(WLi)と接続されており、
前記書き込み読み出し差動増幅器(SA)は、前記メモリキャパシタ(CM)からのデータの読み出しおよびそこへの書き込みのため、転送トランジスタ(T)を介して前記ビット線対(BLi,/BLi)と接続されている形式の、
集積メモリにおいて、
主参照ビット線(/BL0)が充電スイッチ素子(TL)を介して基準電圧(VREF)につなげられており、
3つの別の参照ビット線(/BLi)が、各参照ビット線の寄生容量間での電荷平衡調整のため3つの平衡調整スイッチ素子(TA)を介して前記主参照ビット線(/BL0)と接続されていることを特徴とする、
集積メモリ。 - 基準電圧(VREF)は基準電圧源により供給されている、請求項1記載のメモリ。
- 前記平衡調整スイッチ素子(TA)は直列に接続されている、請求項1または2記載のメモリ。
- 前記充電スイッチ(TL)としてpチャネルトランジスタが用いられる、請求項1から3のいずれか1項記載のメモリ。
- メモリキャパシタ(CM)を備え、ビット線(BLi)およびビット線参照電圧(V/BLi)をもつ対応する参照ビット線(/BLi)から成るビット線対(BLi,/BLi)と接続された前記メモリキャパシタ(CM)から、差動増幅器(SA)を用いてデータを読み出す形式の集積メモリの参照ビット線(/BLi)上に参照電圧(V/BLi)を発生させる方法において、
基準電圧(VGEN)を主参照ビット線(/BL0)へ供給するステップと、
該基準電圧(VGEN)を主参照ビット線(/BL0)から分離するステップと、
少なくとも3つの別の参照ビット線(/BL1,/BL2,/BL3)を前記主参照ビット線に対し並列に接続し、それにより並列に接続された各参照ビット線の寄生容量(CPi)に蓄積されている電荷の平衡調整を行って、基準電圧(VREF)を等しい大きさの複数のビット線参照電圧(V/BLi)に配分するステップを有することを特徴とする、
集積メモリの参照ビット線(/BLi)上に参照電圧(V/BLi)を発生させる方法。 - 参照ビット線(/BLi)上での電荷平衡調整後、該参照ビット線(/BLi)を平衡調整スイッチ素子(TA)により再び互いに分離する、請求項5記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10014387.3 | 2000-03-23 | ||
DE10014387A DE10014387C1 (de) | 2000-03-23 | 2000-03-23 | Integrierter Speicher mit Bitleitungsreferenzspannung und Verfahren zum Erzeugen der Bitleitungsreferenzspannung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001307478A JP2001307478A (ja) | 2001-11-02 |
JP3636991B2 true JP3636991B2 (ja) | 2005-04-06 |
Family
ID=7636019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001083633A Expired - Fee Related JP3636991B2 (ja) | 2000-03-23 | 2001-03-22 | 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6347059B2 (ja) |
EP (1) | EP1137009A3 (ja) |
JP (1) | JP3636991B2 (ja) |
KR (1) | KR20010103585A (ja) |
CN (1) | CN1156851C (ja) |
DE (1) | DE10014387C1 (ja) |
TW (1) | TW518605B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100385571C (zh) * | 2001-11-28 | 2008-04-30 | 旺宏电子股份有限公司 | 铁电电容的参考电压产生方法、逻辑判断方式与装置 |
US6603693B2 (en) * | 2001-12-12 | 2003-08-05 | Micron Technology, Inc. | DRAM with bias sensing |
KR100463602B1 (ko) * | 2001-12-29 | 2004-12-29 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리의 배선 |
KR100500944B1 (ko) | 2002-12-11 | 2005-07-14 | 주식회사 하이닉스반도체 | 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치 |
JP2004213722A (ja) * | 2002-12-27 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及び半導体集積回路装置 |
US6856535B2 (en) * | 2003-01-21 | 2005-02-15 | Texas Instruments Incorporated | Reference voltage generator for ferroelectric memory |
US6826094B1 (en) * | 2003-06-02 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Magnetic memory cell sensing with first and second currents |
JP2006024263A (ja) * | 2004-07-07 | 2006-01-26 | Seiko Epson Corp | 強誘電体記憶装置、電子機器 |
US7200027B2 (en) * | 2004-12-29 | 2007-04-03 | Texas Instruments Incorporated | Ferroelectric memory reference generator systems using staging capacitors |
JP2008047189A (ja) | 2006-08-11 | 2008-02-28 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US8223571B2 (en) * | 2010-07-20 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Generating and amplifying differential signals |
US10082964B2 (en) | 2016-04-27 | 2018-09-25 | Micron Technology, Inc | Data caching for ferroelectric memory |
US9886991B1 (en) * | 2016-09-30 | 2018-02-06 | Micron Technology, Inc. | Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines |
CN106739400B (zh) * | 2016-11-28 | 2019-10-22 | 宁波视睿迪光电有限公司 | 一种光学透明胶贴合方法 |
CN107783871B (zh) * | 2017-10-19 | 2021-06-11 | 郑州云海信息技术有限公司 | 一种usb信号一致性码型切换器、测试系统 |
US10699783B1 (en) * | 2018-12-26 | 2020-06-30 | Micron Technology | Sensing techniques using a moving reference |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937476A (en) * | 1988-06-16 | 1990-06-26 | Intel Corporation | Self-biased, high-gain differential amplifier with feedback |
KR940004406B1 (ko) * | 1991-09-27 | 1994-05-25 | 현대전자산업 주식회사 | Nand형 셀의 감지증폭기 |
US5572459A (en) * | 1994-09-16 | 1996-11-05 | Ramtron International Corporation | Voltage reference for a ferroelectric 1T/1C based memory |
DE19903199A1 (de) * | 1999-01-27 | 1999-08-05 | Siemens Ag | Integrierter Speicher |
KR100296917B1 (ko) * | 1999-06-28 | 2001-07-12 | 박종섭 | 강유전체 메모리 소자의 기준 전압 발생 장치 |
-
2000
- 2000-03-23 DE DE10014387A patent/DE10014387C1/de not_active Expired - Fee Related
-
2001
- 2001-03-13 EP EP01106086A patent/EP1137009A3/de not_active Withdrawn
- 2001-03-22 TW TW090106782A patent/TW518605B/zh not_active IP Right Cessation
- 2001-03-22 JP JP2001083633A patent/JP3636991B2/ja not_active Expired - Fee Related
- 2001-03-23 US US09816925A patent/US6347059B2/en not_active Expired - Fee Related
- 2001-03-23 KR KR1020010015123A patent/KR20010103585A/ko active Search and Examination
- 2001-03-23 CN CNB01111908XA patent/CN1156851C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW518605B (en) | 2003-01-21 |
DE10014387C1 (de) | 2001-09-27 |
KR20010103585A (ko) | 2001-11-23 |
JP2001307478A (ja) | 2001-11-02 |
CN1156851C (zh) | 2004-07-07 |
EP1137009A3 (de) | 2001-12-05 |
US6347059B2 (en) | 2002-02-12 |
EP1137009A2 (de) | 2001-09-26 |
US20010024396A1 (en) | 2001-09-27 |
CN1317798A (zh) | 2001-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5847989A (en) | Ferroelectric memory using non-remnant reference circuit | |
US5680344A (en) | Circuit and method of operating a ferrolectric memory in a DRAM mode | |
JP3636991B2 (ja) | 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 | |
US5377152A (en) | Semiconductor memory and screening test method thereof | |
JP3650077B2 (ja) | 半導体記憶装置 | |
KR100303056B1 (ko) | 온-칩테스트회로를구비한강유전체메모리장치 | |
US7203086B2 (en) | Data reading method, data writing method, and semiconductor memory device | |
US6438049B1 (en) | Variable equilibrate voltage circuit for paired digit lines | |
KR100326991B1 (ko) | 강유전체 메모리, 강유전체 메모리의 제조 방법 및 강유전체 메모리의 시험 방법 | |
US7616471B2 (en) | Ferroelectric memory device | |
JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
US6980458B2 (en) | Sensing circuit for ferroelectric non-volatile memories | |
US7330387B2 (en) | Integrated semiconductor memory device | |
KR100567971B1 (ko) | 강유전 메모리로부터의 판독을 위한 기준전압 발생용 회로 | |
US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
JP2000243091A (ja) | 強誘電体メモリ装置 | |
US20050063213A1 (en) | Signal margin test mode for FeRAM with ferroelectric reference capacitor | |
EP1563510B1 (en) | 2t2c signal margin test mode using a defined charge exchange between bl and /bl | |
JP2004178734A (ja) | メモリ装置 | |
JPH0748318B2 (ja) | 半導体記憶回路およびそのテスト方法 | |
US7212450B2 (en) | FeRAM having differential data | |
US7903478B1 (en) | High impedance reference voltage distribution | |
JPH11195300A (ja) | 不揮発性半導体記憶装置 | |
JP5212375B2 (ja) | 半導体記憶装置及びデータ判別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040617 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040901 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |