CN100385571C - 铁电电容的参考电压产生方法、逻辑判断方式与装置 - Google Patents
铁电电容的参考电压产生方法、逻辑判断方式与装置 Download PDFInfo
- Publication number
- CN100385571C CN100385571C CNB01139627XA CN01139627A CN100385571C CN 100385571 C CN100385571 C CN 100385571C CN B01139627X A CNB01139627X A CN B01139627XA CN 01139627 A CN01139627 A CN 01139627A CN 100385571 C CN100385571 C CN 100385571C
- Authority
- CN
- China
- Prior art keywords
- ferroelectric capacitor
- logic
- polarised direction
- bit line
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Abstract
一种铁电电容的参考电压产生方法、逻辑判断方式与装置。其中,铁电电容的参考电压产生方法为,首先对用以存取欲判断逻辑的数据的铁电电容充电,使此铁电电容的极化方向介于代表逻辑为1的极化方向与代表逻辑为0的极化方向间,再将此极化方向转化为电荷转存到寄生电容上,即可使此寄生电容产生所需的参考电压。
Description
技术领域
本发明是有关于一种参考电压产生方法、逻辑判断方式与装置,且特别是有关于一种铁电电容的参考电压产生方法、逻辑判断方式与装置。
背景技术
一般铁电电容的参考电压产生方法与其逻辑判断方式之一为利用两个仿真单元(dummy cells)来做参考电压。请参照图1,其是利用两个仿真单元与存储单元做参考电压的结构示意图。假设仿真单元102与存储单元100储存逻辑为1的极化方向(在此极化方向代表着其电容值的大小),且可以在位线产生V1伏特的电压,仿真单元104与存储单元101储存逻辑为0的极化方向,且可以在位线产生V2伏特的电压,接着利用图1的结构可以得到一个(V1+V2)/2伏特的参考电压,此参考电压是用来与众多的存储单元做比较之用。但因为每个存储单元的铁电电容都不尽相同,此乃工艺因素,也就是存储单元100的极化方向原本在位线应该产生V1伏特的电压,却可能因为工艺因素,在位线产生V3伏特的电压,且此V3伏特的电压小于V1伏特的电压,进而可能小于(V1+V2)/2伏特的电压或是差距很小。当V3伏特的电压小于(V1+V2)/2伏特的电压时,就会使得原本逻辑应该为1的数据被误判为逻辑0。同理,存储单元101也可能因为在位线所产生的V4伏特的电压大于(V1+V2)/2伏特的电压,而使得原本代表逻辑0的数据被误判为逻辑1。这即是因为不同的铁电电容所造成的边缘效应而导致无法正确的判断逻辑。
铁电电容的参考电压产生方法与其逻辑判断方式之二为利用两个不同的寄生电容来做参考电压。请参照图2,其是利用不同位线造成电压偏差量做参考电压的结构示意图,并请同时参照图3,其是根据图2的铁电电容中电压-极化方向变化图,此作法可充分解决电容特性所产生的边缘效应的问题。此装置做参考电压的方法为:
假设位线204比位线208多出一段长度,意即寄生电容206大于寄生电容210,且原本就有一待判断逻辑的数据的极化方向P1存在铁电电容202中。首先先把铁电电容202中待判断逻辑的数据的极化方向P1存放到位线204所产生的寄生电容206,此时会产生电压V5,且铁电电容中极化方向-电压变化图即图3的路线A,由P1到P2。
然后再存入代表逻辑为0的极化方向P2到铁电电容202,此时铁电电容中极化方向-电压变化图即路线B由P2到P3。再把代表逻辑为0的极化方向P2存放到位线208所产生的寄生电容210,此时铁电电容中极化方向-电压变化图即路线C由P3到P2。这时寄生电容210会产生一个参考电压V6。待数据的逻辑判断完后,再把原来待判断逻辑的极化方向P1回存到铁电电容202,此时铁电电容中极化方向-电压变化图即路线D由P2点经由P3与P4到P1。假设极化方向P1的逻辑为1,在一定的范围之内,极化方向P1所产生的电压V5还是会很明显的大于代表逻辑为0的极化方向P2所产生的参考电压V6,所以数据的逻辑为1。假设极化方向P1的逻辑为0,因为寄生电容206参考电压大于寄生电容210参考电压,所以在一定的范围之内,极化方向P1所产生的电压V5会很明显的小于代表逻辑为0的极化方向P2所产生的参考电压V6,所以数据的逻辑为0。利用此方法,如此可以很清楚的判断逻辑,避开电容特性所产生的边缘效应问题。
简而言之,利用相同的铁电电容做2次存取动作,且针对不同寄生电容产生电压,即利用位线204比位线208多出的那一段长度造成寄生电容的电压偏差量来避开电容特性所产生的边缘效应问题,在一定的范围之内,可以非常正确的判断逻辑。然而,此种方法虽然避开了边缘效应的问题,但却产生一个新的问题,就是增加了整体电路的体积,即那一段多出来的长度。
铁电电容的参考电压产生方法与其逻辑判断方式之三,请参照图4,其是利用附加装置做成偏差传感器(offset sensor)的结构示意图。此电路是利用附加装置402来做成一个偏差传感器,当此偏差传感器的两端为同样的电压V1的时候,数据判读为0,而当偏差传感器两端的电压分别为V1和V2的时候,则数据判读为1。同样地,此附加装置402也会增加整体电路的体积。
因此,一般铁电电容的参考电压产生方法以及逻辑判断方式具有下列的问题:
1.电容特性所产生的边缘效应问题;或
2.电路体积过大问题。
发明内容
本发明的目的是提出一种铁电电容的参考电压产生方法、逻辑判断方法与装置,以改善一般边缘效应与体积过大的问题。
本发明提出一种铁电电容的参考电压产生方法:极化铁电电容,使得铁电电容产生参考极化方向,而其中参考极化方向界于代表逻辑为1的高极化方向与代表逻辑为0的低极化方向之间,且铁电电容为存取欲判断逻辑的数据的铁电电容。再将参考极化方向存到电容上,使得此电容产生参考电压。
在本发明的较佳实施例中,此电容为寄生电容。
本发明另外提出一种铁电电容的逻辑判断方式,其方式包括下列步骤:首先,极化铁电电容,使得铁电电容产生参考极化方向,且其中参考极化方向介于代表逻辑为1的高极化方向与代表逻辑为0的低极化方向之间。然后将参考极化方向存到第一电容上,使第一电容产生参考电压。再极化此铁电电容,以使此铁电电容产生数据极化方向;然后将数据极化方向存到第二电容上,使第二电容产生数据电压。最后比较参考电压与数据电压,判断此数据电压的逻辑。
本发明更提出一种用于铁电记忆单元的逻辑判断装置,包括:
铁电电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一位线、第二位线、驱动线、微感测放大器。其中,铁电电容为记忆单元以及用于产生参考电压。第一晶体管的第一端耦接至铁电电容,用于当作开关。第二晶体管的第二端耦接至第一晶体管的第二端,用于当作开关。第三晶体管的第二端耦接至第一晶体管的第二端,用于当作开关。第四晶体管的第一端耦接至第三晶体管的第一端,用于当作开关。第一位线耦接至第二晶体管的第一端,用于当作寄生电容。第二位线耦接至第三晶体管的第一端,用于当作寄生电容。驱动线耦接至铁电电容的第二端。微感测放大器耦接至第一位线与第二位线,用于放大微小信号做逻辑判断。其中,第一位线与第二位线长度相等。
综合上述,本发明所提出的铁电电容的参考电压产生方法、逻辑判断方式与装置是利用极化同一个铁电电容而分别产生参考电压与数据电压并作逻辑判断。且不需使用附加装置或是使用不同长度的位线。因此,并不会有所谓的边缘效应而正确判断出数据逻辑以及有效减少电路体积。
附图说明
图1为利用两个仿真单元与存储单元做参考电压的结构示意图;
图2为利用不同位线造成电压偏差量做参考电压的结构示意图;
图3为根据图2的铁电电容中电压-极化方向变化图;
图4为利用附加装置做成偏差传感器的结构示意图;
图5为利用铁电电容判断逻辑的装置的一较佳实施例;
图6为根据图5的铁电电容中电压-极化方向变化图;
图7为根据图5的本发明装置的各组件的电压-时间变化图。
100,101:存储单元 102,104:仿真单元
202,502:铁电电容 204,208,503-506:位线
206,210,516,518:寄生电容
402:附加装置 508-514:晶体管
520:微感测放大器 550:驱动线
具体实施方式
请参照图5,其为利用铁电电容判断逻辑的装置的一较佳实施例。并请同时参照图6与图7。图6为根据图5的铁电电容中电压-极化方向变化图而图7为根据图5的本发明装置的各组件的电压-时间变化图。
本发明的概念是利用相同的铁电电容对待判断逻辑的数据的极化方向与参考极化方向做存取动作,再利用微感测放大器比较数据电压与参考电压的差异后判断数据的逻辑。此装置包括:铁电电容502、位线504、位线506、晶体管508、晶体管510、晶体管512、晶体管514、驱动线550、微感测放大器520。其中铁电电容502为铁电记忆单元以及用于产生参考电压。晶体管508的第一端耦接至铁电电容502的第一端用于当作开关。晶体管510的第二端耦接至晶体管508的第二端用于当作开关。晶体管512的第二端耦接至晶体管508的第二端用于当作开关。晶体管514的第一端耦接至晶体管512的第一端用于当作开关。位线504耦接至晶体管510的第一端用于当作寄生电容。位线506耦按至晶体管512的第一端用于当作寄生电容。驱动线耦接至铁电电容的第二端。微感测放大器520耦接至位线504与位线506用于放大微小信号做逻辑判断。
假设原本就有一待判断逻辑的数据的极化方向(极化方向代表着其电容值的大小)O1存在铁电电容502中,且两边位线长度相等,也就是两者的寄生电容相等。
首先,把晶体管510打开,其余的晶体管关上,然后对位线503与位线504充电至-电位vpr,减少往后充放电的时间,以利工作速度的加快,此为T1时间内的动作。当晶体管508打开,预先储存于位线503与位线504上的电荷对铁电电容502充电到一电位V1。此时,铁电电容502、位线503以及位线504的电压均为V1。然后把晶体管510关上,使得数据电荷存于寄生电容516中。此为T2时间内的操作过程,其铁电电容502中的极化方向-电压变化图即图6的路线A,由O1到O2。
接下来,再将铁电电容502作再次极化,即把晶体管512打开,同时对位线503与位线506充电至电位vpr。此时驱动线550也充电至高电位,此为T3时间内的操作过程,而其铁电电容中极化方向-电压变化图即图6的路线B由O2点经由O3点到O4。
接着驱动线550会下拉,也就是电位下降至低电位。此时,铁电电容502、位线503、位线506以及寄生电容518电压为V2(此为参考电压)。接着把晶体管512关闭,寄生电容518与位线506储存参考电压。此为T4时间内的操作过程,而其铁电电容中极化方向-电压变化图即图6的路线C由O4经由O6点到O2。
然后再利用微感测放大器520判断数据逻辑,此为T5时间内的动作。待数据的逻辑判断完后,把晶体管508打开,驱动线550被充电至高电位,将位线503已经判别的电压存回至铁电电容502中。若此铁电电容502原先极化方向为逻辑1的方向,则此时铁电电容中极化方向-电压变化图即图6的路线D由O2到O3与O4到O5。若此铁电电容502原先极化方向为逻辑0的方向,则此时铁电电容中极化方向-电压变化图即图6的路线D由O2到O3。接着驱动线550下拉至低电位,位线503,505也下拉至低电位作恢复动作,此为T6时间内的动作。且参考电压的极化方向界于代表逻辑为1的电压与代表逻辑为0的电压之间,所以很明显的V1会大于V2,因此V1的逻辑为1。利用此方法,如此可以很清楚的判断逻辑,避开电容特性所产生的边缘效应问题,且不会增加了整体电路的体积。
简而言之,参考电压与欲判断逻辑的数据利用相同的铁电电容做存取动作,以及利用逻辑1的电压与逻辑0的电压与参考电压都有一段很明显的电压偏差量,来正确的判断逻辑,避开电容特性所产生的边缘效应问题,且不会增加了整体电路的体积。
综上所述,本发明具有如下的优点:
1.可以正确的判断数据的逻辑,避开电容特性所产生的边缘效应问题;
2.毋须增加电路整体的体积。
Claims (7)
1.一种铁电电容的参考电压的产生方式,其特征是,该方式包括下列步骤:
极化一铁电电容,使该铁电电容产生一参考极化方向,其中该参考极化方向界于代表逻辑为1的极化方向与代表逻辑为0的极化方向之间,且该铁电电容为存取欲判断逻辑的数据的铁电电容;以及
将该参考极化方向存到一电容上,使该电容产生一参考电压。
2.如权利要求1所述的铁电电容的参考电压的产生方式,其特征是,该电容可为一寄生电容。
3.如权利要求1所述的铁电电容的参考电压的产生方式,其特征是,该方式更包括:
极化该铁电电容,使该铁电电容产生该参考极化方向;
将一驱动线充电至高电位;
将该参考极化方向存到该电容上,使该电容产生该参考电压;以及
将该驱动线下拉至低电位。
4.一种铁电电容的逻辑判断方法,其特征是,该方法包括下列步骤:
极化一铁电电容,使该铁电电容产生一参考极化方向,其中该参考极化方向界于代表逻辑为1的高极化方向与代表逻辑为0的低极化方向之间;
将该参考极化方向存到一第一电容上,使该第一电容产生一参考电压;
极化该铁电电容,使该铁电电容产生一数据极化方向;
将该数据极化方向存到第二电容上,使该第二电容产生一数据电压;以及
比较该参考电压与该数据电压,判断该数据电压的逻辑。
5.如权利要求4所述的铁电电容的逻辑判断方法,其特征是,该第一电容与该第二电容可为一寄生电容。
6.一种用于铁电记忆单元的逻辑判断装置,其特征是,该装置包括:
一铁电电容,该铁电电容为一记忆单元以及用以产生一参考电压;
一第一晶体管,该第一晶体管的第一端耦接至该铁电电容,用以当作开关;
一第二晶体管,该第二晶体管的第二端耦接至该第一晶体管的第二端,用以当作开关;
一第三晶体管,该第三晶体管的第二端耦接至该第一晶体管的第二端,用以当作开关;
一第四晶体管,该第四晶体管的第一端耦接至该第三晶体管的第一端,用以当作开关;
一第一位线,耦接至该第二晶体管的第一端,用以当作寄生电容;
一第二位线,耦接至该第三晶体管的第一端,用以当作寄生电容,其中该第二位线与该第一位线长度相等;
一驱动线,耦接至该铁电电容的第二端;以及
一微感测放大器,耦接至该第一位线与该第二位线,用以放大微小信号做逻辑判断。
7.如权利要求6所述的铁电记忆单元的逻辑判断装置,其特征是,该第一位线所造成的寄生电容与该第二位线所造成的寄生电容容量相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01139627XA CN100385571C (zh) | 2001-11-28 | 2001-11-28 | 铁电电容的参考电压产生方法、逻辑判断方式与装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01139627XA CN100385571C (zh) | 2001-11-28 | 2001-11-28 | 铁电电容的参考电压产生方法、逻辑判断方式与装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1421867A CN1421867A (zh) | 2003-06-04 |
CN100385571C true CN100385571C (zh) | 2008-04-30 |
Family
ID=4675321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01139627XA Expired - Fee Related CN100385571C (zh) | 2001-11-28 | 2001-11-28 | 铁电电容的参考电压产生方法、逻辑判断方式与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100385571C (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010010480A1 (en) * | 2000-01-27 | 2001-08-02 | Fujitsu Limited | Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit |
US20010019498A1 (en) * | 2000-03-06 | 2001-09-06 | Yasunari Hosoi | Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor |
CN1317798A (zh) * | 2000-03-23 | 2001-10-17 | 因芬尼昂技术股份公司 | 具有比特导线参考电压的集成存储器和产生该电压的方法 |
-
2001
- 2001-11-28 CN CNB01139627XA patent/CN100385571C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010010480A1 (en) * | 2000-01-27 | 2001-08-02 | Fujitsu Limited | Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit |
US20010019498A1 (en) * | 2000-03-06 | 2001-09-06 | Yasunari Hosoi | Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor |
CN1317798A (zh) * | 2000-03-23 | 2001-10-17 | 因芬尼昂技术股份公司 | 具有比特导线参考电压的集成存储器和产生该电压的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1421867A (zh) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5982666A (en) | Sense amplifier circuit for semiconductor memory devices | |
US5430674A (en) | Method and apparatus for sequential programming of a flash EEPROM memory array | |
US5682345A (en) | Non-volatile data storage unit method of controlling same | |
US5751626A (en) | Ferroelectric memory using ferroelectric reference cells | |
CN101253570B (zh) | 具有稳健数据读出的存储器以及读出数据的方法 | |
US20140307516A1 (en) | Bias sensing in dram sense amplifiers through voltage-coupling/decoupling device | |
JPS63276781A (ja) | 2進データを格納する半導体メモリ | |
US7307867B2 (en) | Over-driven access method and device for ferroelectric memory | |
CN105427799B (zh) | 移位寄存单元、移位寄存器、栅极驱动电路及显示装置 | |
USRE46266E1 (en) | Charge pump circuit | |
US20030111682A1 (en) | Nonvolatile memory and processing system | |
TW425549B (en) | Semiconductor memory device | |
US20040017704A1 (en) | Ferroelectric memory device and method for reading data from the same | |
EP0777231B1 (en) | Semiconductor memory device equipped with voltage generator circuit | |
US4291392A (en) | Timing of active pullup for dynamic semiconductor memory | |
US6885574B2 (en) | Low fatigue sensing method and circuit for ferroelectric non-volatile storage units | |
CN106328191B (zh) | 负电压位线写辅助sram电路及方法 | |
CN100385571C (zh) | 铁电电容的参考电压产生方法、逻辑判断方式与装置 | |
WO1981002361A1 (en) | Active refresh circuit for dynamic mos circuits | |
CN106504792A (zh) | 存储器电路及其操作方法 | |
US5515024A (en) | High performance dynamic compare circuit | |
CN107180649A (zh) | 半导体存储器元件及操作半导体存储器元件的方法 | |
US5459416A (en) | Sense amplifier common mode dip filter circuit to avoid false misses | |
US6515930B2 (en) | Dram cell reading method and device | |
EP0430455A2 (en) | Nonvolatile memory device and operating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080430 Termination date: 20191128 |
|
CF01 | Termination of patent right due to non-payment of annual fee |