CN1156851C - 具有位线参考电压的集成存储器和产生该电压的方法 - Google Patents

具有位线参考电压的集成存储器和产生该电压的方法 Download PDF

Info

Publication number
CN1156851C
CN1156851C CNB01111908XA CN01111908A CN1156851C CN 1156851 C CN1156851 C CN 1156851C CN B01111908X A CNB01111908X A CN B01111908XA CN 01111908 A CN01111908 A CN 01111908A CN 1156851 C CN1156851 C CN 1156851C
Authority
CN
China
Prior art keywords
bit lines
bit line
bli
reference voltage
reference bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01111908XA
Other languages
English (en)
Other versions
CN1317798A (zh
Inventor
T・贝姆
T·贝姆
Z·曼约基
固囟�
R·埃斯特尔
T·雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1317798A publication Critical patent/CN1317798A/zh
Application granted granted Critical
Publication of CN1156851C publication Critical patent/CN1156851C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

在有差分写/读放大器(SA)的特别是铁电半导体存储器上,该放大器经传输晶体管(T)与由位线(BLi)和相应的参考位线(/BLi)组成的位线对相连,用于在存储电容器(MC)中读出和写入数据,为了提高位线参考电压精度安排主参考位线(/BL0)经电荷开关元件(TL)与参考电压(VREF)相连,为了在参考位线之间电荷平衡,至少一个其他参考位线(/BLi)经平衡开关元件(TA)与主参考位线相连。

Description

具有位线参考电压的集成存储器 和产生该电压的方法
技术领域
本发明涉及一种集成存储器,特别是一种铁电存储器,具有存储电容器,安排在由字线和由位线和具有位线参考电压相应的参考位线组成的位线对的交叉点上,具有选择晶体管,经过该选择晶体管存储电容器与位线相连和其控制电极与字线相连,和具有差分写入/读出放大器,这个放大器经过传输晶体管与位线对相连,用于将数据从存储电容器中读出和写入存储电容器中,以及产生位线参考电压的相应方法的集成存储器。
背景技术
这样的集成存储器作为DRAM或者FeRAM在文献DE 199 03 199 A1中是已知的,其中例如为了将数据从1-晶体管-1-电容器类型的存储单元的铁电存储电容器中读出,在参考位线上要求一个定义的参考电压。信息是通过介质的极化状态存储在铁电存储电容器中的。当通过差分读出放大器读出被存储的信息时,可以在与存储电容器连接的位线上,对于逻辑1由于相应的极化状态例如出现或者测出一个电压为1.2V和对于逻辑0由于相反的极化状态出现或者测出一个电压值为0.5V。将这个电压值经过差分放大器与参考位线的参考电压进行比较。在此将此位线参考电压的准确数值在试验阶段之前求出,和将参考电压相应地调整。为此例如将铁电存储器的所有存储单元用对应于逻辑0的电压进行处理或者适当地极化。然后接上确定的位线参考电压。借助于差分放大器读出所有的存储单元。如果将位线参考电压值选择的太低,则错误地将逻辑1也读出。因此在后面的步骤中将位线参考电压值提高和重复读出过程。将这个进行直到将所有被存储的逻辑0真正从铁电单元中读出。然后将所有存储单元用逻辑1写入和从提高了的位线参考电压出发读出存储器内容。此时将位线上的参考电压降低直到可以将所有被存储的逻辑1无误差地读出。此时对于被试验的存储器芯片产生一个电压窗,在其中必须选择适合的参考电压。已知的当前技术的缺点是其位线参考电压的有限精度。因为一般来说参考电压发生器或者参考单元产生例如输出电压在0.3至0.7V范围内在位线上的电压精度为绝对值30mV。因此位线参考电压的相对误差值是在10%至4.2%范围内。
在US4,9 37,476中已知在集成存储器中差分放大器的参考电压是借助于电荷开关元件,平衡开关元件和电容产生的,其中参考电压是通过电容之间的电荷平衡产生的。
发明内容
本发明的任务是,在开始所述类型的集成存储器中用简单的方法提高存储器中的位线参考电压的精度,和提供产生集成存储器的位线参考电压相应的运行方法。
本发明的任务通过以下技术方案实现。
按照本发明的一种集成存储器,具有存储电容器,将存储电容器安排在字线和由位线和具有位线参考电压的参考位线组成的位线对的交叉点上;具有选择晶体管,经过这个选择晶体管将存储电容器与位线相连,和将该选择晶体管的控制电极与字线相连;并且具有差分写入/读出放大器,此放大器经传输晶体管与位线对相连,用于从存储电容器中读出数据和在存储电容器中写入数据,其特征为,主参考位线经过电荷开关元件与参考电压相连;并且至少一个其他的参考位线为了在参考位线的寄生电容之间电荷平衡经平衡开关元件与主参考位线相连。
按照本发明的一种在集成存储器的参考位线上产生参考电压的方法,该存储器具有存储电容器,其中借助于差分放大器将数据从与位线对相连的存储电容器中读出,此位线对是由位线和相应的具有位线参考电压的参考位线组成的,该方法具有以下的处理步骤:将参考电压连接到主参考位线上,将参考电压从主参考位线上分开,至少将一个其他的参考位线并联在主参考位线上,从而将存储在参考位线并联寄生电容上的电荷进行平衡,并且将参考电压分成为多个相同大小的位线参考电压。
其中毫无问题地有可能,用电压发生器产生参考电压,其输出电压与当前技术相比较,当例如不变的绝对的电压精度为30mV时明显的比较大,例如代替0.7V为2.8V。因此在单个参考位线上参考电压的相对误差明显相应地减小。如果将这个放大了的参考电压充电在选定的参考位线的寄生电容上,和随后将被存储在其中的电荷分配在其他参考位线的寄生电容上,所有位线参考电压的误差相应地减小。如果人们例如用电压发生器产生位线参考电压时,这在1.2V至2.8V范围内输出电压的电压精度为30mV,在本发明的电荷平衡之后在四个相互连接的参考位线上的参考位线的误差只还有2.5%至1.0%。其中四个位线电压的大小相等,因为位线的四个寄生电容也相等。
按照一个有益的实施形式参考电压是由恒定电压源提供的。这在连接技术上很容易用足够的精度对于比较大的电压值也是可以实现的。有选择地也可以使用参考单元,这由于随着运行时间增加引起老化可能导致参考电压精度降低。此外产生参考电压的定时也比较复杂。
为了电荷平衡,将四个参考位线借助于三个平衡开关元件相互连接,这种安排是有益的。从而一方面参考位线上的参考电压的精度有可能成为四倍。另外一方面连接在主参考位线上的电压值也还可以保持足够小。这个值例如可能是在四个相互连接的参考位线上为2.8V。因此在电荷平衡之后可以产生统一的位线参考电压为准确的0.7V。
为了得到简单的电路布局可以将平衡开关元件以平衡晶体管形式串联连接。
按照有益的实施形式将电荷开关元件用p沟道晶体管实现,以便使其栅极上的控制电压面对应传输的比较高的参考电压例如为2.8V仍然能保持足够低。
附图说明
下面借助于简图叙述按照本发明的集成存储器装置的实施例以及产生位线参考电压的方法。附图表示
附图1按照本发明的铁电存储器装置的部分电路图,
附图2补充附图1的产生位线参考电压的开关元件的电路图,和
附图3按照附图1和2本发明方法的电路装置的位线参考电压的电压-时间-曲线。
具体实施方式
铁电存储器(FeRAM)按照附图1以已知方式在字线WLi和各自由位线BLi和参考位线/BLi组成的位线对的交叉点上有1-晶体管-1-电容器-类型的存储单元MC。每个存储单元MC的选择晶体管TM用各个所属位线连接存储单元MC的铁电存储电容器CM。选择晶体管TM的栅极与所属的字线WLi相连。在附图1上,为了简化原因,只表示了两个位线对BL1,/BL1,BL2,/BL2以及三个字线WL1,WL2,WL3。当然一个FeRAM实际上具有很大数量的位线和字线。被表示的存储器装置此外还有读出放大器SA,这个放大器与位线对的单个位线各自经传输晶体管T相连。当读出放大器SA涉及已知的差分放大器时,放大器当从所属的存储电容器CM读出存取时在所属的位线对(BLi,/BLi)上将电压差放大和在没有详细表示的数据导线上继续传输。因此这个电位差当读出存取时得到的结果是,将各个位线对的一个位线(/BLi)用作为有定义的参考电压的参考位线,而将存储电容器CM的内容在位线对所属的另外的位线(BLi)上读出。然而也在写入存取时将读出放大器SA用于将其所属的数据经过位线对之一传输到铁电存储单元MC中。读出放大器SA例如可以通过在DRAM中的一个普通的触发电路实现。可以这样控制传输晶体管T,只在位线对BLi,/BLi之一的一个时间点与读出放大器SA相连。因此读出放大器可以或者从左边的位线对BL1,/BL1或者从右边的位线对BL2,/BL2上存取。此外,在附图1上表示的存储器还有用于控制传输晶体管的控制单元C。该控制单元C的每个输出端经过一个驱动器DRVi与每个位线对BLi,/BLi之一的传输晶体管T相连。将驱动器DRVi用正的供电电位VDD和负的电位-V供电,和提供具有同样电平的输出信号。将字线WLi经过没有表示的字线解码器和其他的驱动器DRV3进行控制,从中在附图1上只表示了一个。将其他的驱动器DRV3用正的供电电位VDD和地供电。因此使字线WLi或者位于正的供电电位VDD或者位于地电位。相反在处于被阻塞状态时负电位-V接在传输晶体管T的栅极上,负电位位于这个晶体管的使用电压之下。因为传输晶体管T涉及自导通晶体管,其起始电压是负的。这样选择这个负电位-V,当将这个电位加在其栅极上时传输晶体管T一定阻塞。
为了例如按照附图1电路装置从铁电存储电容器CM中对于读出过程可以产生位线参考电压V/BLi,将这个电路装置用附图2的电路装置进行补充。其中例如将各自四个存储单元MC和其参考位线/BLi组合成一个电路单元共同产生位线参考电压。为了简化原因在附图2上只表示了参考位线/Bli,和为了产生位线参考电压V/BLi所要求的没有存储电容器的电路单元。然而附图2补充了两个其他的参考位线/BL0和/BL3。按照附图2参考位线/BL0用于作为主参考位线。这个导线如同所有其他的参考位线一样有一个寄生的位线电容CPi。寄生的位线电容的数值例如可以典型的位于150fF和因此明显地大于铁电存储电容器CM的电容值。主参考位线/BL0经p沟道类型的电荷晶体管TL与参考电位VGEN相连。这个电位是由原本已知的电压发生器提供的,和当电压精度为30mV时位于1.2V至2.8V范围。电压的相对误差因此为2.5%至1%。电荷晶体管TL的栅电极是与控制单元CH(附图2)的电荷信号接头相连的。此外主参考位线/BL0经过三个串联的平衡晶体管TAi与三个其他的参考位线/BL1,/BL2,/BL3相连。平衡晶体管TA的栅极又一同与控制单元CH(附图2)的共用信号接头相连。为了准确地产生位线参考电压,将所有其他的用于作为参考位线的铁电存储器的位线同样对应于附图2相互连接为四组。其中有选择地例如也可以将BL1,/BL1,BL2,/BL2相互连接为相应的参考位线-四元组。
下面借助于附图3表示的位线参考电压V/BLi的电压-时间-曲线解释附图1和2表示的电路装置的功能或者运行方式。其中从VGEN=2.8V出发。在时间点t=0时在所有参考位线上的电压值V例如为0V。电荷晶体管TL和平衡晶体管TA或者因此实现的开关是打开的(CH=1,SH=0)。大约在时间点t=1.5ns时,为了准备从存储电容器CM读出过程,经过位线对BL1,/BL1(附图1)将电荷信号CH设置为1。于是将由电荷晶体管TL实现的开关闭合。因此将与参考电压源连接的主参考位线/BL0的寄生电容CP0充电到参考电位VREF=2.8V的数值。大约在时间点t=6ns时达到这个数值,其中按照附图3时间曲线是由寄生电容的数值,电荷晶体管TL的导通电阻以及参考位线/BL0的电阻决定的。为了使充电过程可以尽可能快地进行,可以将电荷晶体管TL的导通电阻选择得尽可能小或者将晶体管TL用比较小的栅极电压控制。大约在时间点t=7.5ns时,将由电荷晶体管TL实现的开关打开(CH=1)。因此将主参考位线/BL0的寄生电容与参考电压源分开。此外将由三个平衡晶体管TA实现的开关闭合;也就是说设置为CH=1和SH=1。于是将存储在主参考位线/BL0的寄生电容CP0上的电荷也分布在与其连接的其他参考位线/BL1,/BL2,/BL3的三个寄生电容CP1,CP2,CP3上。由于导线电阻不同存储在主参考位线的寄生电容CP0中的电荷以不同速度流向其他三个寄生位线电容CP1,CP2,CP3。有选择地也可以安排,将单个平衡晶体管TA时间错开地先后接通。然而这将导致减缓电荷平衡。按照附图3,位线电位VBLi在时间点t=10ns时由于成功的电荷平衡全部都达到同样数值为准确的2.8V/4=0.7V。当参考电压源的相对精度例如为2%时其中四个电位值的相对精度同样准确地为2%。四个电位值的准确一致是由四个寄生位线电容CPi数值的准确一致产生的。然后在时间点t=12ns时又将三个平衡晶体管TA关断或者设置为SH=0。参考位线BLi则又相互分开,以便可以可靠地避免后面读出过程不利的相互影响。然后通过控制单元C控制将由传输晶体管T实现的开关闭合和差分读出放大器SA读出存储电容器CM的内容,或者随后又将逻辑信息写入存储单元。如上所述为此测量位线BL1和参考位线/BL1电位的差值。

Claims (7)

1.一种集成存储器,具有存储电容器(MC),将存储电容器安排在字线(WLi)和由位线(BLi)和具有位线参考电压(V/BLi)的参考位线(/BLi)组成的位线对(BLi,/BLi)的交叉点上;具有选择晶体管(TM),经过这个选择晶体管将存储电容器与位线相连,和将该选择晶体管的控制电极与字线相连;并且具有差分写入/读出放大器(SA),此放大器经传输晶体管(T)与位线对相连,用于从存储电容器(MC)中读出数据和在存储电容器(MC)中写入数据,
其特征为,
主参考位线(/BL0)经过电荷开关元件(TL)与参考电压(VREF)相连;并且至少一个其他的参考位线(/BLi)为了在参考位线的寄生电容之间电荷平衡经平衡开关元件(TA)与主参考位线相连。
2.按照权利要求1所述的集成存储器,
其特征为,
参考电压(VREF)是由参考电压源提供的。
3.按照权利要求1或2所述的集成存储器,
其特征为,
为了电荷平衡借助于三个平衡开关元件(TA)将主参考位线(/BL0)与三个其他的参考位线(/BLi)相连。
4.按照上述权利要求之一所述的集成存储器,
其特征为,
平衡开关元件(TA)是串联的。
5.按照上述权利要求之一所述的集成存储器,
其特征为,
将p沟道晶体管用作为电荷开关元件(TL)。
6.一种在集成存储器的参考位线(/BLi)上产生参考电压(V/BLi)的方法,该存储器具有存储电容器(CM),其中借助于差分放大器(SA)将数据从与位线对(BLi,/BLi)相连的存储电容器(CM)中读出,此位线对是由位线(BLi)和相应的具有位线参考电压(V/BLi)的参考位线(/BLi)组成的,该方法具有以下的处理步骤:将参考电压(VGEN)连接到主参考位线(/BL0)上,将参考电压(VGEN)从主参考位线(/BL0)上分开,至少将一个其他的参考位线(/BL1,/BL2,/BL3)并联在主参考位线上,从而将存储在参考位线并联寄生电容(CPi)上的电荷进行平衡,并且将参考电压(VREF)分成为多个相同大小的位线参考电压(V/BLi)。
7.按照权利要求6所述的方法,
其特征为,
在参考位线(/BLi)上电荷平衡之后,将这些参考位线通过平衡开关元件(TA)又相互分开。
CNB01111908XA 2000-03-23 2001-03-23 具有位线参考电压的集成存储器和产生该电压的方法 Expired - Fee Related CN1156851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10014387A DE10014387C1 (de) 2000-03-23 2000-03-23 Integrierter Speicher mit Bitleitungsreferenzspannung und Verfahren zum Erzeugen der Bitleitungsreferenzspannung
DE10014387.3 2000-03-23

Publications (2)

Publication Number Publication Date
CN1317798A CN1317798A (zh) 2001-10-17
CN1156851C true CN1156851C (zh) 2004-07-07

Family

ID=7636019

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01111908XA Expired - Fee Related CN1156851C (zh) 2000-03-23 2001-03-23 具有位线参考电压的集成存储器和产生该电压的方法

Country Status (7)

Country Link
US (1) US6347059B2 (zh)
EP (1) EP1137009A3 (zh)
JP (1) JP3636991B2 (zh)
KR (1) KR20010103585A (zh)
CN (1) CN1156851C (zh)
DE (1) DE10014387C1 (zh)
TW (1) TW518605B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385571C (zh) * 2001-11-28 2008-04-30 旺宏电子股份有限公司 铁电电容的参考电压产生方法、逻辑判断方式与装置
US6603693B2 (en) * 2001-12-12 2003-08-05 Micron Technology, Inc. DRAM with bias sensing
KR100463602B1 (ko) * 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
KR100500944B1 (ko) 2002-12-11 2005-07-14 주식회사 하이닉스반도체 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치
JP2004213722A (ja) * 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路装置
US6856535B2 (en) * 2003-01-21 2005-02-15 Texas Instruments Incorporated Reference voltage generator for ferroelectric memory
US6826094B1 (en) * 2003-06-02 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell sensing with first and second currents
JP2006024263A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 強誘電体記憶装置、電子機器
US7200027B2 (en) * 2004-12-29 2007-04-03 Texas Instruments Incorporated Ferroelectric memory reference generator systems using staging capacitors
JP2008047189A (ja) 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 半導体記憶装置
US8223571B2 (en) * 2010-07-20 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Generating and amplifying differential signals
US10082964B2 (en) 2016-04-27 2018-09-25 Micron Technology, Inc Data caching for ferroelectric memory
US9886991B1 (en) 2016-09-30 2018-02-06 Micron Technology, Inc. Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines
CN106739400B (zh) * 2016-11-28 2019-10-22 宁波视睿迪光电有限公司 一种光学透明胶贴合方法
CN107783871B (zh) * 2017-10-19 2021-06-11 郑州云海信息技术有限公司 一种usb信号一致性码型切换器、测试系统
US10699783B1 (en) * 2018-12-26 2020-06-30 Micron Technology Sensing techniques using a moving reference

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
KR940004406B1 (ko) * 1991-09-27 1994-05-25 현대전자산업 주식회사 Nand형 셀의 감지증폭기
US5572459A (en) * 1994-09-16 1996-11-05 Ramtron International Corporation Voltage reference for a ferroelectric 1T/1C based memory
DE19903199A1 (de) * 1999-01-27 1999-08-05 Siemens Ag Integrierter Speicher
KR100296917B1 (ko) * 1999-06-28 2001-07-12 박종섭 강유전체 메모리 소자의 기준 전압 발생 장치

Also Published As

Publication number Publication date
US20010024396A1 (en) 2001-09-27
JP3636991B2 (ja) 2005-04-06
TW518605B (en) 2003-01-21
EP1137009A2 (de) 2001-09-26
KR20010103585A (ko) 2001-11-23
DE10014387C1 (de) 2001-09-27
EP1137009A3 (de) 2001-12-05
CN1317798A (zh) 2001-10-17
JP2001307478A (ja) 2001-11-02
US6347059B2 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
CN1156851C (zh) 具有位线参考电压的集成存储器和产生该电压的方法
CN105378850B (zh) 感测放大器局部反馈以控制位线电压
US5847989A (en) Ferroelectric memory using non-remnant reference circuit
KR100263084B1 (ko) 강유전성 회로를 위한 기준전압의 동적 조정
KR100314491B1 (ko) 반도체 기억 장치
KR970017603A (ko) 강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법
JPH1097791A (ja) Dramメモリ装置
US6288931B1 (en) Ferroelectric memory device having cell groups containing capacitors commonly coupled to transistor
JPS63149900A (ja) 半導体メモリ
KR20020020266A (ko) 강유전체 메모리
CN112712831B (zh) 一种铁电存储器及其操作方法
CN113257300B (zh) 基于铁电电容的存储装置
US6519203B2 (en) Ferroelectric random access memory and its operating method
US6208550B1 (en) Ferroelectric memory device and method for operating thereof
KR20010051164A (ko) 강유전성 메모리 셀의 셀프 레퍼런싱 장치
CN212230079U (zh) 铁电存储器存储阵列结构及铁电存储器
US6980458B2 (en) Sensing circuit for ferroelectric non-volatile memories
KR100275109B1 (ko) 강유전체메모리장치및그동작방법
US6101140A (en) Sense amplifier driver circuit for supplying a reduced driving voltage to sense amplifier
KR20010100839A (ko) 강유전 메모리로부터의 판독을 위한 기준전압 발생용 회로
CN1161788C (zh) 具有双晶体管/双电容型存储单元的集成存储器
KR960000891B1 (ko) 데이타 읽어내기 완료 타이밍을 빠르게한 다이내믹 ram
JP2000243091A (ja) 強誘電体メモリ装置
TW594733B (en) Integrated memory having bit lines, word lines and plate lines, and operating method for a corresponding memory
JP2004178734A (ja) メモリ装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130703

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040707

Termination date: 20160323

CF01 Termination of patent right due to non-payment of annual fee