CN113223587A - 易失性存储装置及其数据感测方法 - Google Patents

易失性存储装置及其数据感测方法 Download PDF

Info

Publication number
CN113223587A
CN113223587A CN202011544394.9A CN202011544394A CN113223587A CN 113223587 A CN113223587 A CN 113223587A CN 202011544394 A CN202011544394 A CN 202011544394A CN 113223587 A CN113223587 A CN 113223587A
Authority
CN
China
Prior art keywords
voltage
bit line
sense amplifier
bit
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011544394.9A
Other languages
English (en)
Inventor
李东一
徐宁焄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113223587A publication Critical patent/CN113223587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

提供了易失性存储装置及其数据感测方法。所述易失性存储装置包括：第一读出放大器，所述第一读出放大器通过第一位线连接到第一存储单元，并被配置为感测存储在所述第一存储单元中的2位数据；第二读出放大器，所述第二读出放大器通过第二位线连接到第二存储单元，并被配置为感测存储在所述第二存储单元中的2位数据，所述第二位线的长度大于所述第一位线的长度；和驱动电压供应电路，所述驱动电压供应电路被配置为将第一驱动电压供应到所述第一读出放大器，并且将第二驱动电压供应到所述第二读出放大器，所述第二驱动电压的电压电平不同于所述第一驱动电压的电压电平。

Description

易失性存储装置及其数据感测方法
相关申请的交叉引用
本申请基于并要求于2020年2月5日在韩国知识产权局提交的韩国专利申请No.10-2020-0013733的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明构思的实施例涉及易失性存储装置及其数据感测方法，并且更具体地，涉及包括多个读出放大器的易失性存储装置和该易失性存储装置的操作方法。
背景技术
动态随机存取存储器(DRAM)通过基于存储在存储单元的单元电容器中的电荷写入和读取数据来操作。随着对大容量DRAM的需求的增加，已经需要研究在单个DRAM单元中存储至少两位数据，即，开发存储多位数据的多级单元。为了实现多级单元DRAM，需要能够将存储在单元电容器中的电荷感测为多位数据的读出放大器。
发明内容
本发明构思的实施例提供了一种能够补偿由于位线之间的长度差而引起的读出放大器之间的感测特性差异的易失性存储装置，以及所述易失性存储装置的数据感测方法。
根据实施例的一方面，提供了一种易失性存储装置，其包括：第一读出放大器，所述第一读出放大器通过第一位线连接到第一存储单元，并被配置为感测存储在所述第一存储单元中的2位数据；第二读出放大器，所述第二读出放大器通过第二位线连接到第二存储单元，并被配置为感测存储在所述第二存储单元中的2位数据，所述第二位线的长度大于所述第一位线的长度；和驱动电压供应电路，所述驱动电压供应电路被配置为将第一驱动电压供应到所述第一读出放大器，并且将第二驱动电压供应到所述第二读出放大器，所述第二驱动电压的电压电平不同于所述第一驱动电压的电压电平。
根据实施例的另一方面，提供了一种易失性存储装置的数据感测方法。所述数据感测方法包括：使用第一预充电电压对第一位线进行预充电；通过连接到所述第一位线的第一读出放大器感测第一2位数据，所述第一2位数据存储在连接在所述第一位线和选定字线之间的第一存储单元中；使用不同于所述第一预充电电压的第二预充电电压对第二位线进行预充电，所述第二位线的长度大于所述第一位线的长度；和通过连接到所述第二位线的第二读出放大器感测第二2位数据，所述第二2位数据存储在连接在所述第二位线和所述选定字线之间的第二存储单元中。
根据实施例的再一方面，提供了一种存储装置的数据感测方法，所述存储装置包括存储单位数据的易失性存储单元。所述数据感测方法包括：在对连接到具有第一长度的第一位线的第一存储单元的感测操作中，用第一预充电电压对所述第一位线进行预充电；感测存储在所述第一存储单元中的第一1位数据；在对连接到具有比所述第一长度长的第二长度的第二位线的第二存储单元的感测操作中，用第二预充电电压对所述第二位线进行预充电；和感测存储在所述第二存储单元中的第二1位数据。
根据实施例的又一方面，提供了一种存储装置的数据感测方法，所述存储装置包括存储单位数据的易失性存储单元。所述数据感测方法包括：在对连接到第一位线的第一存储单元的感测操作中，用第一预充电电压对所述第一位线进行预充电；感测存储在所述第一存储单元中的第一1位数据；在对连接到第二位线的第二存储单元的感测操作中，用所述第一预充电电压对所述第二位线进行预充电；将所述第二位线的电压电平升压到第二预充电电压；以及感测存储在所述第二存储单元中的第二1位数据。
根据本发明构思的又一方面，提供一种配置存储装置的感测设置的方法，所述存储装置包括第一读出放大器和第二读出放大器。所述方法包括：根据各种单元电压，对所述第一读出放大器和所述第二读出放大器执行测试感测；基于测试感测结果，获得关于所述第一读出放大器的第一故障单元分布和关于所述第二读出放大器的第二故障单元分布；以及基于所述第一故障单元分布和所述第二故障单元分布，确定用于所述第一读出放大器的第一驱动电压的电压电平和用于所述第二读出放大器的第二驱动电压的电压电平。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1示出了根据实施例的存储装置；
图2示出了根据实施例的存储单元和具有开放位线结构的读出放大器；
图3是根据实施例的用于描述由读出放大器感测的存储单元的多位数据的图；
图4示出了根据实施例的读出放大器；
图5A至图5D是根据实施例的读出放大器的顺序操作的流程图；
图6是根据实施例的感测2位数据“00”的读出放大器的信号的时序图；
图7示出了根据实施例的存储装置；
图8是根据实施例的用于描述读出放大器中的合格单元和故障单元的图；
图9是根据实施例的用于描述驱动电压的种类的图；
图10是根据实施例的存储装置的感测操作的流程图；
图11是根据实施例的存储装置的感测操作的流程图；
图12是根据实施例的存储装置的感测操作的流程图；
图13是根据实施例的存储装置的感测操作的流程图；
图14是根据实施例的存储装置的信号的时序图；
图15是根据实施例的在存储装置中设置驱动电压的方法的流程图；
图16示出了根据实施例的读出放大器；
图17是根据实施例的读出放大器的顺序操作方法的流程图；
图18是根据实施例的在位线的感测和预充电操作中的信号的时序图；
图19是根据实施例的在位线的感测和预充电操作中的信号的时序图。
具体实施方式
在下文中，将参照附图详细描述实施例。注意，在本文中描述的所有实施例都是示例实施例。
图1示出了根据实施例的存储装置10。存储装置10可以包括动态随机存取存储器(DRAM)，其将存储在存储单元MC中的单元电压Vcell感测为多位数据。存储装置10可以被称为多级(multi-level)DRAM。例如，多级DRAM可以应用于诸如同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功耗DDR SDRAM(LPDDR SDRAM)、图形DDR SDRAM(GDDR SDRAM)、DDR2SDRAM、DDR3SDRAM、DDR4SDRAM等的存储器。
存储装置10可以响应于从诸如中央处理单元(CPU)或存储控制器的外部装置接收到的命令CMD和地址来输出数据DQ。存储装置10可以包括存储单元阵列100、第一读出放大器200_1、第二读出放大器200_2、命令译码器300、地址缓冲器400、地址译码器500、控制电路600以及数据输入/输出(I/O)电路700。
存储单元阵列100包括以行和列的二维(2D)矩阵形式的多个存储单元MC。存储单元阵列100包括连接到存储单元MC的多条字线WL和位线BL。每个存储单元MC包括单元晶体管CT和单元电容器CC。单元晶体管CT的栅极连接到在存储单元阵列100的行方向上布置的字线WL之一。单元晶体管CT的一端连接到在存储单元阵列100的列方向上布置的位线BL之一。单元晶体管CT的另一端连接到单元电容器CC。单元电容器CC可以存储与例如2位数据的多位数据相对应的各种电荷量。单元电容器CC可以恢复到与多位数据的量相对应的电荷量，即，单元电压Vcell。或者，单元电容器CC可以存储与单位(single-bit)数据相对应的电荷量。单元电容器CC可以被恢复到与单位数据的量相对应的电荷量，即，单元电压Vcell。
存储单元MC可以存储具有指定2位数据的量值的单元电压Vcell。单元电压Vcell可以表示为包括最高有效位(MSB)和最低有效位(LSB)的2位数据。根据实施例，存储单元MC可以存储包括至少“n”位(其中“n”是大于2的自然数)的多位数据或者单位数据。
命令译码器300可以参考从外部装置接收的芯片选择信号/CS、行地址选通信号/RAS、列地址选通信号/CAS、写入使能信号/WE等来确定命令CMD。命令译码器300可以生成与命令CMD相对应的控制信号。命令CMD可以包括激活命令、读取命令、写入命令、预充电命令等。
地址缓冲器400从外部装置接收地址ADDR。地址ADDR包括行地址和列地址，行地址对存储单元阵列100的行进行寻址，列地址对存储单元阵列100的列进行寻址。地址缓冲器400可以将行地址和列地址发送到地址译码器500。
地址译码器500可以包括行译码器和列译码器，行译码器和列译码器响应于地址ADDR而分别选择要被访问的存储单元MC的字线WL和位线BL。行译码器可以对行地址进行译码，并且启用与该行地址相对应的存储单元MC的字线WL。列译码器可以对列地址进行译码，并且提供选择与该列地址相对应的存储单元MC的位线BL的列选择信号。
控制电路600可以在命令译码器300的控制下控制第一读出放大器200_1和第二读出放大器200_2。控制电路600可以在第一读出放大器200_1感测存储单元MC的单元电压Vcell时控制第一读出放大器200_1的操作，并在第二读出放大器200_2感测存储单元MC的单元电压Vcell时控制第二读出放大器200_2的操作。控制电路600可以控制第一读出放大器200_1和第二读出放大器200_2以依次执行预充电操作、偏移抵消操作、MSB感测操作、LSB感测操作和恢复操作。控制电路600可以选择性地导通或断开与第一读出放大器200_1和第二读出放大器200_2中的任一者相对应的诸如图4的第一锁存器210和第二锁存器220以及多个开关SWa、SWb、SW10和SW1至SW6的元件。
第一读出放大器200_1和第二读出放大器200_2均可以将存储在对应的存储单元MC中的电荷感测为2位数据。第一读出放大器200_1和第二读出放大器200_2均可以感测2位数据的LSB和MSB，并且可以在相应的存储单元MC中将通过组合MSB数据和LSB数据而产生的位线电压恢复为单元电压。第一读出放大器200_1和第二读出放大器200_2均还可以将感测到的2位数据发送到数据I/O电路700，使得感测到的2位数据通过一个或更多个数据焊盘从存储装置10输出。
第一读出放大器200_1可以连接到第一位线BL1，第二读出放大器200_2可以连接到第二位线BL2。根据实施例，如图2所示，互补位线可以连接到具有开放位线(open bitline)结构的存储装置中的第一读出放大器200_1和第二读出放大器200_2中的每一者。
数据I/O电路700可以从外部接收要被写入到存储单元MC的数据DQ，并将数据DQ发送到存储单元阵列100。数据I/O电路700可以通过数据焊盘将由第一读出放大器200_1或第二读出放大器200_2感测到的2位数据输出到存储装置10的外部。根据实施例，当输出感测到的2位数据时，数据I/O电路700可以通过单个数据焊盘串行输出MSB数据和LSB数据。相反，可以通过单个数据焊盘串行输出LSB数据和MSB数据。根据实施例，数据I/O电路700可以通过两个数据焊盘并行输出感测到的2位数据。例如，MSB数据可以通过第一数据焊盘输出，并且LSB数据可以通过第二数据焊盘输出。
在存储装置10中，连接到第一读出放大器200_1的第一位线BL1的长度可以不同于连接到第二读出放大器200_2的第二位线BL2的长度，因此，第一位线BL1的电容可以不同于第二位线BL2的电容。因此，第一读出放大器200_1的感测特性可以不同于第二读出放大器200_2的感测特性。此时，存在感测特性差异可以指存在感测余量差异。例如，即使当对具有相同单元电压Vcell的存储单元执行感测操作时，第一读出放大器200_1可能执行了正确的感测，但是第二读出放大器200_2可能执行了不正确的感测。因此，期望一种补偿由位线之间的长度差异引起的感测特性差异的方法。
根据实施例，为了补偿由第一位线BL1和第二位线BL2之间的长度差异引起的感测特性差异，存储装置10可以使用不同的驱动电压分别驱动第一读出放大器200_1和第二读出放大器200_2。例如，存储装置10可以将第一驱动电压VD_1提供给第一读出放大器200_1，并且将第二驱动电压VD_2提供给第二读出放大器200_2。在实施例中，驱动电压可以包括预充电电压、第一锁存器驱动电压和第二锁存器驱动电压中的至少一者。换句话说，在实施例中，可以在感测操作的预充电操作时段中使用不同的预充电电压分别对第一位线BL1和第二位线BL2进行充电。在实施例中，在MSB感测操作期间，第一读出放大器200_1的第一锁存器可以由具有第一电压电平的第一锁存器驱动电压驱动，并且第二读出放大器200_2的第一锁存器可以由具有与第一电压电平不同的第二电压电平的第一锁存器驱动电压驱动。在实施例中，在MSB感测操作或LSB感测操作期间，第一读出放大器200_1的第二锁存器可以由具有第三电压电平的第二锁存器驱动电压驱动，并且第二读出放大器200_2的第二锁存器可以由具有与第三电压电平不同的第四电压电平的第二锁存器驱动电压驱动。下面将参照附图详细描述具体实施例。
根据本实施例，存储装置10可以将第一驱动电压VD_1提供给连接到第一位线BL1的第一读出放大器200_1，并且可以将第二驱动电压VD_2提供给连接到第二位线BL2的第二读出放大器200_2。因此，可以补偿由第一位线BL1和第二位线BL2之间的长度差异引起的感测特性差异。
图2示出了根据实施例的多个存储单元MC和具有开放位线结构的读出放大器200。图2的读出放大器200可以对应于图1中的第一读出放大器200_1和第二读出放大器200_2中的任一者。将一起参照图1来描述图2。
参照图2，读出放大器200可以通过成对的位线(例如，位线BL和互补位线BLB)连接到存储单元MC。特别地，读出放大器200可以具有开放位线结构，并且可以连接到存储单元MC。在开放位线结构中，成对的位线BL和互补位线BLB分别设置在分别与读出放大器200相邻的主单元块110和120中。在开放位线结构中，当主单元块110中包括的存储单元MC的字线WL被启用时，可以通过选定的位线BL从存储单元MC读取数据或将数据写入存储单元MC。此时，在通过选定的位线BL访问存储单元MC的同时，由于不存在连接到主单元块120中的互补位线BLB的选定的存储单元，所以互补位线BLB可以保持在作为参考电压电平的预充电电压VPRE的电平。因此，读出放大器200可以通过位线BL使用共享电荷来感测存储单元MC的单元电压Vcell。
读出放大器200可以将在主单元块110中的存储单元MC中存储的单元电压Vcell感测为2位数据的MSB和LSB，并且可以在存储单元MC中恢复与感测到的MSB和LSB相对应的单元电压Vcell。读出放大器200可以使用存储单元MC的单元电容、位线对(例如BL和BLB)的位线电容、保持位线对(例如图4中的保持位线HBL和互补保持位线HBLB)的位线电容、第一感测位线对(例如图4中所示的第一感测位线SBL1和第一互补感测位线SBLB1)的位线电容、第二感测位线对(例如图4中所示的第二感测位线SBL2和第二互补感测位线SBLB2)的位线电容以及这些电容的变化，来执行第一至第三电荷共享操作。读出放大器200可以通过执行第一至第三电荷共享操作来感测2位数据的MSB和LSB，并且可以在存储单元MC中恢复与感测到的MSB和LSB数据相对应的单元电压Vcell。在下文中，将描述读出放大器200的第一至第三电荷共享操作。
在读出放大器200中，第一电荷共享操作可以发生在具有单元电容的单元电容器CC中存储的电荷与均具有位线电容的位线BL和保持位线HBL中存储的电荷之间。读出放大器200可以通过执行第一电荷共享操作来感测存储单元MC的MSB数据。
在读出放大器200中，第二电荷共享操作可以包括发生在位线BL和保持位线HBL中存储的电荷与第一感测位线SBL1中存储的电荷之间的电荷共享，以及发生在互补位线BLB和互补保持位线HBLB中存储的电荷与第一互补感测位线SBLB1中存储的电荷之间的电荷共享。读出放大器200可以通过执行第二电荷共享操作来感测存储单元MC的LSB数据。
在读出放大器200中，第三电荷共享操作可以发生在存储单元MC的位线BL中存储的电荷、存储存储单元MC的LSB数据的保持位线HBL中存储的电荷、存储存储单元MC的MSB数据的第二互补感测位线SBLB2中存储的电荷、第一互补感测位线SBLB1中存储的电荷、互补位线BLB和互补保持位线HBLB中存储的电荷以及第一感测位线SBL1中存储的电荷之间。读出放大器200可以通过执行第三电荷共享操作来将感测的MSB数据与感测的LSB数据组合。读出放大器200可以在存储单元MC中恢复由感测的MSB和LSB数据的组合产生的单元电压Vcell。
在存储装置10的读取模式下，读出放大器200可以响应于列选择信号将第二感测位线对(例如SBL2和SBLB2)以及位线对(例如BL和BLB)电连接到数据I/O电路700，其中，第二感测位线对(例如SBL2和SBLB2)存储在第一和第二电荷共享操作中感测到的存储单元MC的MSB数据，并且位线对(例如BL和BLB)存储在第一和第二电荷共享操作中感测到的存储单元MC的LSB数据。数据I/O电路700可以通过单个数据焊盘串行输出MSB数据和LSB数据，或者通过两个数据焊盘并行输出MSB数据和LSB数据。
图3是根据实施例的用于描述由读出放大器感测的存储单元的多位数据的图。将一起参照图1和图2来描述图3。
参照图3，存储单元MC的单元电压Vcell可以表示为2位数据的MSB和LSB。单元电压Vcell可以表示为位组合，即“00”、“01”、“10”或“11”。例如，具有电压电平V00的单元电压Vcell可以指示位组合“00”，具有电压电平V01的单元电压Vcell可以指示位组合“01”，具有电压电平V10的单元电压Vcell可以指示位组合“10”，并且具有电压电平V11的单元电压Vcell可以指示位组合“11”。
当在感测存储单元MC的MSB数据的读出放大器200中在单元电容器CC中存储的电荷与位线BL和保持位线HBL中存储的电荷之间执行第一电荷共享操作时，位线BL和保持位线HBL被捕获为MSB电压V_MSB。位线BL可以从预充电电压VPRE的电平转变为MSB电压V_MSB。此时，互补位线BLB可以保持在预充电电压VPRE的电平。
例如，由于对具有电压电平V00的单元电压Vcell的第一电荷共享操作，位线BL的电压电平可以被捕获为处于电压电平VM00的MSB电压V_MSB。例如，由于对具有电压电平V01的单元电压Vcell的第一电荷共享操作，位线BL的电压电平可以被捕获为处于电压电平VM01的MSB电压V_MSB。例如，由于对具有电压电平V10的单元电压Vcell的第一电荷共享操作，位线BL的电压电平可以被捕获为处于电压电平VM10的MSB电压V_MSB。例如，由于对具有电压电平V11的单元电压Vcell的第一电荷共享操作，位线BL的电压电平可以被捕获为处于电压电平VM11的MSB电压V_MSB。此时，互补位线BLB可以保持在预充电电压VPRE的电平。
当在感测存储单元MC的LSB数据的读出放大器200中执行包括发生在位线BL和保持位线HBL中存储的电荷与第一感测位线SBL1中存储的电荷之间的电荷共享以及发生在互补位线BLB和互补保持位线HBLB中的电荷与第一互补感测位线SBLB1中存储的电荷之间的电荷共享的第二电荷共享操作时，选定位线BL被捕获为LSB电压V_LSB。选定位线BL可以从MSB电压V_MSB转变为LSB电压V_LSB。
例如，由于第二电荷共享操作，具有处于电压电平VM00的MSB电压V_MSB的位线BL的电压电平可以被捕获为处于电压电平VL00的LSB电压V_LSB。例如，由于第二电荷共享操作，具有处于电压电平VM01的MSB电压V_MSB的位线BL的电压电平可以被捕获为处于电压电平VL10的LSB电压V_LSB。例如，由于第二电荷共享操作，具有处于电压电平VM10的MSB电压V_MSB的位线BL的电压电平可以被捕获为处于电压电平VL10的LSB电压V_LSB。例如，由于第二电荷共享操作，具有处于电压电平VM11的MSB电压V_MSB的位线BL的电压电平可以被捕获为处于电压电平VL11的LSB电压V_LSB。
当读出放大器200将存储单元MC的单元电压Vcell感测为2位组合的MSB和LSB数据时，具有LSB电压电平的保持位线HBL和位线BL的电压电平用作与互补位线BLB和互补保持位线HBLB的电压电平具有特定电压差的自参照。
图4示出了根据实施例的读出放大器200。图4的读出放大器200可以对应于图1中的第一读出放大器200_1或第二读出放大器200_2。将一起参照图1来描述图4。
参照图4，读出放大器200包括第一锁存器210、第二锁存器220和开关电路，该开关电路包括位线开关SWa、互补位线开关SWb、电源开关SW10以及第一开关SW1至第六开关SW6。
第一锁存器210连接到第一锁存器上拉驱动信号LA1和第一锁存器下拉驱动信号LAB1，并且包括第一P型金属氧化物半导体(PMOS)晶体管P11和第二P型金属氧化物半导体(PMOS)晶体管P12以及第一N型MOS(NMOS)晶体管N11和第二N型MOS(NMOS)晶体管N12。可以在控制读出放大器200的操作的控制电路600(在图1中)的控制下，将电源电压VINTA、接地电压VSS或预充电电压VPRE施加到第一锁存器上拉驱动信号LA1和第一锁存器下拉驱动信号LAB1。
第一PMOS晶体管P11的一端连接到第一锁存器上拉驱动信号LAl的线，第一PMOS晶体管P11的另一端连接到第一感测位线SBLl，并且第一PMOS晶体管P11的栅极连接到第一互补感测位线SBLB1。第二PMOS晶体管P12的一端连接到第一锁存器上拉驱动信号LA1的线，第二PMOS晶体管P12的另一端连接到第一互补感测位线SBLB1，并且第二PMOS晶体管P12的栅极连接到第一感测位线SBL1。
第一NMOS晶体管N11的一端连接到电源开关SW10，第一NMOS晶体管N11的另一端连接到第一感测位线SBLl，并且第一NMOS晶体管N11的栅极连接到保持位线HBL。第二NMOS晶体管N12的一端连接到电源开关SW10，第二NMOS晶体管N12的另一端连接到第一互补感测位线SBLB1，并且第二NMOS晶体管N12的栅极连接到互补保持位线HBLB。
位线开关SWa连接在位线BL与保持位线HBL之间，并且在控制电路600的控制下导通或断开。互补位线开关SWb连接在互补位线BLB与互补保持位线HBLB之间，并且在控制电路600的控制下导通或断开。电源开关SW10连接在第一NMOS晶体管N11和第二NMOS晶体管N12的相应端与第一锁存器下拉驱动信号LAB1的线之间，并在控制电路600的控制下导通或断开。
第一开关SW1连接在保持位线HBL与第一感测位线SBL1之间，并且在控制电路600的控制下导通或断开。第二开关SW2连接在互补保持位线HBLB与第一互补感测位线SBLB1之间，并且在控制电路600的控制下导通或断开。第三开关SW3连接在保持位线HBL与第一互补感测位线SBLB1之间，并且在控制电路600的控制下导通或断开。第四开关SW4连接在互补保持位线HBLB与第一感测位线SBL1之间，并且在控制电路600的控制下导通或断开。
第二锁存器220连接到第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2，并且包括第三PMOS晶体管P21和第四PMOS晶体管P22以及第三NMOS晶体管N21和第四NMOS晶体管N22。
第三PMOS晶体管P21的一端连接到第二锁存器上拉驱动信号LA2的线，第三PMOS晶体管P21的另一端连接到第二感测位线SBL2，并且第三PMOS晶体管P21的栅极连接到第二互补感测位线SBLB2。第四PMOS晶体管P22的一端连接到第二锁存器上拉驱动信号LA2的线，第四PMOS晶体管P22的另一端连接到第二互补感测位线SBLB2，并且第四PMOS晶体管P22的栅极连接到第二感测位线SBL2。
第三NMOS晶体管N21的一端连接到第二锁存器下拉驱动信号LAB2的线，第三NMOS晶体管N21的另一端连接到第二感测位线SBL2，并且第三NMOS晶体管N21的栅极连接到第二互补感测位线SBLB2。第四NMOS晶体管N22的一端连接到第二锁存器下拉驱动信号LAB2的线，第四NMOS晶体管N22的另一端连接到第二互补感测位线SBLB2，并且第四NMOS晶体管N22的栅极连接到第二感测位线SBL2。
第五开关SW5连接在第一感测位线SBL1与第二感测位线SBL2之间，并且在控制电路600的控制下导通或断开。第六开关SW6连接在第一互补感测位线SBLB1与第二互补感测位线SBLB2之间，并且在控制电路600的控制下导通或断开。
图5A至图5D是根据实施例的读出放大器的顺序操作的流程图。
参照图2至图4并根据图5A，在操作S110中，读出放大器200可以执行预充电操作。读出放大器200可以用预充电电压VPRE对位线BL、保持位线HBL、互补位线BLB、互补保持位线HBLB、第一感测位线SBL1、第一互补感测位线SBLB1、第二感测位线SBL2、第二互补感测位线SBLB2、第一锁存器上拉驱动信号LA1、第一锁存器下拉驱动信号LAB1、第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2进行预充电。
在操作S120中，读出放大器200可以执行偏移抵消操作。在参照图2描述的具有开放位线结构的读出放大器200中，诸如工艺变化、温度或晶体管之间的阈值电压差的噪声可能在一对位线(即，位线BL和互补位线BLB)之间不同地显现。位线BL和互补位线BLB之间的这种不同噪声可能在读出放大器200的感测操作期间充当偏移噪声，从而减小了有效感测余量。因此，读出放大器200在感测操作之前执行偏移抵消操作以增加有效感测余量。
在操作S130中，读出放大器200可以执行第一感测操作，以感测指示存储在存储单元MC中的单元电压Vcell的2位组合的MSB。该MSB感测操作可以包括发生在存储单元MC中存储的电荷与位线BL和保持位线HBL中存储的电荷之间的第一电荷共享操作。
第一电荷共享操作发生在具有单元电容的单元电容器CC中存储的电荷与均具有位线电容的位线BL和保持位线HBL中存储的电荷之间。作为第一电荷共享操作的结果，位线BL和保持位线HBL的电压电平可以表现为与位组合“00”、“01”、“10”或“11”相对应的MSB电压V_MSB(在图3中)。读出放大器200可以感测并放大MSB电压V_MSB与互补位线BLB的互补位线电压VBLB之间的差，并且可以锁存具有电源电压VINTA的电平的逻辑“1”或具有接地电压VSS的电平的逻辑“0”的MSB数据。
在操作S140中，读出放大器200可以执行第二感测操作，以感测指示存储在存储单元MC中的单元电压Vcell的2位组合的LSB。LSB感测操作可以包括第二电荷共享操作。
第二电荷共享操作可以包括发生在位线BL和保持位线HBL中存储的电荷与第一感测位线SBL1中存储的电荷之间的电荷共享以及发生在互补位线BLB和互补保持位线HBLB中存储的电荷与第一互补感测位线SBLB1中存储的电荷之间的电荷共享。
作为第二电荷共享操作的结果，位线BL和保持位线HBL的电压电平可以表现为与位组合“00”、“01”、“10”或“11”相对应的LSB电压V_LSB(图3中)。读出放大器200可以感测并放大LSB电压V_LSB与互补位线电压VBLB和互补保持位线电压VHBLB中的每一者之间的差，并且可以锁存具有电源电压VINTA的电平的逻辑“1”或具有接地电压VSS的电平的逻辑“0”的LSB数据。
在操作S150中，读出放大器200可以通过将单元电压Vcell重写到存储单元MC来执行恢复操作，该单元电压Vcell是通过将感测的MSB数据与感测的LSB数据组合而产生的。恢复操作可以包括第三电荷共享操作。
作为在操作S130和S140中感测MSB和LSB数据的结果，具有相应的逻辑电平的LSB数据存储在位线BL和保持位线HBL中，并且具有相应的逻辑电平的MSB数据存储在第一感测位线SBL1、互补位线BLB、互补保持位线HBLB和第一互补感测位线SBLB1中。
可以使用存储单元MC的单元电容、位线对(例如，BL和BLB)的位线电容、保持位线对(例如，HBL和HBLB)的位线电容和第一感测位线对(例如，SBL1和SBLB1)的位线电容以及这些电容的变化来执行第三电荷共享操作。通过第三电荷共享操作感测的MSB数据和LSB数据可以被组合。读出放大器200可以在存储单元MC中恢复单元电压Vcell，该单元电压Vcell是通过将感测的MSB数据与感测的LSB数据组合而产生的。
为了便于描述，将结合图6来描述图5B至图5D的详细流程图。
图6是根据实施例的感测2位数据“00”的读出放大器的信号的时序图。为了描述方便，将详细描述感测2位数据“00”的读出放大器的操作。
1.预充电操作
参照图5A以及图6中的时间点T0，在操作S110中，读出放大器200用预充电电压VPRE对位线BL、保持位线HBL、互补位线BLB、互补保持位线HBLB、第一感测位线SBL1、第一互补感测位线SBLB1、第二感测位线SBL2、第二互补感测位线SBLB2、第一锁存器上拉驱动信号LA1、第一锁存器下拉驱动信号LAB1、第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2进行预充电。
预充电电压VPRE可以被设置为电压电平为电源电压VINTA的电平的一半。例如，当电源电压VINTA为1V时，预充电电压VPRE可以被设置为0.5V。根据实施例，读出放大器200还可以包括预充电电路，其可以用预充电电压VPRE对保持位线HBL、互补保持位线HBLB、第一感测位线SBL1、第一互补感测位线SBLB1、第二感测位线SBL2、第二互补感测位线SBLB2、第一锁存器上拉驱动信号LA1、第一锁存器下拉驱动信号LAB1、第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2进行预充电。
在预充电操作中，第一锁存器210和第二锁存器220可以处于断开状态，位线开关SWa、互补位线开关SWb和电源开关SW10处于导通状态，并且第一开关SW1至第六开关SW6处于断开状态。当第一锁存器210处于断开状态时，预充电电压VPRE被施加到第一锁存器上拉驱动信号LA1和第一锁存器下拉驱动信号LAB1。当第二锁存器220处于断开状态时，预充电电压VPRE被施加到第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2。
2.偏移抵消操作
参照图5A以及图6中的时间点T1，在操作S120中，读出放大器200执行偏移抵消操作。如图2所示，读出放大器200具有开放位线结构，使得读出放大器200连接到分别位于与读出放大器200相邻的单元块110和120中的成对的位线BL和互补位线BLB。在开放位线结构中，相对于位线BL和互补位线BLB中的噪声的偏移噪声在读出放大器200的感测操作期间可能被最大化，从而减小了读出放大器200的有效感测余量。
为了增加读出放大器200的有效感测余量，读出放大器200导通第一锁存器210以及第一开关SW1和第二开关SW2以执行偏移抵消操作。电源电压VINTA被施加到第一锁存器210的第一锁存器上拉驱动信号LA1，并且接地电压VSS被施加到第一锁存器210的第一锁存器下拉驱动信号LAB1。
由于第一锁存器210中的位线对(即，BL和BLB)的偏移噪声，与位线BL相比，互补位线BLB可以上升或下降到特定水平，并且因此，存在位线BL和互补位线BLB之间的电压差。电压差可以被解释为由偏移噪声引起的偏移电压。当位线BL和互补位线BLB被设置为具有与偏移电压相对应的差时，读出放大器200的偏移噪声被去除。换句话说，读出放大器200可以通过偏移抵消操作来补偿偏移。
3.第一电荷共享操作
参照图5B以及图6中的时间点T2，在操作132中，读出放大器200在存储单元MC和位线BL之间执行第一电荷共享操作。读出放大器200断开第一锁存器210以及第一开关SW1和第二开关SW2。此时，连接到存储单元MC的字线WL被启用，并且在存储单元MC的单元电容器CC中存储的电荷与位线BL和保持位线HBL中存储的电荷之间发生电荷共享。
当0V的单元电压Vcell被存储在存储单元MC中时，位线BL和保持位线HBL的电压电平可以从预充电电压VPRE的电平下降特定电平。此时，互补位线BLB和互补保持位线HBLB可以保持在预充电电压VPRE的电平。
4.电荷保持操作
参照图5B以及图6中的时间点T3，在操作S134中，读出放大器200保持位线BL和保持位线HBL的电荷，其是通过第一电荷共享操作产生的。读出放大器200断开位线开关SWa和互补位线开关SWb。
5.MSB感测操作
参照图5B以及图6中的时间点T4，在操作S136中，读出放大器200通过感测指示了存储单元MC中存储的单元电压Vcell的2位组合的MSB来执行MSB感测操作。读出放大器200导通第一锁存器210以及第三开关SW3和第四开关SW4以执行MSB感测操作。电源电压VINTA被施加到第一锁存器210的第一锁存器上拉驱动信号LA1，并且接地电压VSS被施加到第一锁存器210的第一锁存器下拉驱动信号LAB1。保持位线HBL通过第三开关SW3连接到第一互补感测位线SBLB1，并且互补保持位线HBLB通过第四开关SW4连接到第一感测位线SBL1。
第一锁存器210可以将第一感测位线SBL1的电压增加到逻辑“1”电平，并且可以将第一互补感测位线SBLB1的电压减小到逻辑“0”电平。连接到第一感测位线SBL1的互补保持位线HBLB的电压可以上升到逻辑“1”电平，并且连接到第一互补感测位线SBLB1的保持位线HBL的电压可以下降到逻辑“0”电平。
6.第一MSB锁存操作
参照图5B以及图6中的时间点T5，在操作S138中，读出放大器200通过锁存2位数据的MSB来执行第一MSB锁存操作。读出放大器200断开第一锁存器210和电源开关SW10，并且导通第二锁存器220以及第五开关SW5和第六开关SW6，以执行第一MSB锁存操作。电源电压VINTA被施加到第二锁存器220的第二锁存器上拉驱动信号LA2，并且接地电压VSS被施加到第二锁存器220的第二锁存器下拉驱动信号LAB2。第一感测位线SBL1通过第五开关SW5连接到第二感测位线SBL2，并且第一互补感测位线SBLB1通过第六开关SW6连接到第二互补感测位线SBLB2。可以断开电源开关SW10以阻止泄漏电流路径，该泄漏电流路径中断处于导通状态的第二锁存器220的操作。
第二锁存器220可以基于第二感测位线SBL2和第二互补感测位线SBLB2之间的电压差来执行感测，并且可以将第二感测位线SBL2的电压增加到逻辑“1”电平并将第二互补感测位线SBLB2的电压降低至逻辑“0”电平。连接到第二感测位线SBL2的第一感测位线SBL1和互补保持位线HBLB的电压可以变为逻辑“1”电平。连接到第二互补感测位线SBLB2的第一互补感测位线SBLB1和保持位线HBL的电压可以变为逻辑“0”电平。
7.第二MSB锁存操作
参照图5B以及图6中的时间点T6，在操作139中，读出放大器200执行第二MSB锁存操作。读出放大器200断开第三开关SW3至第六开关SW6以执行第二MSB锁存操作。第二感测位线SBL1的电压可以保持在逻辑“1”电平，第二互补感测位线SBLB2的电压可以保持在逻辑“0”电平，第一感测位线SBL1的电压可以保持在逻辑“1”电平，第一互补感测位线SBLB1的电压可以保持在逻辑“0”电平，保持位线HBL的电压可以保持在逻辑“0”电平，并且互补保持位线HBLB的电压可以保持在逻辑“1”电平。
逻辑“0”电平可以作为存储单元MC的MSB数据被锁存在第二锁存器220的第二互补感测位线SBLB2中。
8.第二电荷共享操作
参照图5C以及图6中的时间点T7，在操作142中，读出放大器200在第一感测位线SBL1、保持位线HBL和位线BL之间以及在第一互补感测位线SBLB1、互补保持位线HBLB和互补位线BLB之间执行第二电荷共享操作。读出放大器200导通位线开关SWa、互补位线开关SWb以及第一开关SW1和第二开关SW2。
位线BL、保持位线HBL和第一感测位线SBL1通过位线开关SWa和第一开关SW1彼此连接。互补位线BLB、互补保持位线HBLB和第一互补感测位线SBLB1通过互补位线开关SWb和第二开关SW2彼此连接。
在位线BL中存储的电荷、保持位线HBL中存储的电荷和第一感测位线SBL1中存储的电荷之间发生电荷共享。在互补位线BLB中存储的电荷、互补保持位线HBLB中存储的电荷和第一互补感测位线SBLB1中存储的电荷之间也发生电荷共享。
9.LSB感测操作
参照图5C以及图6中的时间点T8，在操作144中，读出放大器200通过感测指示了存储单元MC中存储的单元电压Vcell的2位组合的LSB来执行LSB感测操作。读出放大器200导通第一锁存器210、电源开关SW10以及第三开关SW3和第四开关SW4，并且断开第一开关SW1和第二开关SW2以执行LSB感测操作。
第一电源电压VINTA1被施加到第一锁存器210的第一锁存器上拉驱动信号LA1，并且接地电压VSS被施加到第一锁存器210的第一锁存器下拉驱动信号LAB1。位线BL、保持位线HBL和第一互补感测位线SBLB1通过位线开关SWa和第三开关SW3彼此连接。互补位线BLB、互补保持位线HBLB和第一感测位线SBL1通过互补位线开关SWb和第四开关SW4彼此连接。
第一锁存器210可以将第一感测位线SBL1的电压增加到逻辑“1”电平，并且将第一互补感测位线SBLB1的电压减小到逻辑“0”电平。
连接到第一感测位线SBL1的互补位线BLB和互补保持位线HBLB的电压可以上升到逻辑“1”电平。连接到第一互补感测位线SBLB1的位线BL和保持位线HBL的电压可以下降到逻辑“0”电平。
逻辑“0”电平可以作为存储单元MC的LSB数据被锁存在第一锁存器210的位线BL中。
10.MSB和LSB的组合操作
参照图5D以及图6中的时间点T9，在操作152中，读出放大器200可以将感测的存储单元MC的MSB数据与感测的存储单元MC的LSB数据进行组合。读出放大器200可以断开第一锁存器210、电源开关SW10和第三开关SW3，并且导通第二开关SW2和第六开关SW6以将感测的MSB数据与感测的LSB数据组合。
第二锁存器220的第二互补感测位线SBLB2将MSB数据锁存在逻辑“0”电平，并且第一锁存器210的第一互补感测位线SBLB1将LSB数据锁存在逻辑“0”电平。
第二互补感测位线SBLB2、第一感测位线对(即，SBL1和SBLB1)、互补保持位线HBLB和互补位线BLB可以通过互补位线开关SWb以及第二开关SW2、第四开关SW4和第六开关SW6彼此连接。连接到第二互补感测位线SBLB2的第一感测位线对(即，SBL1和SBLB1)、互补保持位线HBLB和互补位线BLB的电压可以下降到逻辑“0”电平。此时，位线BL和保持位线HBL的电压可以保持在逻辑“0”电平。
11.第三电荷共享操作
参照图5D以及图6中的时间点T10，在操作154中，读出放大器200在第一感测位线对(即，SBL1和SBLB1)、保持位线对(即，HBL和HBLB)和位线对(即，BL和BLB)之间执行第三电荷共享操作。读出放大器200可以断开第一锁存器210和第六开关SW6，并且导通第一开关SW1和第三开关SW3以执行第三电荷共享操作。
位线对(即，BL和BLB)、保持位线对(即，HBL和HBLB)和第一感测位线对(即，SBL1和SBLB1)可以通过位线开关SWa、互补位线开关SWb以及第一开关SW1至第四开关SW4彼此连接。
读出放大器200可以使用存储单元MC的单元电容、位线对(即，BL和BLB)的位线电容、保持位线对(即，HBL和HBLB)的位线电容、第一感测位线对(即，SBL1和SBLB1)的位线电容以及这些电容的变化来执行第三电荷共享操作。作为第三电荷共享操作的结果，位线对(即，BL和BLB)、保持位线对(即，HBL和HBLB)和第一感测位线对(即，SBL1和SBLB1)的电压变为接地电压VSS的电平。具有接地电压VSS的电平的位线BL的电压在存储单元MC中被恢复为单元电压Vcell。
如上所述，读出放大器200将存储在存储单元MC中的0V的单元电压Vcell感测为MSB和LSB位“00”，并且在存储单元MC中将与感测的MSB和LSB位“00”相对应的位线BL的0V恢复为单元电压Vcell。
图7示出了根据实施例的存储装置10。存储装置10可以包括第一读出放大器200_1、第二读出放大器200_2、第一驱动电压供应电路810和第二驱动电压供应电路820。
第一读出放大器200_1可以连接到第一位线BL1和第一互补位线BL1B，并且第二读出放大器200_2可以连接到第二位线BL2和第二互补位线BL2B。
与从存储单元到第一读出放大器200_1的长度相对应的第一位线BL1的长度可以比与从存储单元到第二读出放大器200_2的长度相对应的第二位线BL2的长度短。位线之间的这种长度差导致位线之间的电容差，并且位线之间的电容差导致读出放大器之间的感测特性差异。为了补偿由位线之间的长度差引起的感测特性差异，可以分别通过不同的驱动电压来驱动第一读出放大器200_1和第二读出放大器200_2。
对于该操作，第一驱动电压供应电路810可以生成第一驱动电压VD_1并将其提供给第一读出放大器200_1。如下面参照图9描述的，第一驱动电压VD_1可以包括第一预充电电压VPRE_1、第一电平的第一电源电压VINTA1_1和第三电平的第二电源电压VINTA2_1中的至少一者。在实施例中，第一驱动电压供应电路810可以在图1中的控制电路600的控制下将第一驱动电压VD_1提供给第一读出放大器200_1。
类似地，第二驱动电压供应电路820可以生成第二驱动电压VD_2并将其提供给第二读出放大器200_2。如下面参照图9描述的，第二驱动电压VD_2可以包括第二预充电电压VPRE_2、第二电平的第一电源电压VINTA1_2和第四电平的第二电源电压VINTA2_2中的至少一者。在实施例中，第二驱动电压供应电路820可以在图1中的控制电路600的控制下将第二驱动电压VD_2提供给第二读出放大器200_2。
第二驱动电压VD_2可以具有一个或更多个与第一驱动电压VD_1不同的值。第一驱动电压VD_1和第二驱动电压VD_2之间的差可以对应于用于补偿第一位线BL1和第二位线BL2之间的长度差的电平。因此，存储装置10的设计者可以相对于单元电压测试每条位线中的故障单元的分布，并基于故障单元的分布来设置第一驱动电压VD_1和第二驱动电压VD_2之间的差。下面将参照图8和图13对此进行详细描述。
尽管在图7中将第一驱动电压供应电路810和第二驱动电压供应电路820示出为单独的框，但是实施例不限于此。根据实施例，第一驱动电压供应电路810和第二驱动电压供应电路820可以被集成为产生并提供第一驱动电压VD_1和第二驱动电压VD2的单个驱动电压供应电路。
根据本实施例，存储装置10使用具有不同电平的电压来分别驱动分别连接到具有彼此不同长度的位线的读出放大器，从而补偿由位线之间的长度差引起的感测特性差异。
图8是根据实施例的用于描述读出放大器中的合格单元和故障单元的图。图8示出了读出放大器中的四个状态“00”、“01”、“10”和“11”的恢复电压电平RVL00_1、RVL01_1、RVL10_1、RVL11_1、RVL00_2、RVL01_2、RVL10_2和RVL11_2以及在感测多位数据的存储装置中在中间区域发生故障的第一至第三故障区域FA1_1、FA1_2、FA2_1、FA2_2、FA3_1和FA3_2。将一起参照图7来描述图8。在图8中示出的每种状态下合格单元和故障单元的分布仅是示例，并不代表总体趋势。
如图8所示，第一读出放大器200_1和第二读出放大器200_2之间的感测特性可以不同。第一读出放大器200_1和第二读出放大器200_2之间的感测特性差异可能由分别连接到第一读出放大器200_1和第二读出放大器200_2的位线之间的长度差引起。
例如，关于第一读出放大器200_1的第一故障区域FA1_1可以与关于第二读出放大器200_2的第一故障区域FA1_2不同，其中，第一故障区域FA1_1和FA1_2在“00”数据与“01”数据之间。关于第一读出放大器200_1的第二故障区域FA2_1可以与关于第二读出放大器200_2的第二故障区域FA2_2不同，其中，第二故障区域FA2_1和FA2_2在“01”数据与“10”数据之间。关于第一读出放大器200_1的第三故障区域FA3_1可以与关于第二读出放大器200_2的第三故障区域FA3_2不同，其中，第三故障区域FA3_1和FA3_2在“10”数据与“11”数据之间。
这里，关于第一读出放大器200_1的第一故障区域FA1_1、第二故障区域FA2_1或第三故障区域FA3_1分别不同于关于第二读出放大器200_2的第一故障区域FA1_2、第二故障区域FA2_2或第三故障区域FA3_2表示在存储单元阵列100中关于第一读出放大器200_1的故障存储单元分布不同于关于第二读出放大器200_2的故障存储单元分布。例如，第一故障区域FA1_1、第二故障区域FA2_1或第三故障区域FA3_1的位置(关于第一读出放大器200_1)和尺寸中的至少一者可以不同于第一故障区域FA1_2、第二故障区域FA2_2或第三故障区域FA3_2的位置(关于第二读出放大器200_2)和尺寸中的至少一者。
另外，分别关于第一读出放大器200_1和第二读出放大器200_2，“00”数据的恢复电压电平RVL00_1和RVL00_2可以彼此不同，“01”数据的恢复电压电平RVL01_1和RVL01_2可以彼此不同，“10”数据的恢复电压电平RVL10_1和RVL10_2可以彼此不同，并且“11”数据的恢复电压电平RVL11_1和RVL11_2可以彼此不同。
为了补偿前述感测特性差异，即，感测区域的位置、感测区域的尺寸和状态的恢复电压电平中的至少一者，存储装置可以将不同的驱动电压分别施加到第一读出放大器200_1和第二读出放大器200_2。
例如，参照图10，可以分别使用不同的预充电电压在第一读出放大器200_1和第二读出放大器200_2中执行预充电操作。例如，参照图11，在MSB感测操作中，可以将不同的驱动电压分别施加到第一读出放大器200_1和第二读出放大器200_2。例如，参照图12，在LSB感测操作中，可以将不同的驱动电压分别施加到第一读出放大器200_1和第二读出放大器200_2。例如，参照图13，在恢复操作中，可以将不同的驱动电压分别施加到第一读出放大器200_1和第二读出放大器200_2。下面将参照附图详细描述上述示例的实施例。
在设计阶段，如图8所示，存储装置的设计者可以测试读出放大器的感测特性。例如，基于根据测试如图8所示而确定的故障存储单元分布，设计者可以确定要施加到第一读出放大器200_1的第一驱动电压VD_1的电平和要施加到第二读出放大器200_2的第二驱动电压VD_2的电平中的至少一者。如上所述，当基于关于每个读出放大器确定的感测特性来不同地设置分别驱动读出放大器的电压时，可以补偿由位线之间的长度差引起的感测特性差异。
图9是根据实施例的用于描述驱动电压(例如，第一驱动电压VD_1和第二驱动电压VD_2)的种类的图。将一起参照图7来描述图9。
施加到第一读出放大器200_1的第一驱动电压VD_1可以包括第一预充电电压VPRE_1、第一电平的第一电源电压VINTA1_1和第三电平的第二电源电压VINTA2_1中的至少一者。施加到第二读出放大器200_2的第二驱动电压VD_2可以包括第二预充电电压VPRE_2、第二电平的第一电源电压VINTA1_2和第四电平的第二电源电压VINTA2_2中的至少一者。
此时，第一预充电电压VPRE_1和第二预充电电压VPRE_2可以对应于预充电电压VPRE。第一电平的第一电源电压VINTA1_1和第二电平的第一电源电压VINTA1_2可以对应于图6中的第一电源电压VINTA1。第三电平的第二电源电压VINTA2_1和第四电平的第二电源电压VINTA2_2可以对应于图6中的第二电源电压VINTA2。
下面将参照附图详细描述用于使用具有不同电压电平的驱动电压来驱动读出放大器的实施例。
图10是根据实施例的存储装置的感测操作的流程图。将一起参照图7和图9来描述图10。
在操作S210中，在对连接到第一位线BLl的存储单元执行的感测操作的预充电操作时段中，存储装置10可以使用第一预充电电压VPRE_1对第一位线BLl进行预充电。对于该操作，第一驱动电压供应电路810可以将第一预充电电压VPRE_1供应给第一读出放大器200_1。
在操作S220中，存储装置10可以通过连接到第一位线BL1的第一读出放大器200_1对连接到第一位线BL1的存储单元执行多位感测。操作S220可以包括与图5A中的操作S120至S150相对应的一系列过程。
在操作S230中，在对连接到第二位线BL2的存储单元执行的感测操作的预充电操作时段中，存储装置10可以使用第二预充电电压VPRE_2对第二位线BL2进行预充电。对于该操作，第二驱动电压供应电路820可以将第二预充电电压VPRE_2供应给第二读出放大器200_2。
在实施例中，第二预充电电压VPRE_2可以具有与第一预充电电压VPRE_1不同的电压电平，并且第一预充电电压VPRE_1和第二预充电电压VPRE_2之间的差可以对应于用于补偿由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异的电平。
在操作S240中，存储装置10可以通过连接到第二位线BL2的第二读出放大器200_2对连接到第二位线BL2的存储单元执行多位感测。操作S240可以包括与图5A中的操作S120至S150相对应的一系列过程。
尽管在图10中在操作S210和S220之后顺序地执行操作S230和S240，但是实施例不限于此。例如，操作S230和S240可以与操作S210和S220同时执行。换句话说，操作S230和S240可以与操作S210和S220并行地执行。
图11是根据实施例的存储装置的感测操作的流程图。将一起参照图7和图9来描述图11。
在操作S310中，在连接到第一位线BL1的第一读出放大器200_1的MSB感测操作和/或LSB感测操作中，存储装置10可以将第一电平的第一电源电压VINTA1_1施加到第一读出放大器200_1。在实施例中，在第一读出放大器200_1的MSB感测操作和/或LSB感测操作中，可以将第一电平的第一电源电压VINTA1_1施加到第一读出放大器200_1的第一锁存器中的第一锁存器上拉驱动信号。
在操作S320中，在连接到第二位线BL2的第二读出放大器200_2的MSB感测操作和/或LSB感测操作中，存储装置10可以将第二电平的第一电源电压VINTA1_2施加到第二读出放大器200_2。在实施例中，在第二读出放大器200_2的MSB感测操作和/或LSB感测操作中，可以将第二电平的第一电源电压VINTA1_2施加到第二读出放大器200的第一锁存器中的第一锁存器上拉驱动信号。
在实施例中，第二电平的第一电源电压VINTA1_2可以具有与第一电平的第一电源电压VINTA1_1不同的电压电平，并且第一电平的第一电源电压VINTA1_1和第二电平的第一电源电压VINTA1_2之间的差可以对应于用于补偿由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异的电平。
尽管在图11中在操作S310之后顺序地执行操作S320，但是实施例不限于此。例如，操作S310可以与操作S320同时执行。换句话说，操作S310可以与操作S320并行地执行。
图12是根据实施例的存储装置的感测操作的流程图。将一起参照图7和图9来描述图12。
在操作S410中，在连接到第一位线BL1的第一读出放大器200_1的MSB感测操作中，存储装置10可以将第三电平的第二电源电压VINTA2_1施加到第一读出放大器200_1。在实施例中，在第一读出放大器200_1的MSB感测操作中，可以将第三电平的第二电源电压VINTA2_1施加到第一读出放大器200_1的第二锁存器中的第二锁存器上拉驱动信号。
在操作S420中，在连接到第二位线BL2的第二读出放大器200_2的MSB感测操作中，存储装置10可以将第四电平的第二电源电压VINTA2_2施加到第二读出放大器200_2。在实施例中，在第二读出放大器200_2的MSB感测操作中，可以将第四电平的第二电源电压VINTA2_2施加到第二读出放大器200_2的第二锁存器中的第二锁存器上拉驱动信号。
在实施例中，第四电平的第二电源电压VINTA2_2可以具有与第三电平的第二电源电压VINTA2_1不同的电压电平，并且第三电平的第二电源电压VINTA2_1与第四电平的第二电源电压VINTA2_1之间的差可以对应于用于补偿由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异的电平。
图13是根据实施例的存储装置的感测操作的流程图。将一起参照图7和图9来描述图13。
在操作S510中，在连接到第一位线BL1的第一读出放大器200_1的恢复操作中，存储装置10可以将具有第一恢复电平的第二电源电压施加到第一读出放大器200_1。在实施例中，在第一读出放大器200_1的恢复操作中，可以将具有第一恢复电平的第二电源电压施加到第一读出放大器200_1的第二锁存器中的第二锁存器上拉驱动信号。
在操作S520中，在连接到第二位线BL2的第二读出放大器200_2的恢复操作中，存储装置10可以将具有第二恢复电平的第二电源电压施加到第二读出放大器200_2。在实施例中，在第二读出放大器200_2的恢复操作中，可以将具有第二恢复电平的第二电源电压施加到第二读出放大器200_2的第二锁存器中的第二锁存器上拉驱动信号。
在实施例中，具有第二恢复电平的第二电源电压可以具有与具有第一恢复电平的第二电源电压不同的电压电平，并且第一恢复电平和第二恢复电平之间的差可以对应于用于补偿由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异的电平。
图14是根据实施例的存储装置的信号的时序图。如上所述，图14示出了对于第一读出放大器200_1和第二读出放大器200_2分别使用不同的驱动电压的实施例的变型。将一起参照图7以及图10至图13来描述图14。
参照图10和图14，在预充电操作时段中，在第一读出放大器200_1和第二读出放大器200_2之间，用于对位线进行预充电的预充电电压VPRE可以不同。
参照图11和图14，在MSB感测操作时段和/或LSB感测操作时段中，在第一读出放大器200_1和第二读出放大器200_2之间，施加到第一锁存器中的第一锁存器上拉驱动信号LA1的第一电源电压VINTA1可以不同。
参照图12和图14，在MSB感测操作时段中，在第一读出放大器200_1和第二读出放大器200_2之间，施加到第二锁存器中的第二锁存器上拉驱动信号LA2的第二电源电压VINTA2可以不同。
参照图13和图14，在恢复操作时段中，在第一读出放大器200_1和第二读出放大器200_2之间，分别施加到第二锁存器中的第二锁存器上拉驱动信号LA2和第二锁存器下拉驱动信号LAB2的第二电源电压以及第二下拉电压可以不同。
补偿由位线之间的长度差引起的感测特性差异的方法可以如上面参照图10至图13描述的那样变化，并且可以在实施例中同时使用图10至图13中的至少两种方法。换句话说，根据实施例，在第一读出放大器200_1和第二读出放大器200_2之间，预充电电压的电平以及第一电源电压的电平可以不同。
图15是根据实施例的在存储装置中设置驱动电压的方法的流程图。将一起参照图7来描述图15。
在操作S610中，存储装置的设计者可以针对各种单元电压Vcell对包括第一读出放大器200_1和第二读出放大器200_2的多个读出放大器执行测试感测。
在操作S620中，设计者可以根据在操作S610中执行的测试感测获得故障单元分布。设计者可以获得关于第一读出放大器200_1的故障单元分布以及关于第二读出放大器200_2的故障单元分布。在实施例中，所获得的故障单元分布可以如图8所示。
在操作S630中，设计者可以基于在操作S620中获得的故障单元分布来确定第一驱动电压VD_1的电平和第二驱动电压VD_2的电平。
在操作S640中，设计者可以在存储装置10中设置所确定的第一驱动电压VD_1的电平和第二驱动电压VD_2的电平。存储装置10可以基于所设置的第一驱动电压VD_1的电平来驱动第一读出放大器200_1，并且基于所设置的第二驱动电压VD_2的电平来驱动第二读出放大器200_2。
当使用根据本实施例的驱动电压设置方法时，可以有效地补偿由第一位线的长度和第二位线的长度之间的差引起的感测特性差异。
图16示出了根据实施例的读出放大器200。图16示出了可以对单位数据执行感测操作的读出放大器200。将一起参照图7来描述图16。
与图4的读出放大器200相比，图16的读出放大器200可以仅包括一个锁存器，因为读出放大器200需要感测单个位。锁存器的操作类似于图4中的第一锁存器的操作，因此将省略其详细描述。
第一读出放大器200_1和第二读出放大器200_2中的每一者可以对应于图16的读出放大器200。此时，由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异仍然存在。
为了补偿由位线之间的长度差引起的这种感测特性差异，类似于上面参照附图给出的描述，可以将不同的预充电电压分别用于对单位数据执行感测操作的读出放大器200。下面将参照附图来描述代表性实施例。
图17是根据实施例的读出放大器的顺序操作方法的流程图。将一起参照图7和图16来描述图17。
在操作S710中，在对连接到第一位线BL1的存储单元执行的感测操作的预充电操作时段中，存储装置10可以使用第一预充电电压VPRE_1对第一位线BL1进行预充电。对于该操作，第一驱动电压供应电路810可以将第一预充电电压VPRE_1供应给第一读出放大器200_1。
在操作S720中，存储装置10可以通过连接到第一位线BL1的第一读出放大器200_1对连接到第一位线BL1的存储单元执行单位感测。操作S720可以包括感测来自存储单元的单位数据的一系列过程。
在操作S730中，在对连接到第二位线BL2的存储单元执行的感测操作的预充电操作时段中，存储装置10可以使用第二预充电电压VPRE_2对第二位线BL2进行预充电。对于该操作，第二驱动电压供应电路820可以将第二预充电电压VPRE_2供应给第二读出放大器200_2。
在实施例中，第二预充电电压VPRE_2可以具有与第一预充电电压VPRE_1不同的电压电平，并且第一预充电电压VPRE_1和第二预充电电压VPRE_2之间的差可以对应于用于补偿由第一位线BL1的长度和第二位线BL2的长度之间的差引起的感测特性差异的电平。
在操作S740中，存储装置10可以通过连接到第二位线BL2的第二读出放大器200_2对连接到第二位线BL2的存储单元执行单位感测。操作S740可以包括感测来自存储单元的单位数据的一系列过程。
在实施例中，图18中的长位线Long BL可以对应于位于存储装置10的边缘处的读出放大器。
图18是根据实施例的在位线(例如，短位线Short BL和长位线Long BL)的感测和预充电操作中的信号的时序图。将一起参照图7来描述图18。
在时间点T1和T2之间的感测操作时段中，可以使用第二驱动电压VINTA_2来驱动长位线Long BL，该第二驱动电压VINTA_2高于与短位线Short BL相对应的第一驱动电压VINTA_1。因此，在时间点T3和T4之间的操作时段中，长位线Long BL的电压电平与短位线Short BL的电压电平基本相同。
根据实施例，在时间点T2和T3之间的时段中，在长位线Long BL和短位线Short BL之间，预充电电压VPRE可以不同。然而，实施例不限于此，并且在长位线Long BL和短位线Short BL之间，预充电电压VPRE可以相同。
图19是根据实施例的在位线(例如，短位线Short BL和长位线Long BL)的感测和预充电操作中的信号的时序图。图19示出了与图18的实施例相似但不同的实施例。
参照图19，可以在时间点T1和T2之间的感测操作时段中使用第一驱动电压VINTA_1对长位线Long BL和短位线Short BL两者进行预充电。
然而，在时间点T2与时间点T2'之间的时段中，可以仅对长位线Long BL执行升压。此时，长位线Long BL的电压电平可以上升到第二驱动电压VINTA_2的电压电平。因此，可以发生与在图18中的使用不同的驱动电压的实施例基本相同的效果。因此，在时间点T3和T4之间的操作时段中，长位线Long BL的电压电平与短位线Short BL的电压电平基本相同。
尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是应当理解的是，在不脱离所附权利要求的精神和范围的情况下，可以对本文进行形式和细节上的各种改变。

Claims (20)

1.一种易失性存储装置，所述易失性存储装置包括：
第一读出放大器，所述第一读出放大器通过第一位线连接到第一存储单元，并被配置为感测存储在所述第一存储单元中的2位数据；
第二读出放大器，所述第二读出放大器通过第二位线连接到第二存储单元，并被配置为感测存储在所述第二存储单元中的2位数据，所述第二位线的长度大于所述第一位线的长度；和
驱动电压供应电路，所述驱动电压供应电路被配置为将第一驱动电压供应到所述第一读出放大器，并且将第二驱动电压供应到所述第二读出放大器，所述第二驱动电压的电压电平不同于所述第一驱动电压的电压电平。
2.根据权利要求1所述的易失性存储装置，其中，所述驱动电压供应电路进一步被配置为：
通过在对所述第一存储单元的感测操作的预充电时段中供应第一预充电电压来使用所述第一预充电电压对所述第一位线进行预充电；和
通过在对所述第二存储单元的感测操作的预充电时段中供应第二预充电电压来使用所述第二预充电电压对所述第二位线进行预充电；
其中，所述第二预充电电压不同于所述第一预充电电压。
3.根据权利要求2所述的易失性存储装置，其中，所述第一预充电电压和所述第二预充电电压之间的差对应于所述第一位线的电容和所述第二位线的电容之间的差。
4.根据权利要求1所述的易失性存储装置，其中，所述第一读出放大器包括：
第一锁存器，所述第一锁存器被配置为感测存储在所述第一存储单元中的所述2位数据的最低有效位，并将所述最低有效位锁存到第一感测位线对；和
第二锁存器，所述第二锁存器被配置为感测存储在所述第一存储单元中的所述2位数据的最高有效位，并将所述最高有效位锁存到第二感测位线对，并且
其中，所述第二读出放大器包括：
第三锁存器，所述第三锁存器被配置为感测存储在所述第二存储单元中的所述2位数据的最低有效位，并将所述最低有效位锁存到第三感测位线对；和
第四锁存器，所述第四锁存器被配置为感测存储在所述第二存储单元中的所述2位数据的最高有效位，并将所述最高有效位锁存到第四感测位线对。
5.根据权利要求4所述的易失性存储装置，其中，所述驱动电压供应电路进一步被配置为：
在对所述第一存储单元的感测操作的最高有效位感测操作时段和最低有效位感测操作时段中的至少一者中，将具有第一电压电平的第一电源电压供应到所述第一读出放大器，以驱动所述第一锁存器的上拉端子；和
在对所述第二存储单元的感测操作的最高有效位感测操作时段和最低有效位感测操作时段中的至少一者中，将具有第二电压电平的所述第一电源电压供应到所述第二读出放大器，以驱动所述第三锁存器的上拉端子。
6.根据权利要求5所述的易失性存储装置，其中，所述第一电压电平和所述第二电压电平之间的差对应于所述第一位线的长度与所述第二位线的长度之间的差。
7.根据权利要求4所述的易失性存储装置，其中，所述驱动电压供应电路进一步被配置为：
在对所述第一存储单元的感测操作的最高有效位感测操作时段中，将具有第一电压电平的第一电源电压供应到所述第一读出放大器，以驱动所述第二锁存器的上拉端子；和
在对所述第二存储单元的感测操作的最高有效位感测操作时段中，将具有第二电压电平的所述第一电源电压供应到所述第二读出放大器，以驱动所述第四锁存器的上拉端子。
8.根据权利要求7所述的易失性存储装置，其中，所述第一电压电平和所述第二电压电平之间的差对应于用于补偿所述第一读出放大器的感测特性和所述第二读出放大器的感测特性之间的差异的电压电平。
9.根据权利要求4所述的易失性存储装置，其中，所述驱动电压供应电路进一步被配置为：
在对所述第一存储单元的感测操作的恢复操作时段中，将具有第一电压电平的第一电源电压供应到所述第一读出放大器，以驱动所述第二锁存器的上拉端子；和
在对所述第二存储单元的感测操作的恢复操作时段中，将具有第二电压电平的所述第一电源电压供应到所述第二读出放大器，以驱动所述第四锁存器的上拉端子。
10.根据权利要求9所述的易失性存储装置，其中，所述驱动电压供应电路还被配置为：
在对所述第一存储单元的所述感测操作的所述恢复操作时段中，将具有第三电压电平的第一下拉电压供应到所述第一读出放大器，以驱动所述第二锁存器的下拉端子；和
在对所述第二存储单元的所述感测操作的所述恢复操作时段中，将具有第四电压电平的所述第一下拉电压供应到所述第二读出放大器，以驱动所述第四锁存器的下拉端子。
11.一种易失性存储装置的数据感测方法，所述数据感测方法包括：
使用第一预充电电压对第一位线进行预充电；
通过连接到所述第一位线的第一读出放大器感测第一2位数据，所述第一2位数据存储在连接在所述第一位线和选定字线之间的第一存储单元中；
使用不同于所述第一预充电电压的第二预充电电压对第二位线进行预充电，所述第二位线的长度大于所述第一位线的长度；和
通过连接到所述第二位线的第二读出放大器感测第二2位数据，所述第二2位数据存储在连接在所述第二位线和所述选定字线之间的第二存储单元中。
12.根据权利要求11所述的数据感测方法，其中，所述第一预充电电压和所述第二预充电电压之间的差对应于用于补偿所述第一读出放大器的感测特性和所述第二读出放大器的感测特性之间的差异的电平。
13.根据权利要求11所述的数据感测方法，其中，感测所述第一2位数据包括：
使用基于第一电源电压驱动的第一锁存器来感测所述第一2位数据的最高有效位；和
在基于第二电源电压驱动的第二锁存器中锁存所述第一2位数据的所述最高有效位，并且
其中，感测所述第二2位数据包括：
使用基于第三电源电压驱动的第三锁存器来感测所述第二2位数据的最高有效位；和
在基于第四电源电压驱动的第四锁存器中锁存所述第二2位数据的所述最高有效位。
14.根据权利要求13所述的数据感测方法，其中，所述第一电源电压的电压电平不同于所述第三电源电压的电压电平，并且
其中，所述第一电源电压的所述电压电平和所述第三电源电压的所述电压电平之间的差对应于所述第一位线的电容和所述第二位线的电容之间的差。
15.根据权利要求13所述的数据感测方法，其中，所述第二电源电压的电压电平不同于所述第四电源电压的电压电平，并且
其中，所述第二电源电压的所述电压电平和所述第四电源电压的所述电压电平之间的差对应于所述第一位线的长度和所述第二位线的长度之间的差。
16.根据权利要求11所述的数据感测方法，所述数据感测方法还包括：
基于第一上拉驱动电压和第一下拉驱动电压，在所述第一存储单元中恢复所感测的第一2位数据；和
基于第二上拉驱动电压和第二下拉驱动电压，在所述第二存储单元中恢复所感测的第二2位数据；
其中，所述第一上拉驱动电压不同于所述第二上拉驱动电压，并且所述第一下拉驱动电压不同于所述第二下拉驱动电压。
17.根据权利要求11所述的数据感测方法，其中，所述第一预充电电压和所述第二预充电电压之间的差是基于当向所述第一读出放大器和所述第二读出放大器中的每一者施加多个单元电压时出现的故障单元分布来确定的。
18.一种存储装置的数据感测方法，所述存储装置包括存储1位数据的易失性存储单元，所述数据感测方法包括：
在对连接到具有第一长度的第一位线的第一存储单元的感测操作中，用第一预充电电压对所述第一位线进行预充电；
感测存储在所述第一存储单元中的第一1位数据；
在对连接到具有比所述第一长度长的第二长度的第二位线的第二存储单元的感测操作中，用第二预充电电压对所述第二位线进行预充电；和
感测存储在所述第二存储单元中的第二1位数据。
19.根据权利要求18所述的数据感测方法，其中，所述第二预充电电压的电压电平高于所述第一预充电电压的电压电平。
20.根据权利要求19所述的数据感测方法，其中，所述第一预充电电压和所述第二预充电电压之间的差对应于所述第一长度和所述第二长度之间的差。
CN202011544394.9A 2020-02-05 2020-12-23 易失性存储装置及其数据感测方法 Pending CN113223587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200013733A KR20210099863A (ko) 2020-02-05 2020-02-05 휘발성 메모리 장치 및 휘발성 메모리 장치의 데이터 센싱 방법
KR10-2020-0013733 2020-02-05

Publications (1)

Publication Number Publication Date
CN113223587A true CN113223587A (zh) 2021-08-06

Family

ID=77062673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011544394.9A Pending CN113223587A (zh) 2020-02-05 2020-12-23 易失性存储装置及其数据感测方法

Country Status (4)

Country Link
US (1) US11501824B2 (zh)
KR (1) KR20210099863A (zh)
CN (1) CN113223587A (zh)
TW (1) TWI764453B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587598B2 (en) * 2020-09-09 2023-02-21 Samsung Electronics Co., Ltd. Memory device for generating pulse amplitude modulation-based DQ signal and memory system including the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973668B2 (ja) * 1991-12-27 1999-11-08 日本電気株式会社 高速ダイナミックランダムアクセスメモリ装置
US5283761A (en) 1992-07-22 1994-02-01 Mosaid Technologies Incorporated Method of multi-level storage in DRAM
US5684736A (en) 1996-06-17 1997-11-04 Nuram Technology, Inc. Multilevel memory cell sense amplifier system
KR100512934B1 (ko) 2002-01-09 2005-09-07 삼성전자주식회사 반도체 메모리 장치
KR100562654B1 (ko) 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US7423911B2 (en) 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
KR100843139B1 (ko) 2005-12-15 2008-07-02 삼성전자주식회사 오픈 비트 라인 구조를 갖는 멀티레벨 동적 메모리 장치 및그 구동 방법
KR100878315B1 (ko) 2007-08-14 2009-01-14 주식회사 하이닉스반도체 반도체 집적회로
US7738306B2 (en) 2007-12-07 2010-06-15 Etron Technology, Inc. Method to improve the write speed for memory products
JP5222619B2 (ja) 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
KR20090119143A (ko) 2008-05-15 2009-11-19 삼성전자주식회사 비트라인 센스 앰프, 이를 포함하는 메모리 코어 및 반도체메모리 장치
KR20140075341A (ko) 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20190073102A (ko) * 2017-12-18 2019-06-26 삼성전자주식회사 비트 라인 감지 증폭기, 반도체 메모리 장치, 그리고 그것의 멀티 비트 데이터의 센싱 방법
US11024364B2 (en) 2018-11-07 2021-06-01 Samsung Electronics Co., Ltd. Sense amplifiers for sensing multilevel cells and memory devices including the same
KR20200052803A (ko) 2018-11-07 2020-05-15 삼성전자주식회사 멀티 레벨 셀을 센싱하는 감지 증폭기 및 그것을 포함하는 메모리 장치

Also Published As

Publication number Publication date
TWI764453B (zh) 2022-05-11
KR20210099863A (ko) 2021-08-13
TW202131326A (zh) 2021-08-16
US11501824B2 (en) 2022-11-15
US20210241818A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US11024365B1 (en) Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
US6552944B2 (en) Single bitline direct sensing architecture for high speed memory device
JP5106760B2 (ja) プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法
US5815451A (en) Dynamic semiconductor memory device having a precharge circuit using low power consumption
US20060023535A1 (en) Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
US11024364B2 (en) Sense amplifiers for sensing multilevel cells and memory devices including the same
KR100335537B1 (ko) 전환 가능한 멀티 비트 반도체 기억 장치
US10658014B2 (en) Memory device with memory cell blocks, bit line sense amplifier blocks, and control circuit connected to bit line sense amplifier blocks to control constant levels of currents supplied to sensing driving voltage lines
JP2004348937A (ja) マルチビット制御機能を有する不揮発性強誘電体メモリ装置
JP2006324007A (ja) Ｄｒａｍアレイ用ビット線プリチャージ手法
US6304494B1 (en) Semiconductor device with decreased power consumption
US6097649A (en) Method and structure for refresh operation with a low voltage of logic high in a memory device
US6292417B1 (en) Memory device with reduced bit line pre-charge voltage
TWI764453B (zh) 揮發性記憶體裝置及其資料感測方法
KR100702004B1 (ko) 반도체 메모리 장치 및 이 장치의 비트 라인 센싱 방법
JPH06150646A (ja) 半導体メモリ
CN115735250A (zh) 一种位线读取电路及存储器
KR20200052803A (ko) 멀티 레벨 셀을 센싱하는 감지 증폭기 및 그것을 포함하는 메모리 장치
US7821856B2 (en) Memory device having an evaluation circuit
US7609571B2 (en) Semiconductor memory device having a control unit receiving a sensing block selection address signal and related method
US10854277B2 (en) Sense amplifier for sensing multi-level cell and memory device including the sense amplifer
US5331595A (en) Semiconductor memory device having IO line pair to be equalized and divided into blocks and operating method thereof
US20240096402A1 (en) Sense amplifier, memory device including sense amplifier and operating method of memory device
US20230420034A1 (en) Sense amplifier circuit, memory device including the same and sensing method of memory device
US20230221871A1 (en) Memory device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination