KR100400048B1

KR100400048B1 - 강유전체 메모리 장치

Info

Publication number: KR100400048B1
Application number: KR10-2000-0051815A
Authority: KR
Inventors: 야마다준이찌
Original assignee: 엔이씨 일렉트로닉스 코포레이션
Priority date: 1999-09-03
Filing date: 2000-09-02
Publication date: 2003-09-29
Also published as: KR20010030237A; EP1081713A1; TW487912B; JP2001076493A; US6438020B1

Abstract

본 발명은 강유전체의 반복 판독/기록 횟수를 향상시키고, 높은 신뢰성을 갖는 비휘발성 강유전체 메모리 장치를 제공한다.

외부로부터 공급되는 전원전압 (Vdd) 보다도 낮고, 강유전체의 피로 내성이나 임프린트 내성이 향상되고, 또한 강유전체의 내전압보다도 높은 전압 (Vint) 을 발생하는 강압전원회로를 구비하고, Vint 를 강유전체 용량에 인가하기 위해 센스 증폭기나 전압공급회로의 전원전압을 Vint 로 하고, 그 외의 주변회로의 전원전압은 Vdd 로 하고, 강유전체에 인가되는 전압이 클수록 피로나 임프린트 등에 의한 강유전체 특성의 열화가 증대되므로, 이상과 같은 구성으로 함으로써 신호전압감소의 영향을 최소로 하여 반복동작 횟수를 향상시킬 수 있고, 종래의 강유전체 메모리 장치보다도 판독/기록의 신뢰성을 대폭적으로 개선할 수 있다.

Description

강유전체 메모리 장치{FERROELECTRIC MEMORY DEVICE}

본 발명은 비휘발성 반도체 메모리에 관한 것으로, 특히 강유전체 재료를 사용한 강유전체 메모리 장치에 관한 것이다.

강유전체 재료로 이루어지는 커패시터 (「강유전체 커패시터」이라고 함) 는 인가전압과 분극 사이에 히스테리시스 특성을 갖는다. 이 때문에, 메모리 셀에 강유전체 커패시터를 사용한 강유전체 메모리 장치는 강유전체 커패시터에 전압을 인가하여 데이터를 기록한 후, 인가전압을 0 V 로 해도 잔류분극에 의해 데이터를 유지할 수 있다. 따라서, 이 특성을 이용하여 비휘발성 강유전체 메모리 장치를 구성할 수 있다.

강유전체 메모리 장치에서는 판독시, 강유전체 커패시터에 전압을 인가함으로써 메모리 셀 기억 데이터의 0/1 에 따른 비트선 전위를 발생시키고, 센스 증폭기에 의해 분극방향에 따라 발생하는 비트선 전위차를 판독함으로써 기억 데이터의 0/1 이 판독된다. 이러한 구성에 의해 바른 판독동작을 행하기 위해서는 0 판독 비트선 전위와 1 판독 비트선 전위의 차를 충분히 크게 하는 것이 중요하게 된다.

또, 판독동작의 안정화를 위해서는 기록시의 인가전압을 강유전체의 분극이 충분히 반전하는 전압으로 설계하는 것도 중요하다.

종래의 강유전체 메모리 장치로서, 특히 저전압 동작시에 있어서, 충분한 0/1 의 판독 비트선 전위차를 확보하기 위해 판독시에 강유전체에 충분한 전압을 인가하도록 제어하는 방법이 예컨대 일본 공개특허공보 평9-7376 호 등에 제안되어 있다. 이 종류의 종래의 제어방법 및 그 구성에 대하여 도 8 내지 도 10 을 참조하여 이하에 설명한다.

이 종래의 제어방법에서는 안정된 판독을 행하기 위해 비트선의 프리차지 전위를 센스 증폭기나 주변회로의 동작전원전위보다도 높은 전위로 하는 것이다.

한편, 비트선 프리차지 전위를 승압하지 않은 구성에서는 판독시의 강유전체 커패시터로의 인가전압은 강유전체 커패시터와 비트선 기생 커패시터의 전하 재배분이 되고, 이 때문에 기록시의 인가전압에 비교하여 작아지며, 그 결과, 안정된 판독동작을 할 수 없게 된다.

그래서, 일본 공개특허공보 평9-7376 호에 개시되어 있는 강유전체 메모리 장치는 판독시의 프리차지 전위를 크게 하고, 판독시에 강유전체 커패시터에 인가되는 전압을 기록시에 인가되는 전압과 동일하게 함으로써, 안정된 판독동작을 실현하고자 하는 것이다.

도 8 은 이 종래의 강유전체 메모리 장치의 구성을 나타내는 도면이다. 도 8 을 참조하면, 주변회로 (802) 의 소비전력을 저감시키기 위해 강압전원회로 (804) 를 구비하고 있으며, 회로로의 공급전원은 외부로부터 부여되는 외부전원 (Vhp) 을 강압한 강압전원 (Vcc) 으로 하고 있다.

한편, 비트선 (BL0, BL1) 은 강압전원전압 (Vcc) 보다도 높은 전압, 예컨대 외부로부터 부여되는 외부전원전위 (Vhp) 로 프리차지된다. 즉, 외부전원 (Vhp) 은 프리차지회로 (803) 에 공급되어 있다.

도 9 는 종래의 강유전체 메모리 장치의 비트선계 회로의 구성을 나타내는 도면이다. 메모리 셀 (MC1) 은 2 개의 강유전체 커패시터 (FC11, FC12) 와, 2 개의 셀 트랜지스터 (TC11, TC12) 로 이루어진다. 강유전체 커패시터 (FC11, FC12) 의 일단은 플레이트선 (PL1) 에 공통 접속되고, 강유전체 커패시터 (FC11) 의 타단은 셀 트랜지스터 (TC11) 의 소스에 접속되고, 강유전체 커패시터 (FC12) 의 타단은 셀 트랜지스터 (TC12) 의 소스에 접속되어 있다. 셀 트랜지스터 (TC11, TC12) 의 게이트는 워드선 (WL1) 과 공통 접속되고, 셀 트랜지스터 (TC11) 의 드레인은 비트선 (BL0) 과 접속되고, 셀 트랜지스터 (TC12) 의 드레인은 비트선 (BL1) 과 접속되어 있다. 메모리 셀 (MC1) 이외의 다른 메모리 셀 (MC2) 도 MC1 과 동일한 회로구성으로 되어 있으며, 구조 및 소자 사이즈도 동일하다.

이 회로구성에 있어서, 플레이트선 (PL1) 은 그 전위가 강압전원전압 (Vcc) 의 1/2 즉 Vcc/2 로 고정되어 있다.

센스 증폭기 (SA) (801) 는 센스 증폭기 활성화 신호 (SAP, SAN) 사이에 접속된 P 채널 MOS 트랜지스터 (PM1), N 채널 MOS 트랜지스터 (NM1) 로 이루어지는 제 1 인버터와, P 채널 MOS 트랜지스터 (PM2), N 채널 MOS 트랜지스터 (NM2) 로 이루어지는 제 2 인버터의 입력단과 출력단이 교차 접속된 래치형 센스 증폭기로 구성되고, 제 1 인버터의 출력단과 제 2 인버터의 입력단은 비트선 (BL0) 에 접속되며, 제 1 인버터의 입력단과 제 2 인버터의 출력단은 비트선 (BL1) 에 접속되어 있다.

또 프리차지신호 (PBL) 를 게이트에 입력으로 하고, 비트선 (BL0, BL1) 과, 전원 (Vhp) 사이에 접속되어 있는 P 채널 MOS 트랜지스터 (PM3, PM4) 는 온(on)시에 비트선을 전위 (Vhp) 에 프리차지하는 프리차지회로 (803) 이다.

그리고 센스 증폭기 (SA) (801) 의 출력단은 칼럼선택신호 (YSW) 로 온ㆍ오프 제어되는 칼럼스위치 (Y0, Y1) 를 통해 I/O 선 (IO0, IO1) 에 각각 접속되어 있다.

도 10 은 도 9 에 나타낸 회로의 동작을 설명하기 위한 도면이고, 워드선 (WL1), 플레이트선 (PL1), 프리차지신호 (PBL), 비트선 (BL0, BL1), 센스 증폭기 활성화 신호 (SAN, SAP) 의 각 신호파형을 나타내는 도면이다. 판독시, 워드선 (WL1) 이 High 레벨이 되면, 강유전체 커패시터에는 비트선 기생 커패시턴스 (CB0, CB1) 와 강유전체 커패시턴스의 비(比)로 결정되는 전압이 인가되어 데이터가 판독된다.

재기록에서는 플레이트선 (PL1) 의 전위가 Vcc/2 이기 때문에, 강유전체 커패시터의 단자 사이에는 Vcc/2 의 전압이 인가된다.

이 종래의 구성에 의하면, 비트선의 프리차지 전압을 Vhp 로 하여, 주변회로 (802) 의 동작전압 (Vcc) 보다도 높게 함으로써 판독시에 강유전체 커패시터에 인가되는 전압과, 기록시의 인가전압을 동일하게 할 수 있으므로, 안정된 판독동작을 실현할 수 있다.

또, 판독시에 플레이트선을 Vcc 또는 접지전위로 하여 판독을 행하는 경우에는 강유전체로의 인가전압이 충분하므로, 비트선의 프리차지 전위를 승압할 필요는 없으며, 접지전위 또는 Vcc 레벨이면 된다.

도 5 에 강유전체의 히스테리시스 특성을 나타낸다. 도 5 에서, 횡축은 전압, 종축은 분극 (전하 Q) 이다. 히스테리시스 특성은 메모리 셀로의 액세스 횟수에 의존한 강유전체막의 피로나 임프린트(imprint), 또한 데이터의 유지시간의 증가에 따라 열화된다. 즉, 히스테리시스 루프의 반전이 반복 행해진 메모리 셀의 강유전체막은 피로에 의해 히스테리시스 루프의 감소가 일어난다.

도 6 은 이 강유전체막 피로현상에 의해 강유전체 커패시터의 반복 액세스 횟수의 증가가 판독 비트선 전위에 미치는 영향을 나타낸 것이다. 즉, 분극 반전을 수반하는 "1" 판독에서는 판독동작 횟수의 증가에 따라 판독 비트선 전위는 감소한다. 한편, 분극 비반전동작의 "0" 판독은 판독동작 횟수에 그다지 의존하지 않으며, 판독 비트선 전위는 거의 일정해진다.

그리고, 도 8 내지 도 10 을 참조하여 설명한 일본 공개특허공보 평9-7376 호에 개시된 강유전체 메모리 장치는 하기에 기재된 문제점을 갖고 있다.

제 1 문제점은 강유전체 커패시터를 갖는 메모리 셀의 반복동작 횟수를 감소시킨다는 것이다.

이것은 메모리 셀의 강유전체막의 피로나 임프린트라는 특유의 특성열화가 인가전압에 의존하는 것을 고려하지 않은 것이 원인이다.

일반적으로, 판독/기록의 사이클에 있어서, 강유전체에 인가되는 전압이 최대가 되는 것은 기록시이다. 즉, 기록시의 인가전압이 강유전체 커패시터의 반복동작 횟수를 결정한다. 또, 후술하는 바와 같이, 인가전압을 내리면, 반복동작 횟수는 증가하는데, 인가전압이 강유전체의 내전압 이하가 되면, 바른 기록을 할 수 없게 된다.

따라서, 판독시에 비트선 프리차지 전위를 승압한다는 이 종래의 강유전체 메모리 장치에서는 비트선의 프리차지 전위 (Vhp) 는 최소의 기록전위보다도 항상 높고, 그 이하로는 할 수 없다.

또, 판독시에 기록시와 동일한 전압이 강유전체에 인가되므로, 피로나 임프린트 등에 의해 반복동작 횟수가 보다 적어진다.

또한, 비트선 프리차지 전위를 승압할 필요성으로부터, 강압전원회로에 의한 내부소비전력 저감의 효과는 적다.

또, 제 2 문제점은 강유전체 커패시터특성에 대하여 비트선 커패시터를 최적화하고 있지 않다는 것이다.

이것은 비트선의 신호전압이 강유전체 커패시터와 비트선 커패시터의 관계로 결정되는 것을 고려하고 있지 않은 것이 원인이다. 즉, 비트선 프리차지 전위를 승압하지 않아도 비트선에 접속하는 메모리 셀수에 의해 최적의 비트선 커패시터를 선택하면 충분한 신호전압을 얻을 수 있다.

따라서, 피로나 임프린트 등의 강유전체 특유의 특성열화를 고려한 안정동작의 관점으로부터는 이 종래의 방식은 안정된 판독동작의 효과를 기대할 수 없고, 오히려 프리차지 전위를 올림으로써 강유전체의 특성열화를 조장하며, 신뢰성의 저하를 초래하게 된다.

따라서, 본 발명은 문제점을 감안하여 이루어진 것으로서, 그 목적은 강유전체를 사용한 반도체 메모리에 있어서, 강유전체 커패시터의 반복동작 횟수에 관한 제 1, 제 2 문제점을 해결하고, 신뢰성이 높은 판독회로를 구비한 강유전체 메모리 장치를 제공하는 것에 있다.

도 1 은 본 발명의 제 1 실시예의 구성을 나타내는 블록도.

도 2 는 본 발명의 제 1 실시예의 회로도.

도 3 은 본 발명의 제 1 실시예의 동작 타이밍을 나타내는 신호파형도.

도 4 는 본 발명의 제 2 실시예의 구성을 나타내는 블록도.

도 5 는 강유전체의 히스테리시스 특성을 나타내는 그래프.

도 6 은 반복동작 횟수에 대한 비트선 판독전압의 변화를 나타내는 그래프.

도 7 은 반복동작 횟수에 대한 신호전압의 변화를 나타내는 그래프.

도 8 은 종래의 강유전체 메모리 장치를 나타내는 블록도.

도 9 는 종래의 강유전체 메모리 장치의 회로도.

도 10 은 종래의 강유전체 메모리 장치의 동작 타이밍을 나타내는 신호파형도.

도면의 주요부분에 대한 부호의 설명

SA : 센스 증폭기 BL0, BL1 : 비트선

WL1, WL2 : 워드선 PL1, PL2 : 플레이트선

PBL : 프리차지신호 MC1, MC2 : 메모리 셀

FC11, FC12 : 강유전체 커패시터 TC11, TC12 : 셀 트랜지스터

CB0, CB1 : 비트선 기생용량 100, 200, 800 : 강유전체 메모리 장치

101, 201 : 메모리 셀 어레이ㆍ센스 증폭기ㆍ전압공급회로

102, 202 : 주변회로 103, 203 : 강압전원회로

104 : 센스 증폭기 (SA) 105 : 프리차지회로

106 : 전원공급회로 107 : 워드선 구동회로 (WLD)

108 : 플레이트선 구동회로 (PLD) 109 : 센스 증폭기 구동회로 (SAD)

801 : 센스 증폭기 802 : 주변회로

803 : 프리차지회로 804 : 강압전원회로

목적을 달성하기 위해, 본 발명의 강유전체 메모리 장치는 서로 대향하는 제 1 및 제 2 커패시터전극 사이에 강유전체막을 끼움으로써 형성되며 강유전체의 분극상태에 의해 정보를 기억하는 커패시터와, 소스, 드레인 중 일측을 커패시터의 일측의 커패시터전극과 접속하는 트랜지스터로 구성되는 메모리 셀이 행방향, 열방향으로 복수 배치되고, 이들 복수의 메모리 셀의 행 각각에 대응하여 배치되고, 또한 대응하는 행의 각 메모리 셀의 트랜지스터의 게이트와 접속하는 복수의 워드선, 및 복수의 메모리 셀의 커패시터의 타측의 커패시터전극과 접속하는 플레이트선, 복수의 메모리 셀의 열 각각에 대응하여 배치되고, 또한 대응하는 열의 각 메모리 셀의 트랜지스터의 소스, 드레인 중의 타측과 접속하는 복수의 비트선을 포함하는 메모리 셀 어레이와, 메모리 셀 어레이에 전위를 공급하는 전압공급회로와, 비트선과 접속하는 복수의 센스 증폭기를 갖는 강유전체 메모리 장치에 있어서, 외부로부터 공급되는 제 1 공급전위로부터 제 1 공급전위보다도 낮은 제 2 공급전위를 발생하는 수단을 가지며, 커패시터의 제 1 및 제 2 커패시터전극에 제 2 공급전위 및 접지전위를 공급하는 수단을 갖는 것을 특징으로 하는 강유전체 메모리 장치를 제공한다.

본 발명에 있어서, 제 2 공급전위는 접지전위와의 전위차가 강유전체의 내전압 이상이 되도록 한다.

본 발명에 있어서, 제 2 공급전위는 제 2 공급전위와 접지전위의 전위차가 커패시터에 대하여 기록 및 판독이 가능한 최소의 전위차이다.

또, 본 발명에 있어서, 상기 제 1 공급전위로부터 상기 제 2 공급전위를 발생하는 수단으로서 강압전원회로를 갖는다.

또한 본 발명에 있어서, 상기 커패시터의 제 1 및 제 2 커패시터전극에 상기 제 2 공급전위 및 접지전위를 인가하는 수단으로서 플레이트선 전압공급회로, 워드선 전압공급회로 및 센스 증폭기 구동회로를 가지며, 플레이트선 전압공급회로는 접지전위로부터 제 2 공급전위까지의 전위를 플레이트선에 공급하는 기능을 가지며, 워드선 전압공급회로는 접지전위로부터 제 2 공급전위보다도 상기 메모리 셀 트랜지스터의 문턱전압을 가한 값 이상의 전위를 상기 워드선에 공급하는 기능을 가지며, 센스 증폭기 구동회로는 접지전위로부터 제 2 공급전위까지의 전위를 센스 증폭기에 공급하는 기능을 갖는다.

본 발명에 따른 플레이트선 전압공급회로에 있어서, 회로의 전원전압은 제 2공급전위와 접지전위의 전위차가 된다.

본 발명에 따른 워드선 전압공급회로에 있어서, 회로의 전원전압은 상기 제 1 공급전위와 접지전위의 전위차가 된다.

본 발명에 따른 워드선 전압공급회로에 있어서, 회로의 전원전압은 상기 제 2 공급전위와 접지전위의 전위차가 된다.

본 발명에 따른 센스 증폭기 구동회로에 있어서, 회로의 전원전압은 상기 제 2 공급전위와 접지전위의 전위차가 된다.

발명의 실시 형태

본 발명의 실시 형태에 대하여 설명한다. 본 발명을 완성하기에 이르는 연구 과정에서, 피로에 의한 판독 비트선 전위의 변화는 강유전체 커패시터에 인가하는 전압에 의존하고 있고, 예컨대 도 6 에 나타낸 바와 같이, 인가전압이 작을수록 데이터의 판독/기록이 가능한 반복 횟수는 향상되는 것이 판명되었다.

일례로서, 1998 Symposium on VLSI Circuits 의 논문집 제 238 면에서 241 면에 개시된 강유전체 메모리 장치의 시작(試作) 칩에 대하여 설명한다. 이 논문에 있어서, 시작 칩은 0.8 ㎛ CMOS 프로세스, 전원전압 5 V 로 설계되어 있으며, 반복동작 가능 횟수가 10⁶회 정도인 것을 나타냈다.

그러나, 상기 연구에서, 전원전압을 내림으로써 피로특성이 더욱 향상되는 것을 알았다.

도 7 은 도 6 에서의 판독 비트선 전위를, 센스 증폭기 (SA) 에 접속되는 2개의 비트선에서의 판독 비트선 전위의 차 (신호전압) 로 치환한 것이다.

도 7 을 참조하면, 인가전압이 작아짐으로써 신호전압은 작아지는데, 센스 증폭기의 최소허용 입력신호전압 이상이면, 바른 판독동작이 가능함과 동시에, 판독동작이 가능한 반복 횟수는 증대한다.

이상의 것은 임프린트 현상에 있어서도 동일하며, 피로의 경우와 마찬가지로 인가전압을 작게 하면, 반복가능 횟수가 향상되는 것이 연구 중에서 명확해졌다.

본 발명은 상술한 연구에 기초하여 개발된 것으로서, 강유전체에 인가되는 전압 (VINT) 이 주변회로의 동작전압보다도 작고, 또한 강유전체의 내전압 이상이 되도록 강압회로로 외부전원전압 (VDD) 을 강압함으로써 강유전체 메모리 장치의 반복 판독/기록 횟수를 증대시켜 신뢰성을 향상시키는 것이다.

본 발명은 그 바람직한 실시 형태에 있어서, 강유전체 커패시터의 제 1 및 제 2 커패시터전극에 외부전원전압 (VDD) 을 강압한 제 2 공급전위 (VINT) 및 접지전위를 인가하는 수단 (도 2 의 106) 으로서, 플레이트선 전압공급회로 (PLD), 워드선 전압공급회로 (WLD) 및 센스 증폭기 구동회로 (SAD) 를 구비하고, 플레이트선 전압공급회로 (PLD) 는 접지전위로부터 제 2 공급전위 (VINT) 까지의 전위를 플레이트선에 공급하는 구성이 되고, 워드선 전압공급회로 (WLD) 는 접지전위로부터 제 2 공급전위 (VINT) 보다도 메모리 셀 트랜지스터의 문턱전압을 가한 값 이상의 전위 (Vboot) 를 워드선에 공급하는 구성이 되고, 센스 증폭기 구동회로 (SAD) 는 접지전위로부터 제 2 공급전위 (VINT) 까지의 전위를 센스 증폭기에 공급하는 구성이 된다.

실시예

상기한 본 발명의 실시 형태에 대하여 더욱 상세하게 설명하기 위해, 본 발명의 실시예에 대하여 도면을 참조하여 이하에 설명한다. 도 1 은 본 발명의 제 1 실시예를 이루는 비휘발성 반도체 메모리의 기본적인 회로구성을 나타낸 것이다.

도 1 을 참조하면, 강압전원회로 (103) 는 외부전원전압 (VDD) 을 강유전체로의 인가전압이 되는 강압전원전압 (VINT) 으로 강압한다. 외부전원전압 (VDD) 은 외부와의 인터페이스를 취하기 위한 전원전압이고, 예컨대 5 V 나 3.3 V 이다. 강압전원전압 (VINT) 은 강유전체 커패시터의 분극이 충분히 반전하고, 또한 반복 횟수가 향상되도록 하는 전압이며, 예컨대 2.5 V 이다.

강유전체 커패시터의 내전압 (Vc) 은 강압전원전압 (VINT) 이하이다.

강압전원전압 (VINT) 은 강유전체 커패시터로의 인가전압으로서 플레이트선, 비트선으로의 인가전압, 센스 증폭기의 전원에 사용된다. 또, 강압전원전압 (VINT) 은 외부전원전압 (VDD) 변동이나 온도변화에 의존하지 않고 일정한 전위가 공급되므로, 제어회로의 전원으로서도 사용된다. 한편, 메모리내의 그 외의 주변회로의 전원으로서는 외부전원전압 (VDD) 이 그대로 사용되고 있다.

도 2 는 본 발명의 제 1 실시예의 메모리를 구성하는 메모리 셀 어레이와, 센스 증폭기, 및 메모리 셀 어레이에 전압을 공급하는 전압공급회로 (106) 에 대하여 그 일례를 상세하게 나타낸 것이다.

도 2 를 참조하면, 인접하는 2 개의 비트선 (BL0, BO1) 은 기생 커패시터(CB0, CB1) 를 가지며, 그 일단에는 4 개의 트랜지스터 (PM1, PM2, NM1, NM2) 로 이루어지는 센스 증폭기 (SA) (104) 가 접속되어 있다. 즉 센스 증폭기 (SA) (104) 는 센스 증폭기 활성화 신호 (SAP) 와 접지 (GND) 사이에 직렬로 접속된 P 채널 MOS 트랜지스터 (PM1) 및 N 채널 MOS 트랜지스터 (NM1) 로 이루어지는 제 1 인버터와, P 채널 MOS 트랜지스터 (PM2) 및 N 채널 MOS 트랜지스터 (NM2) 로 이루어지는 제 2 인버터의 입력단과 출력단이 서로 교차 접속되며, 비트선 (BL0, BL1) 에 각각 접속된 래치형 센스 증폭기로 이루어진다.

메모리 셀 (MC1) 은 2 개의 강유전체 커패시터 (FC11, FC12) 와, 2 개의 셀 트랜지스터 (TC11, TC12) 로 이루어진다.

강유전체 커패시터 (FC11, FC12) 의 일단은 플레이트선 (PL1) 에 공통 접속되어 있고, 강유전체 커패시터 (FC11) 의 타단은 셀 트랜지스터 (TC11) 의 소스에 접속되고, 강유전체 커패시터 (FC12) 의 타단은 셀 트랜지스터 (TC12) 의 소스에 접속되어 있다. 셀 트랜지스터 (TC11, TC12) 의 게이트는 워드선 (WL1) 과 공통 접속되며, 셀 트랜지스터 (TC11, TC12) 의 드레인은 각각 비트선 (BL0, BL1) 과 접속되어 있다.

메모리 셀 (MC1) 이외의 다른 메모리 셀 (MC2) 도 메모리 셀 (MC1) 과 동일한 회로구성이며, 구조 및 소자 사이즈도 동일하다.

플레이트선 (PL1) 은 플레이트선 구동회로 (PLD) (108) 의 출력단에 접속되어 있으며, 또 센스 증폭기 활성화 신호 (SAP) 는 센스 증폭기 구동회로 (SAD) (109) 의 출력단에 접속되어 있다. 플레이트선 구동회로 (PLD) (108), 및 센스증폭기 구동회로 (SAD) (109) 의 출력단은 모두 회로의 전원과 접지 (GND) 사이에 직렬로 접속된 P 채널 MOS 트랜지스터와 N 채널 MOS 트랜지스터로 이루어지는 CMOS 인버터로 구성되어 있다.

플레이트선 구동회로 (PLD) (108) 와 센스 증폭기 구동회로 (SAD) (109) 의 전원전위는 강압전원전압 (VINT) 이고, 플레이트선 구동회로 (PLD) (108) 의 출력단에 접속된 플레이트선 (PL1), 센스 증폭기 구동회로 (SAD) (109) 의 출력단에 접속된 비트선에 공급되는 전위는 모두 최대에서 강압전원전압 (VINT) 이 된다.

또, 워드선 (WL1) 은 워드선 구동회로 (WLD) (107) 의 출력단에 접속되어 있다. 워드선에는 강압전원전압 (VINT) 보다도 셀 트랜지스터의 문턱값 전압 (Vt) 이상 만큼 승압된 전위 (Vboot) 를 공급할 필요가 있으므로, 워드선 구동회로 (WLD) (106) 의 전원전위는 승압전위 (Vboot) 로 한다.

그리고, 워드선 구동회로 (WLD) (107) 에 공급되는 전원전압 (Vboot) 은 강압전원전압 (VINT) 을 도시하지 않은 승압회로에 의해 승압해도 되고, 또는 외부전원전위 (VDD) 가 VINT 보다도 문턱값 전압 (Vt) 이상 높은 경우에는 이 외부전원전위 (VDD) 를 그대로 사용해도 된다.

또, 메모리 셀 어레이의 그 외의 제어신호로서, 프리차지회로 (105) 를 구성하는 MOS 트랜지스터 (PM3, PM4) 의 게이트에 입력되는 프리차지신호 (PBL), 및 칼럼스위치 (Y0, Y1) 의 게이트에 입력되는 칼럼선택신호 (YSW) 에도 High 레벨로서 승압전위 (Vboot) 가 공급된다.

도 3 은 도 2 에 나타낸 회로의 타이밍 동작에 대하여 설명하기 위한 신호파형도이며, 워드선 (WL1), 플레이트선 (PL1), 프리차지신호 (PBL), 센스 증폭기 활성화 신호 (SAP), 비트선 (BL0, BL1), 칼럼선택신호 (YSW) 의 신호파형이 나타나 있다.

비트선 (BL0 및 BL1) 은 프리차지신호 (PBL) 가 승압전위 (Vboot) 의 기간에 있어서, GND (접지) 레벨로 프리차지된다.

다음으로 워드선 (WL1) 이 승압전위 (Vboot) 가 되어 워드선 (WL1) 에 접속되어 있는 메모리 셀이 선택된다.

다음으로, 플레이트선 (PL1) 이 접지레벨로부터 강압전원전위 (VINT) 레벨이 되고, 강유전체 커패시터 (FC1 및 FC12) 에 전압이 인가되며, 0/1 의 데이터에 따른 비트선 판독전위가 비트선 (BL0, BL1) 상에 판독된다.

본 실시예에서는 강유전체 커패시터가 반전 판독되는 측의 비트선의 전위가 비반전 판독측보다도 높아진다.

이 때, 비트선의 기생커패시터 (CB0, CB1) 와, 강유전체 커패시터 (FC11, FC12) 의 사이에서 전하 재배분이 일어나므로, 강유전체 커패시터의 전극 사이에 인가되는 전압 (단자간 전압) 은 강압전원전압 (VINT) 이하이다.

다음으로, 센스 증폭기 활성화 신호 (SAP) 가 강압전원전압 (VINT) 레벨이 됨으로써 센스 증폭기 (SA) (104) 가 활성화되며, 2 개의 비트선 판독전위의 차 (신호전압) 를 증폭하여 데이터가 검출된다.

다음으로, 칼럼선택신호 (YSW) 가 승압전위 (Vboot) 레벨이 되고, 칼럼스위치 (Y0, Y1) 가 도통하여 판독 데이터가 I/O 버스 (IO0, IO1) 로부터 외부에 출력되고, 그 후, 플레이트선 (PL1) 이 접지 (GND) 레벨이 되고, 판독이 행해진 메모리 셀의 강유전체 커패시터에 데이터가 재기록된다.

마지막으로, 비트선 (BL0, BL1) 을 GND 레벨로 디스차지하고, 워드선을 GND 레벨로 되돌려 비선택 상태로 하여 판독 사이클이 종료한다.

기록 사이클은 I/O 버스로부터의 기록 데이터가 칼럼선택신호 (YSW) 에 의해 온 상태가 된 칼럼스위치 (Y0, Y1) 를 통과하여 비트선 (BL0, BL1) 에 기록되는 것을 제외하고, 도 2 에 나타낸 각 신호선의 타이밍 파형은 판독의 사이클과 동일하다.

이와 같이, 본 실시예에 의하면, 강유전체 커패시터의 전극 사이에 인가되는 전압 (단자간 전압) 은 최대에서 강압전원전압 (VINT) 이 되므로, 강유전체의 반복동작 횟수를 증대시킬 수 있으며, 강유전체 메모리 장치의 신뢰성을 향상시킬 수 있다.

또, 본 실시예에 있어서는 2 트랜지스터 2 커패시터 구성의 메모리 셀을 사용한 강유전체 메모리 장치에 대하여 설명했지만, 본 발명은 1 트랜지스터 1 커패시터형 메모리 셀을 사용한 강유전체 메모리 장치에 적용할 수도 있다.

도 4 는 본 발명의 제 2 실시예의 구성을 나타내는 도면이다. 도 4 를 참조하면, 본 발명의 제 2 실시예에 있어서는 강유전체 메모리 장치 (200) 내의 전원전위를 주변회로 (202) 를 포함시켜 모두를 강압전원전압 (VINT) 으로 하고 있는 것이 상기 제 1 실시예와 상이하고, 이 이외에는 상기 제 1 실시예의 구성과 동일하다.

본 발명의 제 2 실시예에 의하면, 강유전체 커패시터의 반복동작 횟수를 증대시키는 효과에 더하여 트랜지스터 사이즈의 축소에 의해 내부전원전압을 내릴 필요가 생긴 경우에도 외부전원전압의 변경을 요하지 않도록 한다.

또한, 본 발명의 제 2 실시예에 있어서는 전원전압이 내려감으로써 회로 전체의 소비전력을 내리는 효과를 발생시킨다.

또 본 발명의 제 2 실시예에 있어서도 2 트랜지스터 2 커패시터형 메모리 셀을 사용한 강유전체 메모리 장치 뿐만 아니라, 1 트랜지스터 1 커패시터형 메모리 셀을 사용한 강유전체 메모리 장치에도 적용할 수도 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 신호전압 감소의 영향을 최소로 억제하고, 반복동작 횟수를 향상시킬 수 있고, 종래의 강유전체 메모리 장치보다도 판독/기록의 신뢰성을 대폭적으로 개선할 수 있다는 효과를 발휘한다.

그 이유는 본 발명에서는 강유전체 커패시터에 인가되는 전압이 클수록 피로나 임프린트 등에 의한 강유전체 특성의 열화가 증대한다는 사실을 고려하여, 외부와의 인터페이스로 규정되는 외부전원전압보다도 작은 내부전원전압을 생성하여 메모리 셀의 전위로서 공급하는 구성으로 했기 때문이다.

Claims

제 1 및 제 2 커패시터전극사이에 강유전체막이 형성되고, 상기 강유전체막의 분극상태에 의해 정보를 기억하는 커패시터와, 소스와 드레인 중의 일측이 상기 커패시터의 일측의 커패시터전극과 접속되는 트랜지스터를 구비하는 메모리셀이, 행방향 및 열방향의 복수 어레이형상으로 배치되고,

상기 복수의 메모리 셀의 행 각각에 대응하여 배치되고, 대응하는 행의 각 메모리 셀의 트랜지스터의 게이트에 접속되는 복수의 워드선과,

상기 복수의 메모리 셀의 커패시터의 타측의 커패시터전극에 접속되는 복수의 플레이트선과,

상기 복수의 메모리 셀의 열 각각에 대응하여 배치되고, 대응하는 열의 각 메모리 셀의 상기 트랜지스터의 소스와 드레인 중의 타측에 접속하는 복수의 비트선을 구비하는 메모리 셀 어레이; 및

상기 비트선에 접속되는 복수의 센스 증폭기를 구비한 강유전체 메모리 장치에 있어서,

외부로부터 공급되는 제 1 공급전위로부터 상기 제 1 공급전위보다도 낮은 제 2 공급전위를 발생하는 수단; 및

상기 커패시터의 상기 제 1 및 제 2 커패시터전극에 상기 제 2 공급전위 및 접지전위를 공급하는 수단을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제 1 항에 있어서,

상기 제 2 공급전위와 접지전위의 전위차는 강유전체의 내전압 이상인 것을 특징으로 하는 강유전체 메모리 장치.
제 1 항 또는 제 2 항에 있어서,

상기 제 2 공급전위와 접지전위의 전위차는 상기 커패시터에 대하여 기록 및 판독이 가능한 최소의 전위차인 것을 특징으로 하는 강유전체 메모리 장치.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 공급전위로부터 상기 제 2 공급전위를 발생하는 수단은 강압전원회로를 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제 1 항 또는 제 2 항에 있어서,

상기 커패시터의 제 1 및 제 2 커패시터전극에 상기 제 2 공급전위 및 접지전위를 공급하는 수단은,

상기 접지전위로부터 상기 제 2 공급전위까지의 전위를 상기 플레이트선에 공급하는 플레이트선 전압공급회로;

상기 접지전위로부터 상기 제 2 공급전위를 상기 워드선에 공급하는 워드선 전압공급회로; 및

상기 접지전위로부터 상기 제 2 공급전위까지의 전위를 상기 센스 증폭기에 공급하는 센스 증폭기 구동회로를 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
제 5 항에 있어서,

상기 플레이트선 전압공급회로에서 회로의 전원전압은 상기 제 2 공급전위와 상기 접지전위의 전위차인 것을 특징으로 하는 강유전체 메모리 장치.
제 5 항에 있어서,

상기 워드선 전압공급회로에서 회로의 전원전압은 상기 제 1 공급전위와 상기 접지전위의 전위차인 것을 특징으로 하는 강유전체 메모리 장치.
제 5 항에 있어서,

상기 워드선 전압공급회로에서, 회로의 전원전압은 상기 제 2 공급전위에 상기 메모리 셀 트랜지스터의 문턱값 전압 이상 가한 전위와 상기 접지전위의 전위차인 것을 특징으로 하는 강유전체 메모리 장치.
제 5 항에 있어서,

상기 센스 증폭기 구동회로에서, 회로의 전원전압은 상기 제 2 공급전위와 상기 접지전위의 전위차인 것을 특징으로 하는 강유전체 메모리 장치.
외부로부터 공급되는 제 1 전원전압보다도 낮은 전압값으로 이루어지는 제 2 전원전압에 기초하여, 판독 및 기록동작시에 있어서의 메모리 셀의 강유전체 커패시터에 인가되는 단자간 전압의 최대값이 상기 제 2 전원전압이 되도록 하는 것을 특징으로 하는 강유전체 메모리 장치.
외부전원전압을 강압하는 강압전원회로를 포함하며,

상기 강압전원회로로 강압한 강압전원전압을 메모리 셀 어레이의 각 메모리 셀의 강유전체 커패시터로의 인가전압으로 하여 플레이트선 및 비트선에 인가하고,

센스 증폭기의 전원에 공급하고,

상기 메모리 셀의 셀 트랜지스터의 드레인 또는 소스와 플레이트선 사이에 삽입되는 상기 강유전체 커패시터의 단자간 전압이 최대에서 강압전원전압이 되도록 하는 것을 특징으로 하는 강유전체 메모리 장치.
제 11 항에 있어서,

상기 메모리 어레이 중의 행을 선택하는 워드선을 구동하는 회로의 전원전압으로서 상기 강압전원전압보다도 셀 트랜지스터의 문턱값 전압 이상의 높은 승압전위 또는 상기 외부전원전압을 공급하고,

비트선을 프리차지하는 회로에 공급하는 제어신호인 프리차지신호 및 상기 메모리 어레이 중의 열을 선택하는 칼럼스위치신호의 High 레벨의 전위로서 상기 승압전위 또는 상기 외부전원전압을 공급하는 것을 특징으로 하는 강유전체 메모리 장치.
제 11 항에 있어서, 장치내의 주변회로의 전원으로서는 상기 외부전원전압이 그대로 공급되거나, 또는 상기 강압전원전압이 공급되는 것을 특징으로 하는 강유전체 메모리 장치.