CN110163085B - 传感器组件的极化方法 - Google Patents

Abstract

本申请公开了传感器组件的极化方法。所述传感器组件包括彼此连接的传感器阵列和CMOS电路，所述CMOS电路包括多个像素电路和多个信号处理电路，所述方法包括：将所述传感器组件放置在第一极板和第二极板之间；将所述CMOS电路的半导体衬底与第二极板一起接地；在所述第一极板和所述第二极板之间施加负电压；以及从所述第一极板和所述第二极板之间取出所述传感器组件。该传感器组件在极化过程中将CMOS电路的半导体衬底接地以提供保护，从而可将传感器阵列和CMOS电路集成一起之后进行极化而不会导致CMOS电路的损坏。

Description

传感器组件的极化方法

技术领域

本发明涉及传感器技术，更具体地，涉及包含传感器阵列和CMOS电路的传感器组件的极化方法。

背景技术

生物特征识别是用于区分不同生物特征的技术，包括指纹、掌纹、脸部、DNA、声音等识别技术。指纹是指人的手指末端正面皮肤上凹凸不平的纹路，纹路有规律的排列形成不同的纹型。指纹识别指通过比较不同指纹的细节特征点来进行身份鉴定。由于具有终身不变性、唯一性和方便性，指纹识别的应用越来越广泛。

在指纹识别中，采用传感器获取指纹图像信息。根据工作原理的不同，指纹传感器可以分为光学、电容、压力、超声传感器。超声波传感器是第三代指纹传感器，其中利用压电材料的逆压电效应产生超声波。在超声波接触到指纹时，在指纹的嵴、峪中表现出不同的反射率和透射率。通过扫描一定面积内的超声波束信号即可读取指纹信息。超声波传感器产生的超声波可以能够穿透由玻璃、铝、不锈钢、蓝宝石或者塑料制成的手机外壳进行扫描，从而将超声波传感器设置在电子设备(例如，手机)的外壳内。

在应用于产品中时，传感器组件包括传感器阵列和CMOS电路。传感器阵列的主要功能层为压电材料，例如PZT压电陶瓷、PVDF压电聚合物。压电材料需要经过极化处理之后才能应用于最终的产品中。极化处理包括在在预定的极化温度下，将压电材料放置于预定的极化电场中达到预定的极化时间。极化电场越高，极化越充分。目前极化的电压大多在几千伏到几十千伏，比如可用20KV～40KV对PVDF进行极化，极化效果会比较好。然而，该极化电压容易导致CMOS电路的击穿和损坏。

现有的超声波传感器的制造方法受到上述极化过程的制约，需要分别制作传感器阵列芯片和CMOS电路芯片，然后将经过极化的传感器阵列与CMOS电路粘结在一起。该制造方法的粘结步骤不仅导致工艺步骤复杂化、产品良率差，而且由于粘结材料引起超声波的反射、散射以及传播损耗，导致超声波传感器的性能劣化。

因此，期望可以提供对传感器组件中的CMOS电路进行保护的极化方法。

发明内容

有鉴于此，本发明的目的是提供传感器组件的极化方法，其中，在将传感器阵列和CMOS电路集成在一起之后进行极化处理，在极化处理时将CMOS电路的半导体衬底接地以提供保护。

根据本发明的实施例，提供一种传感器组件的极化方法，所述传感器组件包括彼此连接的传感器阵列和CMOS电路，所述CMOS电路包括多个像素电路和多个信号处理电路，所述方法包括：将所述传感器组件放置在第一极板和第二极板之间；将所述CMOS电路的半导体衬底与第二极板一起接地；在所述第一极板和所述第二极板之间施加负电压；以及从所述第一极板和所述第二极板之间取出所述传感器组件。

优选地，所述多个像素电路分别具有多个输入端和输出端，所述方法还包括：在极化期间将所述多个输入端和/或输出端中的至少一个端子与所述半导体衬底之间的电压钳位于预定的负电压。

优选地，在施加负电压期间，将电压源的负极和正极分别连接至所述第一极板和所述第二极板。

优选地，所述负电压的范围为-20KV～-40KV。

优选地，所述施加负电压的步骤在预定温度下持续预定时间。

优选地，所述传感器阵列包括第一电极、第二电极以及夹在二者之间的压电层，其中，所述第一电极包括彼此隔开的多个子电极，从而形成多个传感器单元，所述CMOS电路包括多个像素电路和多个信号处理电路，所述多个像素电路分别与所述多个传感器单元中的相应组传感器单元相连接，用于对所述组传感器单元的检测信号进行预放大，所述多个信号处理电路分别与一组像素电路相连接，用于对预放大信号进行信号处理，其中，所述CMOS电路的所述多个像素电路分时工作，且所述多个信号处理电路分时工作，使得所述组传感器单元共同用一个像素电路，且所述组像素电路共用一个信号处理电路，所述像素电路包括：多个放大模块，包括所述输入端和所述输出端，所述输入端与所述组传感器单元中的相应传感器单元相连接以接收所述检测信号，所述输出端与所述多个信号处理电路的相应信号处理电路相连接以提供所述预放大信号，用于对所述相应传感器单元的检测信号进行预放大；电流源，与所述多个放大模块相连接，以提供恒定电流；以及偏置电路，与所述多个放大模块相连接，以提供所述恒定电流至地的路径，其中，所述多个放大模块共用所述电流源和所述偏置电路。

优选地，所述放大模块包括多个晶体管，所述多个晶体管中的至少一个晶体管在所述输入端和/或所述输出端与半导体衬底之间形成寄生二极管，所述寄生二极管作为钳位二极管。

优选地，所述多个放大模块分别包括：依次串联连接在供电端和偏置端之间的第一至第四晶体管，所述供电端与所述电流源相连接，所述偏置端与所述偏置电路相连接，其中，所述第一晶体管和所述第四晶体管分别作为第一开关和第二开关，用于在所述像素电路分时工作时，从所述多个放大模块中选择一个放大模块对所述检测信号进行预放大，所述第二晶体管和所述第三晶体管级联组成电荷放大电路，所述第二晶体管的控制端连接至所述输入端以接收所述检测信号，所述第三晶体管和所述第四晶体管的中间节点连接至输出端以提供所述预放大信号。

优选地，所述传感器阵列为超声波传感器阵列，所述多个放大模块分别还包括：第五晶体管，连接在所述输入端和地之间，在所述传感器阵列发射超声波时，所述第五晶体管导通，在所述传感器阵列接收超声波时，所述第五晶体管断开。

优选地，所述第一至第三晶体管为P型MOS晶体管，所述第四和第五晶体管为N型MOS晶体管，所述控制端为栅极。

优选地，所述第一至第三晶体管的源区和漏区形成在阱区中，所述阱区与相应晶体管的源极连接，所述第四晶体管和所述第五晶体管的源区和漏区形成在所述半导体衬底中。

优选地，所述多个放大模块还包括：反相器，用于将第一选择信号转换成反相的第二选择信号，其中，所述第一晶体管的控制端接收所述第二选择信号，所述第四晶体管的控制端接收第一选择信号。

优选地，所述电流源包括在电源电压和所述多个放大模块的供电端之间串联连接的第六晶体管、第七晶体管和第三开关，所述偏置电路包括在所述多个放大模块的偏置端和地之间串联连接的第八晶体管、第九晶体管和第四开关，所述第三开关和所述第四开关同步导通和断开，以使能或禁用与所述组传感器单元相连接的多个放大模块。

优选地，所述第六和第七晶体管为P型MOS晶体管，所述第八和第九晶体管为N型MOS晶体管。

优选地，所述像素电路的多个放大模块的输出端连接在一起，以提供所述预放大信号。

优选地，所述传感器阵列还包括与所述多个传感器单元相对应的复制传感器单元，所述CMOS电路中的所述像素电路还包括与所述复制传感器单元相连接的附加放大模块和附加偏置电路，所述附加放大模块具有与所述多个放大模块相同的结构，所述附加偏置电路具有与所述偏置电路相同的结构，所述附加放大模块的供电端和偏置端分别连接至所述电流源和所述附加偏置电路。

优选地，所述像素电路还包括连接在所述多个放大模块和所述附加放大模块之间的输入共模负反馈模块，以及连接在所述偏置电路和所述附加偏置电路之间的输出共模负反馈模块。

优选地，所述像素电路的多个放大模块的输出端连接在一起作为第一差分输出端，所述附加放大模块的输出端作为第二差分输出端，在所述第一差分输出端和所述第二差分输出端之间提供所述预放大信号。

优选地，所述信号处理电路包括选择开关和信号处理模块，所述选择开关从所述多个像素电路中选择一个像素电路连接至所述信号处理模块，使得所述信号处理模块以分时复用的方式对来自多个像素电路的所述预放大信号进行处理。

优选地，所述多个像素电路组成电路阵列，所述多个像素电路分别位于与相应的多个传感器单元的下方。

优选地，所述传感器阵列和所述CMOS电路采用堆叠的方式封装于同一个芯片中。

优选地，所述传感器阵列的至少一层淀积在所述多个像素电路上方，并且所述传感器阵列采用过孔与所述多个像素电路彼此电连接。

优选地，所述传感器阵列和所述CMOS电路分别为单独的芯片并且彼此粘结在一起。

根据本发明实施例的传感器组件的极化方法，在极化处理时将CMOS电路的半导体衬底接地以提供保护。在极化处理过程中，CMOS电路的半导体衬底接地，使得输入端和/或输出端钳位于负电压，从而保护CMOS电路的内部电路。在优选的实施例中，利用CMOS电路中的晶体管的寄生二极管对输入端和/或输出端进行负电压钳位。

该极化方法是针对传感器组件的极化处理，也即，在形成传感器组件之后进行极化处理。因此，该传感器组件的制造方法不会受到极化处理的限制。例如，传感器组件中的传感器阵列与CMOS电路的堆叠方式既可以采用传统的粘结剂两个单独的芯片，也可以将传感器阵列的电极和压电层淀积于CMOS电路的上方以形成单个芯片。在优选的实施例中，传感器组件的传感器阵列和CMOS电路淀积形成单个芯片。由于传感器组件不需要使用粘合剂，因此可以简化工艺步骤、提高产品良率、以及提高超声波的传输效率。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的超声波传感器的示意性截面图；

图2示出根据本发明第一实施例的超声波传感器的示意性截面图；

图3和4分别示出根据本发明第一实施例的超声波传感器的三维结构示意图和CMOS电路的示意性电路图；

图5示出图4所示的超声波传感器的像素电路中放大模块的示意性电路图；

图6示出图4所示的超声波传感器的一种像素电路的示意性电路图；

图7示出图4所示的超声波传感器的另一种像素电路的示意性电路图；

图8示出根据本发明第二实施例的超声波传感器的极化方法的流程图；

图9示出超声波传感器在电极极化过程中的等效电路图；以及

图10和11示出超声波传感器中的CMOS电路的一部分结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

在应用于产品中时，本发明中涉及的传感器组件可为超声波传感器及其他相类似原理的传感器类型。

图1示出根据现有技术的超声波传感器的示意性截面图。该超声波传感器100包括堆叠的CMOS电路110、传感器阵列120、压板130、以及用于将三者粘结在一起的粘合剂141和142。在图中未示出CMOS电路110和传感器阵列120的细节。可以理解，CMOS电路110包括至少一个晶体管以及至少一个布线层，传感器阵列120包括压电层及其相连接的一对电极。传感器阵列120可以包括彼此独立的两个压电层，分别用于发射超声波和接收超声波，也可以包括共用的一个压电层，兼用于发射超声波和接收超声波。

压电层是传感器阵列120的功能层，例如由无机压电材料或有机压电材料组成。超声波传感器100的CMOS电路110和传感器阵列120的详细结构及材料是已知的，在此不再详述。

优选地，在传感器阵列120上覆盖压板130以提供机械保护作用。压板130可为可在声学上耦合到传感器阵列的任何材料，如塑料、陶瓷、蓝宝石、金属、合金、聚碳酸酯及玻璃。在一些实施例中，压板130可以为某种保护装置，如玻璃片。在另一些实施例中，压板130可为铝、不锈钢等。

现有的超声波传感器100的制造工艺包括：采用彼此独立的工艺，分别采用不同的衬底制造CMOS电路110的第一芯片和传感器阵列120的第二芯片。然后，对传感器阵列120中的压电层进行极化处理。最后，采用粘合剂141将传感器阵列120的第一表面粘结在CMOS电路110上，采用粘合剂142将压板130粘结传感器阵列120的第二表面上，传感器阵列120的第一表面和第二表面彼此相对，并且经由第二表面发射和接收超声波。在超声波传感器100中，压电层的压电材料是已经经过极化处理后再和CMOS电路等粘合在一起的，因此，CMOS电路110不会受极化电场电压的影响。

然而，上述现有的制造工艺使用粘合剂将经过极化的传感器阵列和CMOS电路粘结在一起。因为粘合剂的问题会造成超声波的传播损耗、反射和散射等多种不利因素，导致超声波传感器的性能劣化。

图2示出根据本发明第一实施例的超声波传感器的示意性截面图。该超声波传感器200包括CMOS电路110、直接淀积的传感器阵列120、压板130、以及用于压板130粘结在传感器阵列120上的粘合剂142。在图中未示出CMOS电路110的细节。可以理解，CMOS电路110包括至少一个晶体管以及至少一个布线层。传感器阵列120包括压电层121及其相连接的第一电极151和第二电极152。在该实施例中，压电层121兼用于发射超声波和接收超声波。在替代的实施例中，传感器阵列120可以包括彼此独立的两个压电层，分别用于发射超声波和接收超声波。

压电层121是传感器阵列120的功能层，例如由无机压电材料或有机压电材料组成，无机压电材料包括选自钛酸钡(BT)、锆钛酸铅(PZT)、改性锆钛酸铅、偏铌酸铅、铌酸铅钡锂(PBLN)、改性钛酸铅(PT)中的一种，有机压电材料包括选自聚偏二氟乙烯(PVDF)、聚偏二氟乙烯-三氟乙烯(PVDF-TrFe)、聚四氟乙烯(PTFE)、聚二氯亚乙烯(PVDC)、溴化二异丙胺(DIPAB)中的一种。

第一电极151和第二电极152分别位于压电层121相对表面上。第一电极151和第二电极152可以由导电材料组成，包括金属导电材料和非金属导电材料。金属导电材料例如为Al、Al-Si合金、Cu、Ni-Cu、Au、Cr-Au、Pt-AU、Cr-Al、CrCu、Ag。非金属导电材料例如为导电氧化物、导电墨水或导电胶。导电氧化物例如为氧化铟锡(ITO)。导电墨水例如为银系墨水。导电胶例如为银系的环氧树脂、聚氨基甲酸酯。

在该实施例中，压电层121的第一表面邻近CMOS电路110，第二表面邻近触摸表面。第一电极151位于压电层121的第一表面上，作为读出电极，并且分隔成多个彼此隔开的传感器单元。第二电极152位于压电层121的第二表面上，作为发射电极。在发射超声波时，第一电极151和第二电极152之间产生变化的电场，使得压电层121由于逆压电效应而发生变形，从而发射超声波。在接收超声波时，压电层121在超声波的回波作用下发生变形，使得第一电极151和第二电极152之间由于压电效应产生电压，从而获得超声波信号。

超声波传感器200需要满足指纹的分辨率500dpi。相应地，CMOS电路110和传感器阵列120的结构均设计为符合分辨率的要求。在传感器阵列120中，第一电极151的每个传感器单元的面积与分辨率相对应，例如小于50微米*50微米。尽管未在图中示出细节，但CMOS电路110包括与第一电极151的多个传感器单元相对应的多个像素电路，每个像素电路的面积与分辨率相对应，例如小于50微米*50微米。CMOS电路110的多个像素电路与传感器阵列120通过第一电极151直接淀积在一起，第一电极151通过过孔171和CMOS电路110内部输入相连接。该像素电路对传感器阵列的检测信号进行预放大，像素单元和传感器单元物理位置上直接一一对应避免了因为位置距离太远引起的寄生电容过大，造成接收信号的衰减。

进一步地，CMOS电路110还可以包括激励电路，与传感器阵列120中的第二电极152经由过孔172相连接。在替代的实施例，上述的CMOS电路110与传感器阵列120之间也可以采用键合线相连接，以替代过孔172。

优选地，CMOS电路还包括与第一电极151的多个传感器单元相对应的多个空腔(未示出)，用于增强超声波的发射和接收效应。

优选地，在传感器阵列120上覆盖压板130以提供机械保护作用。压板130可为可在声学上耦合到传感器阵列的任何材料，如塑料、陶瓷、蓝宝石、金属、合金、聚碳酸酯及玻璃。在一些实施例中，压板130可以为某种保护装置，如玻璃片。在另一些实施例中，压板130可为铝、不锈钢等。

优选地，在传感器阵列120和压板130之间设置附加保护层161。该保护层161例如由有机物组成，用于防止粘合剂142渗入第二电极152或压电层121中。

根据本发明第一实施例的超声波传感器200的制造工艺包括：采用连续的工艺，在一个衬底(例如硅衬底)上依次制造CMOS电路110的第一叠层和传感器阵列120的第二叠层。例如，CMOS电路110包括至少一个晶体管、与所述至少一个晶体管连接的至少一个布线层、以及位于所述至少一个布线层上的绝缘层。在所述绝缘层上直接淀积传感器阵列120的第一电极151、压电层121和第二电极152。传感器阵列120的第一表面和第二表面彼此相对，并且经由第二表面发射和接收超声波。最后，对传感器阵列120中的压电层121进行极化处理。该极化处理需要在几十千伏的电场中进行，CMOS电路110和传感器阵列120中的压电层121在一起，同时处于电场之中。为了避免CMOS电路110在高压电场中耦合高压电荷损坏，需要在极化的时候对其进行相应的保护。

在超声波传感器200中，CMOS电路110和传感器阵列120直接淀积成一体，可以省去二者之间的粘合剂，然后对压电层进行极化处理。该方法可以避免粘合剂的问题会造成超声波的传播损耗、反射和散射等多种不利因素的不利影响，从而提高声波传感器的性能。

图3和4分别示出根据本发明第一实施例的超声波传感器的三维结构示意图和CMOS电路的示意性电路图。在图中示出CMOS电路110和传感器阵列120，所述CMOS电路包括多个像素电路111以及多个信号处理电路112和激励电路113。

传感器阵列120的第一电极151图案化形成多个传感器单元。为了精确地实现指纹识别，所述多个传感器单元组成K*R的像素阵列，其中K和R分别表示像素阵列的行数和列数，二者均为自然数。为了满足超声波指纹识别的标准500dpi，每个传感器单元的面积例如小于50微米*50微米。在该实施例中，同一行的多个传感器单元进一步分成m组，每组包括n个传感器单元，其中，m和n分别为自然数，且满足R＝m*n。该方法可以减少与传感器单元相对应的像素电路的数量，从而减小电路复杂度。

CMOS电路110的多个像素电路111与传感器阵列120的多个传感器单元相对应，例如位于所述多个传感器单元的下方。每个像素电路不需要设计成一个完整的放大器，以便减小像素电路占据的面积。所述多个像素电路组成K*m的电路阵列，其中K和m分别表示电路阵列的行数和列数，二者均为自然数。在该实施例中，像素电路111的行数K与传感器单元的行数K相等，同一行的像素电路111的数量m与相应行的传感器单元的组数m相等，且每个像素电路111与同一组的n个传感器单元相连接。也即，同一组的n个传感器单元共用一个像素电路111。

如图4所示，CMOS电路110的每个像素电路111包括多个放大模块1111及其共用的电流源1112和偏置电路1113。在该实施例中，在每个像素电路111中，放大模块1111的数量n与每组传感器单元的数量n相等，并且分别相连接。在工作过程中，n个放大模块1111分时工作，依次连接至电流源1112和偏置电路1113，从而从n个传感器单元中选择一个传感器单元，对检测信号进行预放大。

CMOS电路110的多个信号处理电路112与多个像素电路111相连接。信号处理电路112分别包括选择开关1121和信号处理模块1122，用于对经过预放大的检测信号进一步处理。在该实施例中，信号处理电路112的数量为K，其中K为自然数。信号处理电路112的数量K与像素电路111的行数K相等。同一行的m个像素电路111的共用一个信号处理电路112。

如图4所示，在CMOS电路110的信号处理电路112中，选择开关1121与相应的一行像素电路111相连接，信号处理模块1122与选择开关1121相连接。在工作过程中，选择开关1121从同一行的m像素电路中选择一个像素电路连接至信号处理模块1122，使得该像素处理模块1122以分时复用的方式工作，对经过预放大的检测信号进一步进行放大、解调以及采样保持。

应当注意，在图4中仅仅示出了一行传感器单元中的两组传感器单元及其相关的电路部分。在K*m的电路阵列中，仅仅示出与该两组传感器单元相连接的位于同一行的两个像素电路，在信号处理电路中，仅仅示出与该行像素电路相连接的一个信号处理电路。然而，如上所述，像素电路可以组成K*m的电路阵列，因此，CMOS电路110可以包括任意行的像素电路，而不仅限于1行，每行可以包括任意数量的像素电路，而不仅限于2个。

根据该实施例的CMOS电路110采用像素电路111和信号处理电路112提供两级复用结构，其中一行的多个传感器单元分成多组，在像素电路中，每组传感器单元经由各自的放大模块预放大，但复用电流源和偏置电路，在信号处理电路中，每行传感器单元复用信号处理模块。该方案采用像素电路实现每个传感器单元的预放大，并且能够实现传感器单元面积小，因此可以直接置于每个传感器单元下，与传感器单元直接相连接，不用长距离的走线，减小了输入寄生电容。

图5示出图4所示的超声波传感器的像素电路中放大模块的示意性电路图。放大模块1111包括MOS晶体管M0～M6和电容器Cf，其中MOS晶体管M0～M3为P型MOS晶体管，M4～M6为N型MOS晶体管。P型MOS晶体管M0、M1、M2和M3的源区和漏区形成在阱区中，所述阱区与相应晶体管的源极连接，N型MOS晶体管M4、M5和M6的源区和漏区形成在半导体衬底中。

在放大模块1111中，晶体管M2、M0、M1和M5依次串联在供电端IO1和偏置端IO2之间。该供电端IO1例如连接至电流源，该偏置端IO2例如连接到偏置电路。多个像素电路的放大模块1111可以复用电流源和偏置电路。

放大模块1111的晶体管M2和晶体管M5组成选择开关，决定该像素电路是否被选用。放大模块1111的选择端En_Pixel接收选择信号。MOS晶体管M3和M4组成反相器，用于将接收的选择信号En_Pixel转换成反相信号En_Pixel_n。MOS晶体管M5的栅极进行一步接收选择信号En_Pixel，MOS晶体管M2的栅极进一步接收反相信号En_Pixel_n。放大模块1111根据选择信号与电流源和偏置电路相连接，从而实现分时工作。

放大模块1111的输入端Vin经由选择开关连接至多个传感器单元中的选择一个传感器单元，从而接收传感器阵列120的检测信号，并且进行预放大。放大模块1111的输出端Vout连接至信号处理电路112，向其提供经过预放大的检测信号。晶体管M0是像素电路111的电荷输入放大管，晶体管M1是晶体管M0的级联管，二者构成电荷放大电路。输入端Vin连接至晶体管M0的栅极，输出端Vout连接至晶体管M1的漏极。晶体管M1的栅极接收偏置电压Vb1。电容器Cf连接在输出端Vin和输出端Vout之间。

进一步地，放大模块1111的输入端Vin经由晶体管M6接地。MOS晶体管M6的栅极接收控制信号Vctrl1，从而构成附加的控制开关。在超声波发射期间，晶体管M6将输入端Vin连接到地，在超声波接收期间，晶体管M6将输入端Vin与地之间断开。因此，晶体管M6使得传感器阵列120在发射和接收超声波时，可以在两种状态之间切换且共用第一电极和第二电极。

图6示出图4所示的超声波传感器的一种像素电路的示意性电路图。该像素电路111包括多个放大模块1111及其共用的电流源1112和偏置电路1113。所述多个放大模块1111的电路结构如图5所示，且并联连接在电流源1112和偏置电路1113之间，也即，每个放大模块1111的供电端IO1连接至电流源1112的输出端，偏置端IO2连接至偏置电路1113的输入端。

电流源1112包括依次串联在电源端VDD和输出端之间的MOS晶体管M7～M8以及开关S1，偏置电路1113包括依次串联在输入端和地之间的开关S2以及MOS晶体管M11～M12，其中MOS晶体管M7～M8为P型MOS晶体管，M11～M12为N型MOS晶体管。P型MOS晶体管M7～M8的源区和漏区形成在阱区中，所述阱区与相应晶体管的源极连接，N型MOS晶体管M11～M12的源区和漏区形成在半导体衬底中。

在像素电路111中，多个放大模块1111并联连接在电流源1112和偏置电路1113之间。电流源1112中的开关S1和偏置电路1113中的开关S2同步导通和断开，从而可以使能或禁用与一组传感器单元相对应的一个像素电路111。

多个放大模块1111的输入端Vin分别与该组传感器单元中相应的一个传感器单元相连接，输出端Vout则可以连接至相同的公共节点。如上所述，每个放大模块1111的晶体管M2和晶体管M5组成选择开关，从而可以决定该像素电路是否被选用，因此，在像素电流111的使能状态下，多个放大模块1111可以根据选择信号分时工作，对其连接的传感器单元的检测信号进行预放大，并且在公共节点提供经过预放大的检测信号。

图7示出图4所示的超声波传感器的另一种像素电路的示意性电路图。该像素电路211包括多个第一放大模块2111及其共用的电流源1112、第一偏置电路2113，以及共用的第二放大模块2112、第二偏置电路2114、输入共模负反馈模块2115和输出共模负反馈模块2116。所述多个第一放大模块2111的电路结构如图5所示，且并联连接在电流源1112和第一偏置电路2113之间，也即，每个第一放大模块2111的供电端IO1连接至电流源1112的输出端，偏置端IO2连接至第一偏置电路2113的输入端。所述第二放大模块2112的电路结构如图5所示，且连接在电流源1112和第二偏置电路2114之间。

电流源1112包括依次串联在电源端VDD和输出端之间的MOS晶体管M7～M8以及开关S1，第一偏置电路2113包括依次串联在输入端和地之间的开关S2以及MOS晶体管M11～M12，第二偏置电路2114包括依次串联在输入端和地之间的开关S3以及MOS晶体管M9～M10，其中MOS晶体管M7～M8为P型MOS晶体管，M9～M12为N型MOS晶体管。P型MOS晶体管M7～M8的源区和漏区形成在阱区中，所述阱区与相应晶体管的源极连接，N型MOS晶体管M9～M12的源区和漏区形成在半导体衬底中。

在像素电路211中，多个第一放大模块2111并联连接在电流源1112和第一偏置电路2113之间。电流源1112中的开关S1和第一偏置电路2113中的开关S2、第二偏置电路2114中的开关S3同步导通和断开，从而可以使能或禁用与一组传感器单元相对应的一个像素电路211。

多个第一放大模块2111的输入端Vin分别与该组传感器单元中相应的一个传感器单元相连接，偏置端IO2兼作输出端且连接至相同的公共节点。如上所述，每个第一放大模块2111的晶体管M2和晶体管M5组成选择开关，从而可以决定该像素电路是否被选用，因此，在像素电流111的使能状态下，多个第一放大模块2111可以根据选择信号分时工作，对其连接的传感器单元的检测信号进行预放大。

第二放大模块2112的输入端与该组传感器单元相对应的一个复制传感器单元相连接。该复制传感器单元例如是每行传感器单元的一侧设置的附加传感器单元。在多个传感器单元组成K*R的像素阵列的一侧，形成一列附加传感器单元，作为复制像素列。例如，第二放大模块2112中的反相器的构成与第一放大模块2111完全相同，并且第二放大模块2112中与第一放大模块2111中的M3相对应连接的复制晶体管为M3B。

在多个第一放大模块2111分时工作时，选用的一个第一放大模块2111的输入端Vin与第二放大模块2112的输入端VRin形成差分输入端。进一步地，选用的一个第一放大模块2111的偏置端IO2与第二放大模块2112的偏置端IO2作为差分输出端，在二者之间提供差分输出信号Vo，从而提供经过预放大的检测信号。

优选地，像素电路211包括输入共模负反馈模块2115和输出共模负反馈模块2116。输入共模负反馈模块2115连接在多个第一放大模块2111和第二放大模块2112之间，输出共模负反馈模块2116连接在第一偏置电路2113和第二偏置电路2114之间，用来稳定输入和输出的共模电压。

图8示出根据本发明第二实施例的超声波传感器的极化方法的流程图。该超声波传感器例如是图2所示的超声波传感器200。该电极极化方法包括在将传感器阵列和CMOS电路集成在一起之后进行极化处理，并且在极化处理时将CMOS电路中每个节点电压钳位于预定电压以进行保护。

在步骤S01中，将超声波传感器200放置在第一极板181和第二极板182之间。

在步骤S02中，将第二极板182和超声波传感器200中的CMOS电路110的半导体衬底一起接地。

在步骤S03中，将第一极板181连接至电压源180的负极，将第二极板182连接至电压源180的正极，在二者之间施加电压，从而产生电场E，对超声波传感器200中的压电层进行极化。由于电压源180与第一极板181和第二极板182的上述连接关系，在第一极板181和第二极板182之间产生负电压，例如-20KV～-40KV，采用负压进行极化。该极化过程可以在预定温度下持续预定时间。

在步骤S04中，在极化完成之后断开电压源180，然后从第一极板181和第二极板182之间取出超声波传感器200。

图9示出超声波传感器在电极极化过程中的等效电路图。

在根据本发明实施例的极化方法中，将第一极板181连接至负电压，以及将第二极板182和超声换能器的CMOS电路110的半导体衬底一起接地，从而采用负电压进行压电层的极化，其中，极化电场的方向等如图9所示。

以图5所示的像素电路的放大模块为例进行说明。在将CMOS电路110的衬底接地之后，在CMOS电路110的衬底和电源电压VDD之间，晶体管M4和晶体管M3分别形成寄生二极管，从而利用两个PN结将电源电压VDD钳位在比CMOS电路110的衬底电压低两个VBE电压的负电压，其中VBE表示PN结的正向压降。在极化电场中，电路中所有的电源电压VDD钳位在-2*VBE，不会被电场感应到电势很低的负电压。

进一步地，在将CMOS电路110的衬底接地之后，晶体管M6在CMOS电路110的衬底和输入端Vin之间形成寄生二极管，从而利用一个寄生二极管将输入端Vin钳位在比CMOS电路110的衬底电压低一个VBE电压的负电压，其中VBE表示PN结的正向压降。在极化电场中，将输入端Vin钳位在-VBE，不会被电场感应到电势很低的负电压。因此，输入端Vin也不会将用于电荷放大的晶体管M0的栅极击穿。类似的，在放大模块1111中，用于选择的晶体管M5通过寄生二极管将输出端Vout的钳位在-VBE，晶体管M0、M1、M2都可以通过自身的寄生二极管将自己的源端钳位在比漏端低一个VBE的电势。因此，像素电路111中的放大模块1111的每个节点都可以钳位于合适的负电压，在极化过程中，每个节点的电势不会被感应到过低的电压，从而避免了CMOS电路的损坏。

在该实施例中，采用负电压进行压电层的极化，从而将CMOS电路钳位于预定电压以进行保护。与之相反，如果将第一极板181连接至正电压，以及将第二极板182和超声换能器的CMOS电路110的半导体衬底一起接地，采用正电压进行压电层的极化，则电源电压VDD和CMOS电路110的半导体衬底之间的PN结是反偏的，起不到钳位的作用。电源电压可能被极化电场感应到电势很高的正电压，从而导致CMOS电路的损坏。

图10和11示出超声波传感器中的CMOS电路的一部分结构示意图，其中的虚线及箭头指示极化电荷泄放的路径。

该CMOS电路110包括多个像素电路111，每个像素电路包括多个放大模块1111。在图中示出在同一个P型半导体衬底上形成的两个放大模块的一部分电路，第一放大模块仅示出MOS晶体管M3、M4、M0、M6、M5和M1，第二放大模块仅示出MOS晶体管M3B。每个MOS晶体管都有对应的寄生二极管，用Dx表示，其中x表示序号。

在采用负压极化的时候，需要消除的是电路中的节点被电场感应成负的电势，当被感应的负的电压太低的时候，会因为大的电势差造成电路损坏。如图10和11所示，第一放大模块的晶体管M3和M4的栅极，通过第二放大模块的NMOS晶体管M3B的衬底、M3B的衬底和漏极之间的寄生二极管D3B钳位在-VBE附近，电荷路径如虚线箭头所示。第一放大模块的晶体管M3和M4构成的反相器输出En_Pixel_n通过NMOS晶体管M4的衬底和漏极的寄生二极管D4被钳位在-VBE附近，晶体管M3的源极VDD也被寄生二极管D4和寄生二极管D3钳位在-2VBE。在极化过程中，如果上述节点被感应到比钳位电压更低的电势，就会通过虚线箭头所示的路径放电，返回到钳位电压附近，因而不会发生因为高电压差击穿失效的情况。

第一放大模块的MOS晶体管M0、M1、M2和M5、M6也有同样的钳位原理。以MOS晶体管M6作为示例进行说明。在本发明的实施例中，由于设置在输入端Vin和地之间设置有MOS晶体管M6，该MOS晶体管M6在衬底接地的时候，可以通过其寄生二极管D6将输入端Vin的电压钳位在-VBE。在极化过程中，只要输入端Vin的电压低于钳位电压，则会通过图中虚线箭头所示的途径放电稳定在钳位电压附近，所以用于电荷放大的MOS晶体管M0栅极电压不会被感应到过低电压，不会造成MOS晶体管M0栅极击穿。相反，如果在输入端Vin和地之间未设置MOS晶体管M6，则输入端Vin将处于悬浮高阻态，则在负电压极化过程中，容易感应电场产生过低的电势，导致用于电荷放大的MOS晶体管M0的栅极被击穿。

类似的，第一放大模块的MOS晶体管M5会通过自身的寄生二极管D5_1和D5_2，在衬底接地的时候将源极和漏极两个节点的电压都钳位在-VBE附近。P型MOS晶体管也同M1一样，因为源极和阱区相连接，通过寄生二极管D1，可以将源极的电压钳位在比漏极低VBE的电压，这样电路中的每个节点的电压往低于0V的方向都有钳位，在负压电场中极化时，每个节点的电压就不会随意被感应到很低的电位，都被钳位稳定在某一个安全的电压值，这样可以保护电路不被损坏。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (22)

1.一种传感器组件的极化方法，所述传感器组件包括彼此连接的传感器阵列和CMOS电路，所述CMOS电路包括多个像素电路和多个信号处理电路，所述方法包括：

将所述传感器组件放置在第一极板和第二极板之间；

将所述CMOS电路的半导体衬底与第二极板一起接地；

在所述第一极板和所述第二极板之间施加负电压；以及

从所述第一极板和所述第二极板之间取出所述传感器组件，

其中，所述多个像素电路分别具有多个输入端和输出端，所述多个输入端和/或输出端中的至少一个端子与所述半导体衬底之间形成寄生二极管，在极化期间，利用所述寄生二极管将所述多个输入端和/或输出端中的至少一个端子与所述半导体衬底之间的电压钳位于预定的负电压，所述负电压为PN结的正向压降的负值。

2.根据权利要求1所述的极化方法，其中，在施加负电压期间，将电压源的负极和正极分别连接至所述第一极板和所述第二极板。

3.根据权利要求1所述的极化方法，其中，所述负电压的范围为-20KV~-40KV。

4.根据权利要求1所述的极化方法，其中，所述施加负电压的步骤在预定温度下持续预定时间。

5.根据权利要求1所述的极化方法，其中，所述传感器阵列包括第一电极、第二电极以及夹在二者之间的压电层，其中，所述第一电极包括彼此隔开的多个子电极，从而形成多个传感器单元，所述CMOS电路包括多个像素电路和多个信号处理电路，所述多个像素电路分别与所述多个传感器单元中的相应组传感器单元相连接，用于对所述组传感器单元的检测信号进行预放大，所述多个信号处理电路分别与一组像素电路相连接，用于对预放大信号进行信号处理，

其中，所述CMOS电路的所述多个像素电路分时工作，且所述多个信号处理电路分时工作，使得所述组传感器单元共同用一个像素电路，且所述组像素电路共用一个信号处理电路，

所述像素电路包括：

多个放大模块，包括所述输入端和所述输出端，所述输入端与所述组传感器单元中的相应传感器单元相连接以接收所述检测信号，所述输出端与所述多个信号处理电路的相应信号处理电路相连接以提供所述预放大信号，用于对所述相应传感器单元的检测信号进行预放大；

电流源，与所述多个放大模块相连接，以提供恒定电流；以及

偏置电路，与所述多个放大模块相连接，以提供所述恒定电流至地的路径，

其中，所述多个放大模块共用所述电流源和所述偏置电路。

6.根据权利要求5所述的极化方法，其中，所述放大模块包括多个晶体管，所述多个晶体管中的至少一个晶体管在所述输入端和/或所述输出端与半导体衬底之间形成寄生二极管。

7.根据权利要求6所述的极化方法，其中，所述多个放大模块分别包括：

依次串联连接在供电端和偏置端之间的第一晶体管、第二晶体管、第三晶体管、以及第四晶体管，所述供电端与所述电流源相连接，所述偏置端与所述偏置电路相连接，

其中，所述第一晶体管和所述第四晶体管分别作为第一开关和第二开关，用于在所述像素电路分时工作时，从所述多个放大模块中选择一个放大模块对所述检测信号进行预放大，

所述第二晶体管和所述第三晶体管级联组成电荷放大电路，所述第二晶体管的控制端连接至所述输入端以接收所述检测信号，所述第三晶体管和所述第四晶体管的中间节点连接至输出端以提供所述预放大信号。

8.根据权利要求7所述的极化方法，其中，所述传感器阵列为超声波传感器阵列，所述多个放大模块分别还包括：第五晶体管，连接在所述输入端和地之间，在所述传感器阵列发射超声波时，所述第五晶体管导通，在所述传感器阵列接收超声波时，所述第五晶体管断开。

9.根据权利要求8所述的极化方法，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管为P型MOS晶体管，所述第四晶体管和所述第五晶体管为N型MOS晶体管，所述控制端为栅极。

10.根据权利要求9所述的极化方法，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管的源区和漏区形成在阱区中，所述阱区与相应晶体管的源极连接，所述第四晶体管和所述第五晶体管的源区和漏区形成在所述半导体衬底中。

11.根据权利要求7所述的极化方法，所述多个放大模块还包括：反相器，用于将第一选择信号转换成反相的第二选择信号，其中，所述第一晶体管的控制端接收所述第二选择信号，所述第四晶体管的控制端接收第一选择信号。

12.根据权利要求6所述的极化方法，其中，所述电流源包括在电源电压和所述多个放大模块的供电端之间串联连接的第六晶体管、第七晶体管和第三开关，所述偏置电路包括在所述多个放大模块的偏置端和地之间串联连接的第八晶体管、第九晶体管和第四开关，所述第三开关和所述第四开关同步导通和断开， 以使能或禁用与所述组传感器单元相连接的多个放大模块。

13.根据权利要求12所述的极化方法，其中，所述第六晶体管和所述第七晶体管为P型MOS晶体管，所述第八晶体管和所述第九晶体管为N型MOS晶体管。

14.根据权利要求6所述的极化方法，其中，所述像素电路的多个放大模块的输出端连接在一起，以提供所述预放大信号。

15.根据权利要求6所述的极化方法，其中，所述传感器阵列还包括与所述多个传感器单元相对应的复制传感器单元，所述CMOS电路中的所述像素电路还包括与所述复制传感器单元相连接的附加放大模块和附加偏置电路，所述附加放大模块具有与所述多个放大模块相同的结构，所述附加偏置电路具有与所述偏置电路相同的结构，所述附加放大模块的供电端和偏置端分别连接至所述电流源和所述附加偏置电路。

16.根据权利要求15所述的极化方法，其中，所述像素电路还包括连接在所述多个放大模块和所述附加放大模块之间的输入共模负反馈模块，以及连接在所述偏置电路和所述附加偏置电路之间的输出共模负反馈模块。

17.根据权利要求16所述的极化方法，其中，所述像素电路的多个放大模块的输出端连接在一起作为第一差分输出端，所述附加放大模块的输出端作为第二差分输出端，在所述第一差分输出端和所述第二差分输出端之间提供所述预放大信号。

18.根据权利要求5所述的极化方法，其中，所述信号处理电路包括选择开关和信号处理模块，所述选择开关从所述多个像素电路中选择一个像素电路连接至所述信号处理模块，使得所述信号处理模块以分时复用的方式对来自多个像素电路的所述预放大信号进行处理。

19.根据权利要求5所述的极化方法，其中，所述多个像素电路组成电路阵列，所述多个像素电路分别位于与相应的多个传感器单元的下方。

20.根据权利要求19所述的极化方法，其中，所述传感器阵列和所述CMOS电路采用堆叠的方式封装于同一个芯片中。

21.根据权利要求20所述的极化方法，其中，所述传感器阵列的至少一层淀积在所述多个像素电路上方，并且所述传感器阵列采用过孔与所述多个像素电路彼此电连接。

22.根据权利要求19所述的极化方法，其中，所述传感器阵列和所述CMOS电路分别为单独的芯片并且彼此粘结在一起。

Images