KR0113252Y1 - 워드라인 전압 공급회로 - Google Patents

워드라인 전압 공급회로 Download PDF

Info

Publication number
KR0113252Y1
KR0113252Y1 KR2019910023687U KR910023687U KR0113252Y1 KR 0113252 Y1 KR0113252 Y1 KR 0113252Y1 KR 2019910023687 U KR2019910023687 U KR 2019910023687U KR 910023687 U KR910023687 U KR 910023687U KR 0113252 Y1 KR0113252 Y1 KR 0113252Y1
Authority
KR
South Korea
Prior art keywords
word line
signal
vpp
voltage
reset
Prior art date
Application number
KR2019910023687U
Other languages
English (en)
Other versions
KR930016559U (ko
Inventor
전용원
Original Assignee
문정환
엘지일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론 주식회사 filed Critical 문정환
Priority to KR2019910023687U priority Critical patent/KR0113252Y1/ko
Priority to JP1992087411U priority patent/JP2578506Y2/ja
Priority to US07/996,304 priority patent/US5351217A/en
Priority to DE4243903A priority patent/DE4243903B4/de
Priority to DE9219208U priority patent/DE9219208U1/de
Publication of KR930016559U publication Critical patent/KR930016559U/ko
Application granted granted Critical
Publication of KR0113252Y1 publication Critical patent/KR0113252Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 고안은 반도체 메모리에서 워드라인을 인에블 시킬 때 부하로 작용하는 캐패시턴스들을 최소로 줄여서 내부전압전원이 안정화되도록 하기 위한 것으로, Vcc 전원에서 전압을 공급받고 어드레스 신호를 받아서 소정갯수의 워드라인 그룹을 선택하는 Vcc레벨급의 RDout 신호를 발생하여 출력하는 로우디코터와, Vcc보다 높은 전압레벨인 Vpp전원에서 전압을 공급받고, RDOUT 신호와 워드라인을 리세트시키기 위한 RESET 신호를 받아서 Vpp급의 *RESET 신호를 출력하는 리세트레벨 콘버터와, Vpp전원에서 전압을 공급받고, RDout신호, *RESET신호 및 프리디코더신호를 입력으로 받아서 워드라인제어신호인 WLEN신호를 출력하는 워드라인드라이콘트롤러와, Vpp전압으로 워드라인을 직접구동하여 워드라인을 Vpp레벨까지 풀압하는 워드라인전압공급회로이다.

Description

워드라인 전압 공급회로
제1도 : 종래의 워드라인 전압공급회로.
제2도 : 종래 회로의 타이밍도.
제3도 : 본 고안의 워드라인 전압공급회로.
제4도 : 본 고안의 타이밍도.
본 고안은 워드라인 전압 공급회로에 관한 것으로, 특히 디렘 내부 전압전원을 사용하여 워드라인을 동작시킬 때 내부전압전원에서 소모되는 전력의 최소화를 기한 회로구성에 관한 것이다.
종래의 워드라인 전압공급회로는 제1도에서 도시된 바와 같이, 로우 디코더(20)(ROW DECODER)어레이(Array)와 각 로우디코더 출력을 Vcc레벨에서 Vpp레벨로 전압 변압시키는 레벨콘버터(30) 어레이 (Level Converter Array), 로우디코더에 달린 워드라인드라이버(Word line driver), 워드라인드라이버 중 1개를 선택하는 2차 로우디코더(10)(2차 Row decodr)로 구성된다. 이 2차 로우디코더는 신호를 Vcc레벨에서 Vpp레벨로 변환시킨 다음 워드라인드라이버(40)에 공급한다.
워드라인드라이버(40)은 2차 로우디코더로부터 Vpp레벨의 전압을 공급받아서 레벨콘버터(30)을 거쳐서 Vpp레벨로된 로우디코더(20)의 신호에 따라 워드라인을 구동한다.
이렇게 구성된 종래의 회로동작은 메모리 소자가 대기상태일 때 제2도에서와 같이 *PC(바아의 표시는 *)로 대신한다. '로우' 어드레스(RAi) RAO~3, RAnO~3도 '로우', RFO~3 은 '하이', 레벨콘버출력 RDout1~RDoutn은 Vpp레벨의 '하이'를, 제2로우디코더 WLDO~3은 '로우'를 유지하고 있다.
메모리 소자 액티베션 상태가 되면 제2도에서 *PC가 Vcc레벨의 '하이'로 되면 PMOS 트랜지스터 Q8은 턴 오프가 되고 PMOS트랜지스터 Q9가 인버터 22에 의해 노트C를 '하이'로 유지한다.
(RAi) RAO~3가 모두 Vcc레벨의 '하이'가 되면 트랜지스터 Q10, Q11, Q12, Q13이 턴온되어, 노드 C는 '로우'가 되고 노드 D는 Vcc레벨의 '하이'가 되어 트랜지스터 Q15는 턴오프, 트랜지스터 Q17은 턴온시키고, RDout1은 Vpp레벨의 '하이'에서 '로우'로 변하여 트랜지스터 Q14를 턴온시켜 노드E를 Vpp레벨의 '하이'로 만들어 Q16을 턴오프 시킨다. RDout1이 '로우'로 되어 트랜지스터 Q18, Q21, Q24, Q27를 턴온시키고 트랜지스터 Q19, Q22, Q25, Q28을 턴오프 시킨다.
RF*는 제2도에서와 같이 RAi와 거의 같은 타이밍에서 Vcc레벨의 '하이'에서 '로우'로 되면 Q2는 턴오프, Q3은 턴온시켜 노드 B를 Vpp레벨의 '하이'에서 '로우'로 만들고 Q1을 턴온시켜 노드 A를 Vpp레벨의 '하이'로 만들어 Q4로 턴오프시킨다.
노드B가 '로우'로 되어서 Q5는 턴온, Q7 턴오프되고 WLDO는 Vpp레벨의 '하이'로 된다. 먼저 Q18의 게이트는 '로우'로 되어서 Q18이 온 되며 WLDO가 Vpp레벨의 '하이'로 되면 워드라인 WLO도 Vpp레벨의 '하이'로 되어 선택된다.
로우디코더(20)한개에 워드라인 4개(WL0, WL1, WL2, WL3)연결되어 있어서 RDout1이 '로우'로 되면 nMOS트랜지스터 Q19, Q22, Q25, Q28은 턴 오프 되기 때문에, 한 개의 로우디코더가 선택한 4개의 워드라인이 접지로 묵이게 되며, 노며, 노이즈에 의해 워드라인이 pMOS 스래시홀더 전압 Vtp의 전압을 가질 수 있기 때문에 클램프 트랜지스터 Q20, Q23, Q26, Q29를 연결하여, 선택안된 워드라인에 연결되는 RF1, RF2, RF3는 '하이'기 때문에 Q23, Q26, Q29가 온되어 워드라인은 접지레벨을 유지하게 된다. 선택되지 않는 로우디코더에서는 출력 RDoutn이 Vpp레벨의 '하이'를 유지하여 WLDO가 Vpp레벨의 '하이'가 되어 pMOS Q18은 턴온 되지 않는다.
메모리 소자가 다시 대기상태로 돌아가면 제2도와 같이 먼저 RAi(RAO~3)이 '로우' * RFO가 '하이'로 되어 WLDO를 Vpp레벨의 '하이'에서 '로우'로 만들고, pMOS TR Q18로는 워드라인(WLDO)를 로우레벨로 만들 수 없기 때문에 크램프 트랜지스터 Q20을 온 시키고 *PC를 로우로 만들어 RDout1을 Vpp레벨의 '하이'로 만들어, 워드라인 WLO를 완전히 '로우'로 만든다.
워드라인드라이버회로에서 트랜지스터 TLQ18의 게이트와 소오스 신호 즉 RDoutk와 WLDi는 내부전압 전원 Vpp레벨의 신호이고, Q20의 게이트 신호* RFi는 Vcc레벨의 신호로 Control된다.
트랜지스터의 정션캐패시턴스를 CD. 워드라인에 연결된 트랜지스터가 n개라면 정션캐패시터의 합은 nCD, 워드라인자체의 캐패시턴스를 CW1, 2차 로우디코더 Decoder출력(WLDi)라인의 캐패시턴스는 metal wire의 캐패시턴스 Cm이라고 하면 Vpp 전압이 인가 될 때의 출력 (WLDi)라인의 캐패시턴스 CWLDi는 nCDCn1+Cm과 같다.
종래의 기술에서는 워드라인드라이버의 소오스 노드 High voltage Level 즉 Vpp을 갖는 2차 로우디코더 출력 WLDi(i=0,1,2,3)에 공통으로 되어있어서, 워드라인을 enable 시킬려면 워드라인에 연결된 캐패시턴스의 합 즉 CWLDi (=nCD+Cm+ CWL)가 내부전압전원(Charge-pump High Voltage Supply)의 부하(loading)으로 되기 때문에 내부전압 전원의 전압 level이 크게 떨어지게 되며, 내부 전압전원 level이 불안정해지고 다시 level을 복원하려면 power의 소모도 커지게 된다.
본 고안은 워드라인을 인에블 시킬 때 부하로 작용하는 캐패시턴스들을 최소로 줄여서 내부전압전원의 전력소모를 줄이고 안정화되도록 하기 위한 것이다.
제3도 및 제4도를 참조하면서 본 고안을 설명한다.
본 고안의 구성은 제3도에서와 같이, Vcc 전원을 공급받고 어드레스 신호를 받아서 소정갯수의 워드라이인 그룹을 선택하는 Vcc레벨급의 RDout신호를 발생하여 출력하는 로우디코더(100)와, Vcc보다 높은 전압레벨인 Vpp전원에서 전압을 공급받고, RDout 신호와 워드라인을 리세트시키기 위한 RESET신호를 받아서 Vpp급의 * RESET신호를 출력하는 레세트레벨 콘버터(200)와, Vpp전원에서 전압을 공급받고, RDout신호, * RESET신호 및 프리디코더 신호(RF0. RF1, RF2, RF3)를 입력으로 받아서 워드라인제어신호인 WLEN신호(WLEN0. WLEN1, WLEN2, WLEN3)를 출력하는 워드라인드라이버콘트롤러(300)와, Vpp전원에서 전압을 공급받고, 상기 워드라인콘트롤러의 WLEN신호에 의해 하나의 워드라인에 Vpp전압을 인가하는 워드라인드라이버(400)를 구비하여, Vpp전압으로 워드라인을 직접구동하여 워드라인을 Vpp레벨까지 풀압하도록 구성되어 있다.
로우디코더는 비트라인센스증폭기(Bit Line Sense Amplifier) 및 칼럼디코더(Column Decoder)를 구동하는 코어파우어 서플라이(Core Power Supply)Vcc에 의해 구동되고, 리세트레벨콘버터와 워드라인드라이버콘트롤러, 워드라인드라이버는 core power supply의 Vcc보다 더 높은 일정전압 레벨의 내부 전압전원 Vpp에 의해 구동된다.
메모리 소자가 대기(stand by) 상태일 때, 제4도에서 도시된 바와같이, 로우디코더프리챠지(precharge 신호*PC는 '로우'상태 워드라인을 오프시키는 RESET 신호도 로우상태, 프리디코더(predecoder)신호 RAi(RAO~RF3), RAn0, FAn3), RFi(RAO~RF3)로 '로우'상태를 유지한다.
메모리소자가 동작(Activation)상태가 되면 먼저 * PC가 '하이'로 되고, 로우디코더(100)의 출력 RDout0(i=1,2.....n)은 Tr.Q50이 오프되어 P노드가 로우로되고 인버터(inverter)(55)를 거쳐 RDout0의 하이상태는 Q51에 의해 레치(Latch)되어 유지된다.
이 상태에서 프리디코더 신호 RA0∼RA3, RAn0∼Ran3에 의해 로우디코더(100)의 어레이 중 1개의 로우디코더가 선택되면 그 로우디코더의 출력 RDOUTi는 '로우'에서 '하이'상태가 된다. 이 때 RESET신호는 '로우'상태를 계속 유지하고 있다.
1개의 로우디코더(100)가 4개의 워드라인을 선택하게되어 있으므로 이 4개의 word line중 1개를 선택하기 위한 프리디코더 신호 RF0~RF3가 필요하게되며 이중 1개의 예로서 RF0가 '하이'로 되면 nMOS TR Q75 turn on 되고 nMOS TR Q76는 이 Tr이 연결된 로우디코더가 선택되면서 '하이'가 되므로, Node Wlen0는 Vpp레벨의 '하이'에서 '로우'로 되어, 워드라인드라이버의 Tr Q78 turn on 시키고 TR Q79를 Turn off시켜, WLO는 Vpp레벨로 상승하게 된다.
RF1~RF3는 '로우'상태를 유지하기 때문에 PMOS Tr, Q82, Q84, Q86들은 Turn off, nMOS Tr Q83, Q85, Q87들은 턴온상태를 유지하게 되어서 워드라인 WL1, WL2등은 로우상태를 유지하며 선택되지 않은 로우디코더들의 출력 RDouti(i=2,3..n)는 '로우'를 유지하여 RF0신호가 연결된 다른 워드라인 드라이버 콘트롤러들은 RF0가 '하이'가 되어도 워드라인드라이버콘트롤러를 동작시키지 못한다.
메모리 소자가 다시 Stand by 상태로 될 때 프리디코더신호, RA0~RA3, RAn0~RF3, RAn0∼Ran3, RF0∼RF3들은 모두 '로우'로 되고, *PC가 '하이'를 유지할 때, 워드라인을 OFF시키기 위한 Vcc레벨의 control신호 RESET이 ONE SHOT PULSE로 입력되어 nMOS Tr72는 turn on되고 PMOS Tr Q71 source의 voltage레벨이 Vcc보다 높은 Vpp레벨이기 때문에 TrQ71도 turn on 된 상태로 있으나, Tr Q71, Q72, Q73가 ratioed inverter 설계되어 있어서 출력 *RESET이 PMOS Tr인 Q74, Q88, Q89, Q90등을 온 시킬 수 있는 정도의 충분한 '로우'로 되게 된다.
*RESET이 '로우'로 되면 PMOS Tr Q74는 턴온되고 nMOS TR Q75는 먼저 턴오프되어 있기 때문에 WLENO는 Vpp레벨의 하이로되어 PMOS Tr Q78을 turn off, nMOS TR Q79을 trun on 시켜 워드라인 WLO의 전압을 방전시켜서 로우로 낮춘다.
stanby상태일 때 PMOS TR Q77, Q81, Q91, Q92은 워드라인드라이버 출력 즉 워드라인 전압에 의해 온 되어서 워드라인 드라이버의 입력을 Vpp레벨로 유지하게 된다.
이렇게 하므로써 반복하여 Vpp로 충전시키고 방전시키는 워드라인의 캐패시턴스 성분을 word line 자체의 성분만으로 되게 할 수 있어서, Vpp에 의한 전력소모가 최소화되며, Vpp 레벨이 안정되게 유지되고, 워드라인드라이버에 Vpp를 직접 연결하여 워드라인의 rising time을 줄일 수 있는 효과가 있다.

Claims (5)

  1. Vcc 전원에서 전압을 공급받고, 어드레스 신호를 받아서 소정갯수의 워드라인 그룹을 선택하는 Vcc레벨급의 RDout 신호를 발생하여 출력하는 로우디코더와, Vcc보다 높은 전압레벨인 Vpp전원에서 전압을 공급받고 RDout신호와 워드라인을 리세트시키기 위한 RESET신호를 받아서 Vpp급의 *RESET 신호를 출력하는 리세트레벨 콘버터와, Vpp전원에서 전압을 공급받고, RDout신호, *RESET신호 및 프리디코더신호를 입력으로 받아서 워드라인제어신호인 WLEN신호를 출력하는 워드라인드라이버콘트롤러와, Vpp전원에서 전압을 공급받고, 상기 워드라인드라이버콘트롤러의 WLEN 신호에 의하여 하나의 워드라인에 Vpp 전압을 인가하는 워드라인드라이버를 구비하여 이루어지는 워드라인전압공급회로.
  2. 제1항에 있어서, 상기 워드라인드라이버 콘트롤러는 워드라인에 게이트가 접속된 PMOS트랜지스터를 가지고 있고, 그 소오스는 Vpp에 연결되고 그 드레인은 워드라인드라이버의 입력에 연결되어, 상기 워드라인드라이이버의 출력이 인가되는 워드라인과 워드라인드라이버의 입력을 결합시켜서 메모리 소자가 대기 상태일 때와 메모리 소자가 액티베이션 될 때에 선택되지 않은 워드라인을 접지레벨로 유지하도록 하는것이 특징인 워드라인전압공급회로.
  3. 제2항에 있어서, 상기 워드라인 콘트롤러는 *RESET신호가 게이트에 접속된 PMOS 트랜지스터와 Vpp 전압이 RDout신호가 게이트에 접속된 NMOS 트랜지스터와 프리디코더신호가 게이트에 접속된 NMOS트랜지스터의 직력회로를 통하여 접지되도록 구성되어, 상기 워드라인콘트롤러가 워드라인을 인에이블 시킬 때에 상기 로우리코더와 프리디코더신호에 의해 동작되고, 워드라인을 리세트 시킬 때는 워드라인 *RESET신호에 의하여 동작시는 것이 특징인 워드라인전압공급회로.
  4. 제1, 2 또는 3항에 있어서, 상기 워드라인 드라이버는 하나의 인버터로 구성되는 것이 특징인 워드라인 전압공급회로.
  5. 제1, 2 또는 3항에 있어서, 상기 리세트레벨콘버터는 하나의 PMOS와 두 개의 NMOS가 직렬로 연결되어 PMOS측이 VPP에 연결되고, PMOS의 게이트와 하나의 NMOS의 게이트가 RESET신호에 연결되고 나머지 하나의 NMOS의 게이트는 로우디코더출력에 연결되어, RESET이 ONE SHOT PULSE로 입력되면 ratioed inverter로 동작하여 출력 *RESET이 충분한 '로우'로 되게 구성한 것이 특징인 워드라인전압공급회로.
KR2019910023687U 1991-12-24 1991-12-24 워드라인 전압 공급회로 KR0113252Y1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR2019910023687U KR0113252Y1 (ko) 1991-12-24 1991-12-24 워드라인 전압 공급회로
JP1992087411U JP2578506Y2 (ja) 1991-12-24 1992-12-21 ワードライン電圧供給回路
US07/996,304 US5351217A (en) 1991-12-24 1992-12-23 Word line voltage supply circuit
DE4243903A DE4243903B4 (de) 1991-12-24 1992-12-23 Wortleitung-Spannungsversorgungskreis
DE9219208U DE9219208U1 (de) 1991-12-24 1992-12-23 Wortleitung-Spannungsversorgungskreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910023687U KR0113252Y1 (ko) 1991-12-24 1991-12-24 워드라인 전압 공급회로

Publications (2)

Publication Number Publication Date
KR930016559U KR930016559U (ko) 1993-07-29
KR0113252Y1 true KR0113252Y1 (ko) 1998-04-14

Family

ID=19325381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910023687U KR0113252Y1 (ko) 1991-12-24 1991-12-24 워드라인 전압 공급회로

Country Status (4)

Country Link
US (1) US5351217A (ko)
JP (1) JP2578506Y2 (ko)
KR (1) KR0113252Y1 (ko)
DE (1) DE4243903B4 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5751643A (en) * 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
US5214602A (en) * 1990-04-06 1993-05-25 Mosaid Inc. Dynamic memory word line driver scheme
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
JP3267436B2 (ja) * 1993-04-19 2002-03-18 三菱電機株式会社 半導体装置
US5410508A (en) * 1993-05-14 1995-04-25 Micron Semiconductor, Inc. Pumped wordlines
US5650976A (en) * 1993-05-14 1997-07-22 Micron Technology, Inc. Dual strobed negative pumped wordlines for dynamic random access memories
JP3306682B2 (ja) * 1993-08-18 2002-07-24 日本テキサス・インスツルメンツ株式会社 駆動回路
JPH07111084A (ja) * 1993-10-13 1995-04-25 Oki Micro Design Miyazaki:Kk 半導体集積回路装置
JP2725570B2 (ja) * 1993-11-02 1998-03-11 日本電気株式会社 半導体メモリ装置
FR2714201B1 (fr) * 1993-12-22 1996-03-01 Sgs Thomson Microelectronics Circuit décodeur de ligne pour mémoire fonctionnant sous de faibles tensions d'alimentation.
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
JPH07254275A (ja) * 1994-01-31 1995-10-03 Toshiba Corp 半導体記憶装置
US5481500A (en) * 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
KR0121131B1 (ko) * 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US5696721A (en) * 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
KR100206598B1 (ko) * 1995-12-29 1999-07-01 김영환 워드라인 구동 장치
KR100237624B1 (ko) * 1996-10-30 2000-01-15 김영환 반도체 메모리장치의 로우 디코더
JPH10241361A (ja) * 1997-02-25 1998-09-11 Toshiba Corp 半導体記憶装置
US5764589A (en) * 1997-03-28 1998-06-09 International Business Machines Corporation Array row and column decoder apparatus and method
KR100281798B1 (ko) * 1998-10-30 2001-03-02 윤종용 플래시 메모리 장치
EP1014547A3 (en) 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
JP2001076493A (ja) * 1999-09-03 2001-03-23 Nec Corp 強誘電体記憶装置
JP2001338490A (ja) * 2000-05-25 2001-12-07 Nec Corp 半導体記憶装置
US6586970B1 (en) * 2001-09-17 2003-07-01 Lsi Logic Corporation Address decoder with pseudo and or pseudo nand gate
US6700822B1 (en) 2002-05-15 2004-03-02 Taiwan Semiconductor Manufacturing Company Pre-decoder for glitch free word line addressing in a memory device
JP2007293933A (ja) * 2006-04-21 2007-11-08 Matsushita Electric Ind Co Ltd 半導体記憶装置
US8385150B2 (en) * 2011-03-04 2013-02-26 Oracle International Corporation Delay efficient gater repeater
JP6468920B2 (ja) * 2015-03-31 2019-02-13 株式会社沖データ 発光駆動回路及び画像形成装置
CN104900266B (zh) * 2015-06-10 2018-10-26 上海华虹宏力半导体制造有限公司 Eeprom存储单元门极控制信号产生电路
US9632571B1 (en) * 2016-04-08 2017-04-25 Jeng-Jye Shau Low power high performance electrical circuits
CN108538267B (zh) * 2018-04-20 2020-08-04 昆山龙腾光电股份有限公司 驱动电路和液晶显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817032B2 (ja) * 1986-03-12 1996-02-21 株式会社日立製作所 半導体集積回路装置
US4884240A (en) * 1986-06-19 1989-11-28 Texas Instruments Incorporated Static row driver
JPS63209220A (ja) * 1987-02-26 1988-08-30 Toshiba Corp インバ−タ回路
JPS6437797A (en) * 1987-08-03 1989-02-08 Oki Electric Ind Co Ltd Eprom device
JPS6453395A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor memory device
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
JPH0766669B2 (ja) * 1988-02-19 1995-07-19 日本電気株式会社 デコーダバッファ回路
US4843261A (en) * 1988-02-29 1989-06-27 International Business Machines Corporation Complementary output, high-density CMOS decoder/driver circuit for semiconductor memories
US5103113A (en) * 1990-06-13 1992-04-07 Texas Instruments Incorporated Driving circuit for providing a voltage boasted over the power supply voltage source as a driving signal

Also Published As

Publication number Publication date
KR930016559U (ko) 1993-07-29
DE4243903B4 (de) 2004-02-26
JPH0568000U (ja) 1993-09-10
DE4243903A1 (en) 1993-07-01
US5351217A (en) 1994-09-27
JP2578506Y2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
KR0113252Y1 (ko) 워드라인 전압 공급회로
US5973963A (en) Nonvolatile semiconductor memory
US6111808A (en) Semiconductor memory device
US8310891B2 (en) Resistance variable memory device for protecting coupling noise
JP2002170387A (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
US6201745B1 (en) Semiconductor memory device with redundant row substitution architecture and a method of driving a row thereof
US6657915B2 (en) Wordline driver for ensuring equal stress to wordlines in multi row address disturb test and method of driving the wordline driver
US5414661A (en) Semiconductor memory device
US5329492A (en) Semiconductor memory device having improved connections between word lines and memory cell array blocks
US5999479A (en) Row decoder for nonvolatile memory having a low-voltage power supply
US5555206A (en) Semiconductor memory device
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR100535814B1 (ko) 서브워드라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 워드라인 제어신호 발생회로, 워드라인 제어신호발생방법, 및 그것을 구비한 반도체 메모리 장치
JP3644868B2 (ja) 活性化された多数本のワード線が順次ディスエーブルされる半導体メモリ装置
US5889724A (en) Word line driving circuit for semiconductor memory device and method
US9196328B2 (en) Semiconductor memory apparatus and operation method using the same
KR19990085199A (ko) 칼럼 선택선 신호를 제어하여 데이터를 마스킹하는 반도체 메모리장치 및 이의 칼럼 디코더
US5166554A (en) Boot-strapped decoder circuit
KR100250754B1 (ko) 플래쉬 메모리에서의 디코더 회로
JP2000090667A (ja) 集積化半導体メモリ
KR20190070158A (ko) 어드레스 디코더 및 이를 포함하는 반도체 메모리 장치
KR960001861B1 (ko) 고속의 로오 디코더
KR100522836B1 (ko) 부스팅 회로
KR0144499B1 (ko) 반도체 메모리 소자의 x-디코더 회로
KR100361866B1 (ko) 반도체 메모리 소자의 워드라인 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 10

EXPY Expiration of term