KR100361866B1 - 반도체 메모리 소자의 워드라인 구동방법 - Google Patents

반도체 메모리 소자의 워드라인 구동방법 Download PDF

Info

Publication number
KR100361866B1
KR100361866B1 KR1019990025908A KR19990025908A KR100361866B1 KR 100361866 B1 KR100361866 B1 KR 100361866B1 KR 1019990025908 A KR1019990025908 A KR 1019990025908A KR 19990025908 A KR19990025908 A KR 19990025908A KR 100361866 B1 KR100361866 B1 KR 100361866B1
Authority
KR
South Korea
Prior art keywords
word line
row address
prexj
boosting signal
signal terminal
Prior art date
Application number
KR1019990025908A
Other languages
English (en)
Other versions
KR20010005111A (ko
Inventor
한종희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025908A priority Critical patent/KR100361866B1/ko
Publication of KR20010005111A publication Critical patent/KR20010005111A/ko
Application granted granted Critical
Publication of KR100361866B1 publication Critical patent/KR100361866B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B11/00—Buckles; Similar fasteners for interconnecting straps or the like, e.g. for safety belts
    • A44B11/20—Buckles; Similar fasteners for interconnecting straps or the like, e.g. for safety belts engaging holes or the like in strap
    • A44B11/24—Buckle with movable prong

Abstract

본 발명은 고전압 전원에서 사용하는 전류량을 최소화하도록 한 반도체 메모리 소자의 워드라인 구동방법에 관한 것으로, 액티브 시기에 주어지는 로오 어드레스가 이미 활성화되어 있는 워드라인 부스팅신호 단자의 로오 어드레스와 동일하면 이미 활성화되어 있는 워드라인 부스팅신호 단자를 계속 활성화시키고, 다른 경우에만 이미 활성화되어 있던 워드라인 부스팅신호를 다자를 프리차지지시키고 새로 우저인 로오 어드레스에 해당하는 워드라인 부스팅신호 단자를 활성화시키므로, 고전압 전원에서 사용하는 전류량을 최소화시키게 한다.

Description

반도체 메모리 소자의 워드라인 구동방법{Method of driving a word line of semiconductor memory device}
본 발명은 반도체 메모리 소자의 워드라인 구동방법에 관한 것으로, 보다 상세하게는 디램에서 워드라인을 구동시킬 때 부스팅신호의 제공을 제어하는 방법에 관한 것이다.
디램(DRAM)과 같은 반도체 메모리 소자에는 도 1에 도시된 바와 같이, 여러개의 정보저장 셀(storage cell: 10)(메모리 셀이라고도 함)들이 있다. 그정보저장 셀들은 워드라인(WL)과 비트라인(BL)으로 이루어진 2차원 어레이 형태로 배열되며, 하나의 정보저장 셀(10)은 캐패시터(C)와 NMOS트래지서트(N)로 구성된다.
상기 캐패시터(C)는 전하를 저장하는데, 한쪽 전극은 일정한 전압(Vcp; 셀 플레이트 전압)단자에 연결되고 다른 전극(정보저장 노드라 함)은 원하는 정보를 저장한다. 즉, 캐패시터(C)의 양단에 걸리는 전압이 저장하고 있는 정보가 된다. 상기 캐패시터(C)에 있는 전하의 양을 점검하여 기억하고 있는 데이터를 읽거나 새로운 데이터를 써 넣을 때에는 NMOS 트랜지스터(N)를 턴온시켜 캐패시터(C)의 정보저장 노드를 비트라인(BL)에 연결시키고, 읽고 쓰는 동작을 끝내고 정보를 계속 보존해야 할 때에는 NMOS트랜지스터(N)를 오프시켜 비트라인(BL)과의 연결을 끊는다.
상기 NMOS트랜지스터(N)의 게이트 워드라인(WL)이 되는데, 이 NMOS트랜지스터(N)의 온/오프를 조절하기 위해서 위드라인(WL)에 적당한 전압(Vpp 및 OV)을 가해준다.
상기 워드라인(WL)을 구동하는 방식으로 보통 풀업용 PMOS트랜지스터(M3)와 풀다운용 NMOS트랜지스터(M1)를 갖추는 CMOS형태의 드라이버를 이용한다. 동 도면에서, PreXJ(i)는 CMOS의 파워이고, PreXG(j)는 CMOS를 구성하는 트랜지스터들의 온/오프를 조절하는 신호단이다.
이와 같이 2차원 배열의 메모리 셀 어레이의 워드라인중에서 어느 하나를 저장하기 위해서 복수의 로오 어드레스가 필요한데, 상기 PreXJ(i)가 로오 어드레스NR개 중의 일부를 디코딩한 신호이다, 즉, 로오 어드레스중에 n개를 디코딩했다면 PreXJ는 PreXJ(0)부터 PreXJ(2n-1)까지 모두 2n개의 신호가 있게 된다.
상기 PreXG(j)는 PreXJ를 만들기 위해서 사용된 로오 어드레스 이외의 전부 혹은 일부를 디코딩한 신호로서, 로오 어드레스 중에 m개를 디코딩했다면 PreXG는 PreXG(0)부터 PreXG(2m-1)까지 모두 2m개의 신호가 있게 된다.
도 1에서 상기 PreXG 및 PreXJ가 모두 인에이블되면 워드라인(WL)이 활성화된다. PreXJ는 해당 로오 어드레스가 인에이블되면 Vpp전압으로 되고, PreXG는 해당 로오 어드레스가 인에이블되면 OV로 된다. PreXJ_Z(i)는 PreXJ(i)와 동일한 로오 어드레스로 디코딩한 신호인데, PreXJ(i)와 다른 점은 해당되는 로오 어드레스가 인에이블되었을 때의 전압이 OV라는 점이다. 상기 PreXJ-z(i)는 PreXG(j)가 선택되어 OV가 되고 PreXJ(i)는 선택되지 않았을 때 워드라인(WL)이 플로팅되어 아무런 전압원과도 연결되지 않는 것을 막고 계속 OV로 유지하기 위해서 이용된다.
그에 따라, 상기 PreXJ-z은 해당하는 로오 어드레스가 인에이블되지 않으면 워드라인(WL)을 OV유지하기 위해서 NMOS트랜지스터(M2)를 온시킬 수 있는 전압이 된다.
이와 같은 통상의 구성에서 워드라인을 구동시키는 방법에 대해 도2의 탕밍도를 참조하여 설명하면 다음과 같다.
외부로부터 로오 어드레스를 받게 되면 다수의 워드라인(WL)중에서 해당하는 워드라인(WL)을 활성화시키게 되는데, 이러한 동작을 로오 활성화(row activation;ACT)라고 한다. 로오 활성화(ACT)를 수행하기 위해서 여러개의 PreXG들, PreXJ들, PreXJ-z들중에서 주어진 로오 어드레스에 해당하는 PreXG(j),PreXJ(i), PreXJ_z만을 활성화시킨다.
도 1과 같은 회로에서는 PreXG(j)=OV, PreXJ(i)=Vpp, PreXJ_z(i)=OV가 활성화된 워드라인(WL)에 연결된 PreXG(j)=, PreXJ(i)=, PreXJ_z(i)의 상태에 해당 한다. 칩 외부로부터 프리차지(row precharge; PCG)명령을 받았거나 혹은 칩 내부의 어떤 요구에 의해 프리차지시키게 되면 활성화되었던 워드라인(WL)은 OV가 된다. 활성화되었던 워드라인(WL)을 OV로 하기 위해서 PreXG(j)는 Vpp로 되고 PreXJ(i)는 OV로 바뀌게 된다. PreXJ_z(i)는 NMOS 트랜지스터(M2)를 턴온시킬 수 있는 전압으로 바뀐다.
이와 같이 동작하는 종래의 워드라인 구동방식에 따르면 매 로오 활성화(ACT)-프리차지(PCG)사이클마다 필요한 워드라인을 구동시키기 위해서 해당하는 PreXG(j), PreXJ(i), PreXJ_z(i)신호들의 전압을 변경시키는 동작을 반복해야 한다.
즉, 프리차지(PCG)명령이 입력될 때마다 PreXJ(i), PreXJ_z(i)를 프리차지상태로 바꿔어 주어야만 하므로, 고전압(Vpp)전원에서 사용하는 전류량이 커지는 문제가 발생된다.
따라서 본 발명은 상기한 종래 사정을 감안하여 이루어진 것으로, 고전압 전원에 사용하는 전류량을 최소화하도록 한 반도체 메모리 수자의 워드라인 구동방법을 제공함에 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 워드라인 구동방법은, 로오 어드레스로 구별되는 다수의 워드라인을 구비한 메모리 셀 어레이와, 상기 다수의 워드라인에 연결된 부스팅신호 단자를 갖추고서, 디코딩된 로오 어드레스에 해당하는 워드라인으로 부스팅신호를 제공하는 반도체 메모리 소자의 워드라인 구동방법에 있어서,
초기 액티브 명령이 상기 반도체 메모리 소자로 입력됨에 따라 그 초기 액티브 명령때 주어진 로오 어드레스에 상응하는 부스팅신호 단자를 활성화시키는 과정 및,
후속적인 액티브 명령 입력시 상기 로오 어드레스의 변화여부에 따라 이전에 활성화된 부스팅신호 단자를 비활성화시키는 과정을 구비한다.
도 1은 종래의 워드라인 드라이버의 회로도.
도 2는 종래의 워드라인을 구동하는 방법을 설명하는 타이밍도.
도 3은 본 발명의 실시예에 채용되는 로오 어드레스 디코딩 블록도.
도 4는 본 발명은 실시예에 따른 워드라인 구동방법을 설명하는 타이밍도.
<도면의 주요부분에 대한 부호의 설명>
10 : 메모리 셀(정보저장 셀) 12 : 워드라인 드라이버
14 : 어드레스 버퍼 16 : 명령 디코더
18 : 로오 제어부 20 : 비트라인 센스앰프(BLSA) 제어부
22 : 디코더 24 : 디코더
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 3은 본 발명의 실시예에 채용되는 로오 어드레스 디코딩 블록도로서, 참조부호 14는 외부로부터 입력되는 로오 어드레스를 입력받아 버퍼링하여 내부어드레스로서 출력하는 어드레스 버퍼이고, 16은 로오 액티브 명령 신호 및 프리차지 명령 신호등을 출력하는 명령 디코더이며, 18은 상기 어드레스 버퍼(14)와 명령 디코더(16)로부터의 출력을 입력받아 액티브신호(ACT)와 프리차지신호(PCG) 및 로오 어드레스 (Row Addr)를 비트라인 센스앰프 제어부 (20)와 디코더(22) 및디코더(24)로 제공하는 로오 제어부이다.
상기 비트라인 센스앰프 제어부(20)는 각각의 비트라인 센스앰프 어레이의 측부에 위치하고, 인접된 메모리 셀 어레이간에 위치한 비트라인 센스앰프 어레이에서 어느 한 비트라인을 선택하고 해당하는 비트라인 센스앰프를 선택적으로 구동시킨다.
상기 디코더(22)는 각 메모리 셀 어레이의 측부에 위치하고, 입력된 로오 어드레스(Row Addr)를 디코딩하여 그에 해당하여 고전압(Vpp)의 부스팅신호(PreXJ)단자를 활성화시킨다. 상기 리코더(24)는 각 메모리 셀 어레잉의 측부에 위치하고, 입력된 로오 어드레스(Row Addr)를 디코딩하여 그에 해당하는 워드라인을 구동시키는 워드라인 드라이버에구동제어신호(PreXG)를 제공한다.
이어, 본 발명의 실시예에 따른 워드라인 구동방법에 대해 도 4의 타이밍도를 참조하여 설명하면 다음과 같다.
도 4에서, ACT(I)는 PreXJ(I)/PreXJ_z(I)에 해당하는 로오 어드레스들중에서 하나를 액티브하려고 하는 것을 의미하고, ACT(K)는 ACT(I)에서 액티브하려고 하는 로오 어드레스에 해당하는 PreXJ(I)/PreXJ_z(I)와는 다른 PreXJ(K)/PreXJ_z(K)에 해당하는 로오 어드레스들중에서 하나를 액티브하려고 하는 것을 의미한다.
상기 ACT(I)에 해당하는 로오 어드레스는 하나 혹은 여러개의 로오 어드레스에 해당되고, ACT(K)에 해당하는 로오 어드레스 역시 하나 혹은 여러개이다. PCG는 활성화된 워드라인(WL)을 OV로 만드는 프리차지동작을 수행함을 의미한다.
초기 액티브(ACT)를 하게 되면 주어진 로오 어드레스(예컨대 1)에 해당되는 워드라인 부스팅신호 단자(PreXJ(I), PreXJ_z(I)) 및 구동제어신호 단자(PreXG(j)에 각기 고전압(Vpp), OV, OV를 가하게 된다. 그 결과 워드라인 드라이버를 구성하는 PMOS트랜지스터(M3)는 턴온되고, NMOS트랜지스터(M1, M2)는 턴오프되어 해당워드라인(WL(1))에는 고전압(Vpp)의 워드라인 부스팅신호(PreXJ)가 인가된다.
이후 프리차지(PCG)를 하면 상기 구동제어신호 단자(PreXG(j)에는 고전압(Vpp)이 가해져서 워드라인(WL(1))을 OV로 리셋하고, 상기 워드라인 부스팅신호 단자(PreXJ(I)), PreXJ_z(I))는 리셋시키지 않고 그대로 둔다.
만약, 그 다음에 액티브하는 로오 어드레스가 상기 예로 든 1이거나 혹은 새로운 어드레스인n으로 바뀌더라도 그 어드레스가 여전히 상기의 워드라인 부스팅 신호 단자(PreXJ(I), PreXJ_z(1))를 액티브시켜야 하는 어드레스에 해당하면 그 워드라인 부스팅신호 단자(PreXJ(I), PreXJ_z(I))의 전압은 변하지 않은채, 이전의 레벨(Vpp; 0V)을 그대로 유지한다.
다음에 액티브해야 할 로오 어드레스가 상기의 워드라인 부스팅신호 단자 (PreXJ(I), PreXJ_z(I))가 아니라 다른 로오 어드레스에 해당하는 단자(예컨대, (PreXJ(K), PreXJ_z(K))이면 이전에 액티브된 워드라인 부스팅신호 단자(PreXJ(I)), PreXJ_z(I))는 프리차지된다.
이상 설명한 바와 같은 본 발명에 의하면, 액티브 시기에 주어지는 로오 어드레스가 이미 활성화되어 있는 워드라인 부스팅신호 단자의 로오 어드레스와 동일하면 이미 활성화되어 있는 워드라인 부스팅신호 단자를 계속 활성화시키고, 다른경우에만 이미 활성화되어 있던 워드라인 부스팅신호 단자를 프리차지시키고 새로우 주어진 로오 어드레스에 해당하는 워드라인 부스팅신호 단자를 활성화시키므로, 고전압 전원에서 사용하는 전류량을 최소화시키게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (3)

  1. 로오 어드레스로 구별되는 다수의 워드라인을 구비한 메모리 셀 어레이와, 상기 다수의 워드라인에 연결된 부스팅신호 단자를 갖추고서, 디코딩된 로오 어드레스에 해당하는 워드라인으로 부스팅신호를 제공하는 반도체 메모리 소자의 워드라인 구동방법에 있어서,
    초기 액티브 명령이 상기 반도체 메모리 소자로 입력됨에 따라 그 초기 액티브 명령때 주어진 로오 어드레스에 상응하는 부스팅신호 단자를 활성화시키는 과정 및,
    후속적인 액티브 명령 입력시 상기 로오 어드레스의 변화여부에 따라 이전에 활성화된 부스팅신호 단자를 비활성화시키는 과정을 포함하는 것을 특징으로 하는반도체 메모리 소자의 워드라인 구동방법.
  2. 제 1항에 있어서,
    상기 액티브 명령에 따른 로오 어드레스가 이전의 로오 어드레스와 동일할 경우에는 이전에 활성되시킨 부스팅신호 단자를 계속 활성화시키는 것을 특징으로 하는 반도체 메모리 소자의 워드라인 구동방법.
  3. 제 1항에 있어서,
    상기 액티브 명령에 따른 로오 어드레스가 새로운 로오 어드레스로 변하더라도 그 로오 어드레스가 이전에 활성화시킨 부스팅신호 단자를 지정하는 로오 어드레스이면 상기 이전에 활성화시킨 부스팅신호 단자를 계속 활성화시키는 것을 특징으로 하는 반도체 메모리 소자의 워드라인 구동방법.
KR1019990025908A 1999-06-30 1999-06-30 반도체 메모리 소자의 워드라인 구동방법 KR100361866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025908A KR100361866B1 (ko) 1999-06-30 1999-06-30 반도체 메모리 소자의 워드라인 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025908A KR100361866B1 (ko) 1999-06-30 1999-06-30 반도체 메모리 소자의 워드라인 구동방법

Publications (2)

Publication Number Publication Date
KR20010005111A KR20010005111A (ko) 2001-01-15
KR100361866B1 true KR100361866B1 (ko) 2002-11-22

Family

ID=19597925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025908A KR100361866B1 (ko) 1999-06-30 1999-06-30 반도체 메모리 소자의 워드라인 구동방법

Country Status (1)

Country Link
KR (1) KR100361866B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549942B1 (ko) * 1999-08-19 2006-02-07 삼성전자주식회사 전력소모를 최소화한 늦은 라이트 타입 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006855A (ko) * 1993-08-13 1995-03-21 김광호 반도체 메모리 장치의 워드라인 구동회로
JPH08190788A (ja) * 1994-10-13 1996-07-23 Lg Semicon Co Ltd メモリのワードライン駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006855A (ko) * 1993-08-13 1995-03-21 김광호 반도체 메모리 장치의 워드라인 구동회로
JPH08190788A (ja) * 1994-10-13 1996-07-23 Lg Semicon Co Ltd メモリのワードライン駆動回路

Also Published As

Publication number Publication date
KR20010005111A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US7012851B2 (en) Nonvolatile ferroelectric memory device with split word lines
US5917746A (en) Cell plate structure for a ferroelectric memory
US5764562A (en) Semiconductor memory device
US6188628B1 (en) Semiconductor storage device
EP0649146B1 (en) Semiconductor integrated circuit device
EP1639602B1 (en) Low power manager for standby operation of a memory system
US5761135A (en) Sub-word line drivers for integrated circuit memory devices and related methods
US6421295B1 (en) DRAM circuit and its sub-word line driver
US6330180B2 (en) Semiconductor memory device with reduced power consumption and with reduced test time
US5903511A (en) Flexible DRAM array
KR19990000091A (ko) 강유전체 메모리 셀들을 구비한 불 휘발성 메모리 장치 및 그것의 기입 방법
US5818790A (en) Method for driving word lines in semiconductor memory device
JP2006127741A (ja) 半導体メモリ装置
US5930196A (en) Multi-bank memory device with compensation for line loading
US6320783B1 (en) Nonvolatile ferroelectric memory device and circuit for driving the same
JP2511910B2 (ja) 半導体記憶装置
US5999479A (en) Row decoder for nonvolatile memory having a low-voltage power supply
KR100361866B1 (ko) 반도체 메모리 소자의 워드라인 구동방법
US6246631B1 (en) Semiconductor memory device
JP2000090667A (ja) 集積化半導体メモリ
KR100335118B1 (ko) 메모리 소자의 구동 회로
JP3495458B2 (ja) 半導体記憶装置
JPH0963273A (ja) 半導体記憶装置
KR20010005112A (ko) 비트라인 센스앰프 구동장치
JP2000268563A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee