KR950006855A - 반도체 메모리 장치의 워드라인 구동회로 - Google Patents

반도체 메모리 장치의 워드라인 구동회로 Download PDF

Info

Publication number
KR950006855A
KR950006855A KR1019930015701A KR930015701A KR950006855A KR 950006855 A KR950006855 A KR 950006855A KR 1019930015701 A KR1019930015701 A KR 1019930015701A KR 930015701 A KR930015701 A KR 930015701A KR 950006855 A KR950006855 A KR 950006855A
Authority
KR
South Korea
Prior art keywords
level
word line
high voltage
signal
pulse
Prior art date
Application number
KR1019930015701A
Other languages
English (en)
Other versions
KR950010627B1 (ko
Inventor
한성진
곽충근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930015701A priority Critical patent/KR950010627B1/ko
Publication of KR950006855A publication Critical patent/KR950006855A/ko
Application granted granted Critical
Publication of KR950010627B1 publication Critical patent/KR950010627B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 워드라인 구동회로에 관한 것으로, 로우어드레스 신호의 천이에 대응하는 일련의 펄스열을 출력하는 펄스발생기 10와, 외부에서 인가되는 서입제어신호에 대응하여 전원전압을 감지하여 전원전압이 미리 설정된 감지레벨보다 낮을 때는 제1레벨의 고전압감지신호를 출력하고 전원전압이 미리 설정된 감지레벨보다 높을 때는 제2레벨의 고전압감지신호를 출력하는 고전압감지회로 60과, 펄스발생기 10의 출력노드에 접속되며 고전압 감지신호가 제1레벨일 때에는 상기 펄스열을 통과시키고 고전압감지신호가 제2레벨일 때에는 상기 펄스열을 차단하는 펄스열선택회로 115와, 상기 펄스열선택회로 115의 출력과 로우어드레스 신호를 조합하여 워드라인활성화 신호로서 출력하는 활성화신호 출력회로 120을 구비하고 있다. 본 발명에 의하여 반도체 메모리 장치에 인가되는 전원전압이 약 4.5V-5.5V인 경우, 데이타 독출 모드에서 워드라인은 정상적인 펄스 동작을 수행하고, 인가되는 전원전압이 약 8V이상의 고전압인 경우, 데이타 독출 모드에서 선택된 워드라인의 활성화 시간을 길게 하여 워드라인과 연결된 메모리 셀에 충분한 스트레스를 가하여 결함 셀을 감지할 수 있을뿐만아니라, 후속하는 공정 예를 들어 패키지 공정등의 수율을 향상시키는 효과가 있다.

Description

반도체 메모리 장치의 워드라인 구동회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체 메모리 장치의 워드라인 구동 회로를 보이는 개략적인 블럭다이어그램,
제4도는 제3도에 따른 고전압 감지회로,
제5도는 노멀 동작시의 제3도에 따른 파형도, 및
제6도는 테스트 동작시의 제3도에 따른 파형도이다.

Claims (3)

  1. 반도체 메모리장치의 워드라인 구동회로에 있어서, 로우어드레스신호의 천이에 대응하는 일련의 펄스열을 출력하는 펄스발생수단과, 외부에서 인가되는 서입제어신호에 대응하여 전원전압을 감지하여 전원전압이 미리 설정된 감지레벨보다 낮을 때는 제1레벨의 고전압감지신호를 출력하고 전원전압이 미리 설정된 감지레벨보다 높을 때는 제2레벨의 고전압감지신호를 출력하는 고전압감지수단과, 상기 펄스발생수단의 출력노드에 접속되며 고전압 감지신호가 제1레벨일 때에는 상기 펄스열을 통과시키고 고전압감지신호가 제2레벨일 때에는 상기 펄스열을 차단하는 펄스열선택수단과, 상기 펄스열선택수단의 출력과 상기 로우어드레스신호를 조합하여 워드라인 활성화 신호로서 출력하는 활성화신호 출력수단을 구비함을 특징으로 하는 워드 라인 구동회로.
  2. 워드라인 구동회로를 가지는 반도체 메모리장치의 워드라인 구동방법에 있어서, 로우어드레스 신호의 천이에 대응하는 일련의 펄스열을 출력하는 제1과정과, 외부에서 인가되는 서입제어신호에 대응하여 전원전압을 감지하여 전원전압이 미리 설정된 감지레벨보다 낮을 때는 제1레벨의 고전압감지신호를 출력하고 전원전압이 미리 설정된 감지레벨보다 높을 때는 제2레벨의 고전압감지신호를 출력하는 제2과정과, 상기 고전압 감지신호가 제1레벨일 때에는 상기 펄스열을 통과시키고 고전압감지신호가 제2레벨일 때에는 상기 펄스열을 차단하는 제3과정과, 상기 펄스열과 상기 로우어드레스신호를 조합하여 워드라인 활성화 신호를 출력하는 제4과정으로 이루어짐을 특징으로 하는 워드라인 구동방법.
  3. 제2항에 있어서, 상기 로우 어드레스 신호의 펄스폭은 상기 펄스열의 펄스 폭보다 큼을 특징으로 하는 워드라인 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930015701A 1993-08-13 1993-08-13 반도체 메모리 장치의 워드라인 구동회로 KR950010627B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015701A KR950010627B1 (ko) 1993-08-13 1993-08-13 반도체 메모리 장치의 워드라인 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015701A KR950010627B1 (ko) 1993-08-13 1993-08-13 반도체 메모리 장치의 워드라인 구동회로

Publications (2)

Publication Number Publication Date
KR950006855A true KR950006855A (ko) 1995-03-21
KR950010627B1 KR950010627B1 (ko) 1995-09-20

Family

ID=19361218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015701A KR950010627B1 (ko) 1993-08-13 1993-08-13 반도체 메모리 장치의 워드라인 구동회로

Country Status (1)

Country Link
KR (1) KR950010627B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361866B1 (ko) * 1999-06-30 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361866B1 (ko) * 1999-06-30 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 구동방법

Also Published As

Publication number Publication date
KR950010627B1 (ko) 1995-09-20

Similar Documents

Publication Publication Date Title
US5452253A (en) Burn-in test circuit for semiconductor memory device
KR970029803A (ko) 반도체 메모리장치의 프리차지 회로
KR970062910A (ko) "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법
JPH10340583A (ja) ビットラインセンスアンプのオーバードライビング方法
JP3406698B2 (ja) 半導体装置
JPH08124383A (ja) スタティックランダムアクセスメモリ素子
KR900002304A (ko) 반도체 기억장치
KR930010999A (ko) 반도체기억장치와 그의 구동방법
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR930001652B1 (ko) 반도체 기억장치
KR100575882B1 (ko) 번인 테스트용 내부 전압 발생 장치
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR950006855A (ko) 반도체 메모리 장치의 워드라인 구동회로
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
US5627796A (en) Pulse generation circuit and memory circuit including same
US20050128833A1 (en) Semiconductor memory device having access time control circuit
KR960035641A (ko) 라이트 리커버리 제어회로 및 그 제어방법
KR100641356B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR970051409A (ko) 반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법
KR0117500Y1 (ko) 메모리 소자의 쓰기 리커버리 신호 발생 회로
KR20030004692A (ko) 동작모드에 따라 구별된 전원전압을 사용하는 로우디코더를 가지는 반도체 메모리 장치 및 그에 따른 로우디코더의 제어방법
KR0144255B1 (ko) 디램의 컬럼 스타트 제어회로
KR980005040A (ko) 패키지 레벨 번인(Burn-in) 테스트가 용이한 반도체 메모리 장치
KR970051139A (ko) 어드레스 천이 감지기를 사용한 반도체 메모리 장치의 라이트 경로 제어방법
KR950020722A (ko) 반도체 메모리 소자의 스페어 워드선 선택방식

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee