KR970062910A - "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법 - Google Patents

"2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법 Download PDF

Info

Publication number
KR970062910A
KR970062910A KR1019970004445A KR19970004445A KR970062910A KR 970062910 A KR970062910 A KR 970062910A KR 1019970004445 A KR1019970004445 A KR 1019970004445A KR 19970004445 A KR19970004445 A KR 19970004445A KR 970062910 A KR970062910 A KR 970062910A
Authority
KR
South Korea
Prior art keywords
circuit
memory
weak
refreshing
recognizing
Prior art date
Application number
KR1019970004445A
Other languages
English (en)
Inventor
데이비드 이. 피쉬
Original Assignee
고어 로버트 엘.
유나이티드 메모리즈 인코오포레이티드
이와사끼 히데히꼬
닛데쓰 세미콘다꾸따 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고어 로버트 엘., 유나이티드 메모리즈 인코오포레이티드, 이와사끼 히데히꼬, 닛데쓰 세미콘다꾸따 가부시끼가이샤 filed Critical 고어 로버트 엘.
Publication of KR970062910A publication Critical patent/KR970062910A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법 및 장치가 개시된다. 본 발명의 방법은 메모리 회로내의 약한 소자를 인식하는 단계를 포함한다. 그 소자는 공지된 테스트 프로그램으로 인식될 수 있으며, 비트, 블록, 또는 동적 메모리 회로의 타 부분이 될 수도 있다. 인식된 약한 소자의 위치는 프로그램가능한 메모리에 프로그램되며, 그 프로그램가능한 메모리내에 프로그램된 정보는 인식된 약한 소자를 다른 비트들의 리프레쉬 속도와는 다른 속도로 리프레쉬하기 위해 사용된다. 이는 강한 소자에도 사용되도록 리프레쉬 주기가 좀더 길어지고 연장가능토록 하면서도, 약한 소자에 적절한 리프레쉬를 제공함으로써, 전체 메모리 회로에 대해 요구되는 리프레쉬 주기를 일반적으로 사용되어온 리프레쉬 주기보다 감소시킨다.

Description

2모드 리프리쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른, 표준적인 것보다 좀더 빠르게 복수개의 라인 및 인식된 블록을 리프레쉬하는 메모리 리프레쉬 회로의 일실시예를 나타낸 블록도.

Claims (19)

  1. 약한 소자의 위치를 메모리에 프로그램하는 단계; 및 상기 메모리에 프로그램된 위치를 이용하여 동적 메모리의 다른 소자와 다른 속도로 상기 인식된 약산 소자를 리프레쉬하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  2. 제1항에 있어서, 상기 약한 소자를 인식하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  3. 제2항에 있어서, 상기 약한 소자를 인식하는 단계가 약한 메모리 비트를 인식하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  4. 제2항에 있어서, 상기 약한 소자를 인식하는 단계가 약한 메모리 블록을 인식하는 단계를 포함하는 것을 특징으로 하는 집접회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  5. 제2항에 있어서, 상기 동적 메모리 회로내에서 약한 소자를 인식하는 단계가 테스트 프로그램을 사용하여 수행되는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  6. 제1항에 있어서, 상기 인식된 약한 소자의 위치를 프로그램가능한 메모리에 프로그램하는 단계가 룩업 테이블의 위치를 프로그램하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  7. 제1항에 있어서, 상기 인식된 약한 소자의 위치를 프로그램가능한 메모리에 프로그램하는 단계가 비휘발성 프로그램가능한 메모리의 위치를 프로그램하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 소자를 보상하는 방법.
  8. 제1항에 있어서, 상기 인식된 약한 소자의 위치를 프로그램가능한 메모리에 프로그램하는 단계가 상기 집접회로 칩 상에 프로그램가능한 소자를 프로그램하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩상의 동적 메모리 회로의 약한 고자를 보상하는 방법.
  9. 주기적인 리프레쉬가 요구되는 메모리 소자 어레이; 상기 어레이에 약한 메모리 소자를 인식하는 정보를 제공하는 어드레스 제공회로; 및 상기 어드레스 제공 회로에서 상기 약한 메모리 소자를 인식하는 정보에 따라서 변화되어지는 속도로 상기 메모리 소자를 리프레쉬하도록 접속된 회로를 포함하는 것을 특징으로 하는 집적메모리 회로.
  10. 제9항에 있어서, 상기 어드레스 제공회로가 프로그램가능한 회로임을 특징으로 하는 집적 메모리 회로.
  11. 제9항에 있어서, 상기 어드레스 제공회로가 프로그램가능한 테이블임을 특징으로 하는 집적 메모리 회로.
  12. 제9항에 있어서, 상기 어드레스 제공회로가 프로그램가능한 룩업 테이블임을 특징으로 하는 집적 메모리 회로.
  13. 제9항에 있어서, 상기 어드레스 제공회로가 비휘발성의 프로그램가능한 테이블임을 특징으로 하는 집적 메모리 회로.
  14. 제9항에 있어서, 상기 약한 메모리 소자를 인식하는 정보가 메모리 소자 어드레스 정보임을 특징으로 하는 집적 메모리 회로.
  15. 제9항에 있어서, 상기 리프레쉬하는 회로가 상기 테이블에 인식된 상기 약한 메모리 소자를 정상 리프레쉬 속도보다 더 고속으로 리프레쉬하는 회로를 포함하는 것을 특징으로 하는 집적 메모리 회로.
  16. 제9항에 있어서, 상기 리프레쉬하는 회로가 상기 테이블에 인식된 상기 약한 메모리 소자를 정상 리프레쉬 속도보다 2배 이상의 속도로 리프레쉬하는 회로를 포함하는 것을 특징으로 하는 집적 메모리 회로.
  17. 제9항에 있어서, 상기 리프레쉬하는 회로가 상기 테이블에 인식된 상기 약한 메모리 소자를 정상 리프레쉬 속도와는 서로 다른 여러 가지 속도로 리프레쉬하는 회로를 포함하는 것을 특징으로 하는 집적 메모리 회로.
  18. 제9항에 있어서, 상기 리프레쉬하는 회로가 메인 리프레쉬 카운터 및 보조 리프레쉬 카운터를 포함하며, 상기 메인 리프레쉬 카운터가 상기 보조 리프레쉬 카운터에 접속되어 상기 메인 리프레쉬 카운터의 미리 지정된 카운트에서 상기 보조 리프레쉬 카운터의 카운트를 개시하는 하는 것을 특징으로 하는 집적 메모리 회로.
  19. 제9항에 있어서, 상기 리프레쉬하는 회로가 상기 테이블에 인식된 상기 약한 메모리 소자를 정상 리프레쉬 속도보다 더 빠른 여러 가지 속도로 리프레쉬 하는 회로를 포함하는 것을 특징으로 하는 집적 메모리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970004445A 1996-02-14 1997-02-14 "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법 KR970062910A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/601,179 US5644545A (en) 1996-02-14 1996-02-14 Bimodal refresh circuit and method for using same to reduce standby current and enhance yields of dynamic memory products
US08/601,179 1996-02-14

Publications (1)

Publication Number Publication Date
KR970062910A true KR970062910A (ko) 1997-09-12

Family

ID=24406516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004445A KR970062910A (ko) 1996-02-14 1997-02-14 "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법

Country Status (4)

Country Link
US (1) US5644545A (ko)
EP (1) EP0790620A3 (ko)
JP (1) JPH09231748A (ko)
KR (1) KR970062910A (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761703A (en) * 1996-08-16 1998-06-02 Unisys Corporation Apparatus and method for dynamic memory refresh
US6334167B1 (en) 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
KR100317195B1 (ko) * 1998-10-28 2002-02-28 박종섭 반도체메모리의리프레쉬제어회로
JP2002157880A (ja) * 2000-11-15 2002-05-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100378189B1 (ko) * 2000-12-13 2003-03-29 삼성전자주식회사 리프레시 잡음을 감소시키는 메모리 장치
DE10142658A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Flüchtiger Halbleiterspeicher und mobiles Gerät
US6788606B2 (en) 2001-10-31 2004-09-07 Infineon Technologies Ag Method and apparatus for refreshing memory cells
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6728156B2 (en) * 2002-03-11 2004-04-27 International Business Machines Corporation Memory array system
TWI262504B (en) * 2003-04-15 2006-09-21 Ibm Dynamic semiconductor memory device
JP2005116106A (ja) * 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
US7095669B2 (en) * 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
JP4291239B2 (ja) * 2004-09-10 2009-07-08 エルピーダメモリ株式会社 半導体記憶装置及びテスト方法
KR100689708B1 (ko) * 2005-01-05 2007-03-08 삼성전자주식회사 반도체 장치
US7319622B1 (en) 2005-07-05 2008-01-15 T-Ram Semiconductor, Inc. Bitline shielding for thyristor-based memory
US7379381B1 (en) 2005-07-05 2008-05-27 T-Ram Semiconductor, Inc. State maintenance pulsing for a memory device
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US7619944B2 (en) * 2007-01-05 2009-11-17 Innovative Silicon Isi Sa Method and apparatus for variable memory cell refresh
US20080164149A1 (en) * 2007-01-05 2008-07-10 Artz Matthew R Rapid gel electrophoresis system
KR101416879B1 (ko) * 2008-10-06 2014-08-07 삼성전자주식회사 비휘발성 메모리의 동작 방법
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
KR101893895B1 (ko) 2011-12-16 2018-09-03 삼성전자주식회사 메모리 시스템 및 그 동작 제어 방법
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9087554B1 (en) * 2012-12-21 2015-07-21 Samsung Electronics Co., Ltd. Memory device, method for performing refresh operation of the memory device, and system including the same
WO2014120228A1 (en) * 2013-01-31 2014-08-07 Hewlett-Packard Development Company Ram refresh rate
KR102078562B1 (ko) 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR102125230B1 (ko) 2013-03-13 2020-06-22 삼성전자주식회사 디램 및 리프레시 제어방법
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
US9230634B2 (en) * 2013-12-09 2016-01-05 Qualcomm Incorporated Refresh scheme for memory cells with next bit table
KR102439671B1 (ko) * 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283885A (en) * 1988-09-09 1994-02-01 Werner Hollerbauer Storage module including a refresh device for storing start and stop refresh addresses
JP2959046B2 (ja) * 1990-05-31 1999-10-06 日本電気株式会社 メモリ制御回路
JPH05266657A (ja) * 1992-03-23 1993-10-15 Nec Corp ダイナミック型半導体メモリ
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH09102193A (ja) * 1995-10-04 1997-04-15 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0790620A2 (en) 1997-08-20
EP0790620A3 (en) 1999-01-27
JPH09231748A (ja) 1997-09-05
US5644545A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
KR970062910A (ko) "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법
KR920018759A (ko) 반도체 메모리장치에서의 워드라인 구동회로
KR970051182A (ko) 반도체 기억 장치
KR860004409A (ko) 반도체 기억장치
KR970003252A (ko) 불휘발성 반도체 메모리의 전압 센싱 방법
DE69628196D1 (de) Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR860004356A (ko) 데이타 처리장치
KR950021656A (ko) 반도체 메모리 장치 및 그 제조 방법
KR910003667A (ko) 반도체 메모리 장치
KR940020563A (ko) 반도체 기억장치 및 그 품종설정 방법
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR900012161A (ko) 집적된 매트릭스 메모리와 집적회로
KR950028102A (ko) 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압 공급방법
US6774655B2 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR910020731A (ko) 반도체장치 및 그 번인방법
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR910006987A (ko) 반도체기억장치
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR960009174A (ko) 고속테스트 기능을 갖는 메모리 소자
KR950006876A (ko) 롤콜 회로
KR950019006A (ko) 옵션 처리를 이용한 리페어 효율 증가 회로
KR930011000A (ko) 이이피롬 장치
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid