DE10142658A1 - Flüchtiger Halbleiterspeicher und mobiles Gerät - Google Patents

Flüchtiger Halbleiterspeicher und mobiles Gerät

Info

Publication number
DE10142658A1
DE10142658A1 DE10142658A DE10142658A DE10142658A1 DE 10142658 A1 DE10142658 A1 DE 10142658A1 DE 10142658 A DE10142658 A DE 10142658A DE 10142658 A DE10142658 A DE 10142658A DE 10142658 A1 DE10142658 A1 DE 10142658A1
Authority
DE
Germany
Prior art keywords
memory
semiconductor memory
segment
time interval
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10142658A
Other languages
English (en)
Inventor
Robert Feurle
Dominique Savignac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10142658A priority Critical patent/DE10142658A1/de
Priority to US10/233,968 priority patent/US6751145B2/en
Publication of DE10142658A1 publication Critical patent/DE10142658A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Beschrieben wird ein flüchtiger Halbleiterspeicher (1), der aus mehreren Speichersegmenten (6a, 6b, 6c, 6d) aufgebaut ist. Bei einem flüchtigen Halbleiterspeicher müssen die in den Speicherzellen (3) gespeicherten Informationen regelmäßig wiederaufbereitet werden. Erfindungsgemäß wird das Zeitintervall (T¶n¶), nach dessen Ablauf der Speicherinhalt der Speicherzellen wiederaufbereitet wird, für jedes Speichersegment (6a, 6b, 6c, 6d) individuell eingestellt. Dazu weist der Halbleiterspeicher (1) entsprechende Teilschaltungen (8a, 8b, 8c, 8d) auf, deren Schmelzsicherungen (9) zum Einstellen unterschiedlicher Aufbereitungszeiten einmalig durchgeschmolzen werden können. Mit Hilfe des erfindungsgemäßen Halbleiterspeichers (1) kann der zum Betreiben des Halbleiterspeichers erforderliche Stromverbrauch gesenkt werden, ohne daß dadurch die Zuverlässigkeit der Speicherung vermindert wird. Dadurch können auch mobile Geräte (10), die einen solchen Halbleiterspeicher (1) aufweisen, länger als bisher ohne äußere Spannungsversorgung betrieben werden.

Description

  • Die Erfindung betrifft einen flüchtigen Halbleiterspeicher mit auf einem Halbleitersubstrat angeordneten Speicherzellen, die an Wortleitungen und an Bitleitungen, die die Wortleitungen kreuzen, angeschlossen sind, wobei der Halbleiterspeicher in mehrere Speichersegmente unterteilt ist und an jede Wortleitung und an jede Bitleitung nur Speicherzellen jeweils eines einzigen Speichersegments angeschlossen sind, und wobei der Halbleiterspeicher eine Schaltung aufweist, durch die die Länge eines Zeitintervalls, nach dessen Ablauf der Speicherinhalt von Speicherzellen wiederaufgefrischt wird, einstellbar ist. Die Erfindung betrifft ferner ein mobiles Gerät, das einen flüchtigen Halbleiterspeicher aufweist.
  • Halbleiterspeicher, d. h. durch mikroelektronische Halbleiterstrukturen hergestellte Speicherschaltungen lassen sich in flüchtige und nicht-flüchtige Halbleiterspeicher einteilen. Flüchtige Halbleiterspeicher benötigen zum Speichern von Informationen eine äußere Betriebsspannung, die während der Dauer des Speichervorganges kontinuierlich aufrechterhalten werden muß, damit gespeicherte Informationen nicht verloren gehen. Solche Halbleiterspeicher, die auch als random access memory (RAM) bezeichnet werden, werden beispielsweise als Arbeitsspeicher in Computern und anderen elektronischen Geräten eingesetzt. Sie ermöglichen ein Speichern von Informationen während der Nutzung, d. h. während des Betriebs des Computers oder des elektronischen Geräts. Beim Ausschalten der Betriebsspannung gehen in einem flüchtigen Halbleiterspeicher gespeicherte Informationen verloren.
  • Nicht-flüchtige Halbleiterspeicher dagegen, insbesondere ROM- Bausteine (read only memory), werden dazu eingesetzt, Informationen über längere Zeit zu speichern. Nicht-flüchtige Speicher speichern Informationen auch dann, wenn keine äußere Betriebsspannung anliegt.
  • Die hier betrachteten flüchtigen Halbleiterspeicher besitzen zum Speichern von Informationen integrierte Kondensatoren, die meist in tief unter die Oberfläche eines Halbleitersubstrats reichenden Gräben (deep trenches) hergestellt werden und Ladungsmengen über eine begrenzte Zeit speichern. Ein flüchtiger Halbleiterspeicher besitzt eine Vielzahl von Speicherzellen, die auf dem Halbleitersubstrat angeordnet sind und jeweils einen solchen Kondensator sowie mindestens jeweils einen Auswahltransistor aufweisen. Zur elektrischen Ansteuerung der Speicherzellen sind Wortleitungen und Bitleitungen, die die Wortleitungen kreuzen, vorgesehen. Jede Speicherzelle ist an eine Wortleitung und an eine Bitleitung angeschlossen und kann durch diese Leitungen angesteuert werden. An die Wort- und Bitleitungen sind die Auswahltransistoren der Speicherzellen über ihre Elektroden angeschlossen.
  • Ist der Auswahltransistor beispielsweise ein MOSFET (metal oxide semiconductor field effect transistor), so wird üblicherweise die Gate-Elektrode an eine Wortleitung (erste Leitung) und eine Source-/Drain-Elektrode an eine Bitleitung (zweite Leitung) angeschlossen. Die verbleibende Source- /Drain-Elektrode ist mit einem Anschluß des Kondensators verbunden. Durch geeignete Spannungen an der Wortleitung und der Bitleitung, an die die Speicherzelle angeschlossen ist, kann der Auswahltransistor geschaltet und dadurch der Kondensator geladen oder entladen werden. Dadurch werden Informationen gespeichert oder überschrieben.
  • Auf der Oberfläche des Halbleitersubstrats sind die verschiedenen Speicherzellen in Form eines Rasters angeordnet, wobei die Wortleitungen und die Bitleitungen, die zur elektrischen Ansteuerung ihrer Speicherzellen dienen, in Form eines Netzwerkes sich kreuzender Linien verlaufen. Auf diese Weise kann jede Speicherzelle mit Hilfe einer Wortleitung und einer Bitleitung angesteuert, d. h. geschaltet werden.
  • In flüchtigen Halbleiterspeichern können Informationen nur über kürzere Zeiträume in der Größenordnung von Millisekunden gespeichert werden. Ursache dafür sind in der Speicherschaltung stattfindende Leckströme, durch die in den Kondensatoren gespeicherte Ladungen allmählich abfließen. Um jedoch die gespeicherten Informationen aufrechtzuerhalten, müssen diese wiederaufbereitet werden. Dies geschieht dadurch, daß die Speicherzellen in regelmäßigen, kurzen Abständen ausgelesen und mit identischen Informationen wie vorher, aber höherer Signalstärke überschrieben werden. In denjenigen Speicherkondensatoren, in denen vor solch einem Wiederauffrischungsvorgang ("refresh") Ladungen gespeichert werden, wird durch diese Wiederaufbereitung eine größere Ladungsmenge als vorher eingeschrieben. Der nächste Wiederauffrischungsvorgang findet statt, bevor diese Ladungsmenge durch Leckströme aus dem Speicherkondensator verschwunden ist.
  • Die in kurzen Zeitabständen vorgenommenen Wiederaufladungsvorgänge zum Wiederauffrischen gespeicherter Informationen werden nur während des Betriebs des flüchtigen Halbleiterspeichers durchgeführt, d. h. solange, wie der Speicher mit seiner Betriebsspannung versorgt wird. Dies führt zu einem gewissen Stromverbrauch auch dann, wenn keine neuen Informationen gespeichert werden, sondern lediglich bereits gespeicherte Informationen aufrechterhalten werden. Um den Stromverbrauch gerade in mobilen Geräten gering zu halten, ist man bemüht, Leckströme so gering wie möglich zu halten und die Länge des Zeitintervalls, nach dessen Ablauf der Speicherinhalt der Speicherzellen wiederaufgefrischt werden muß, so groß wie möglich zu wählen.
  • Die Länge des Zeitintervalls zwischen aufeinanderfolgenden Wiederauffrischungsvorgängen ist jedoch aufgrund der Geschwindigkeit, mit der sich Speicherkondensatoren entleeren, nach oben begrenzt. Ein gewisser Bruchteil der gespeicherten Ladungsmengen muß noch gespeichert sein, wenn eine Wiederauffrischung vorgenommen wird, damit dabei die ursprünglich vorhandene Speicherladung als solche noch erkannt wird. Findet dagegen eine Wiederauffrischung dieser Informationen nicht häufig genug, d. h. schnell genug statt, so geht die Zuverlässigkeit der Speicherung verloren.
  • Das Abklingverhalten der Speicherladung und die Dauer der Speicherung sind von Speicherzelle zu Speicherzelle unterschiedlich. Sie werden durch eine Vielzahl herstellungsbedingter Schwankungen beeinflußt. In der Praxis wird daher jeder Halbleiterspeicher vor seiner Inbetriebnahme daraufhin getestet, in welchem Zeitintervall zwischen aufeinanderfolgenden Wiederauffrischungsvorgängen Informationen noch zuverlässig gespeichert werden. Anschließend wird ein genügend kleines Wiederauffrischungsintervall eingestellt. Hierzu besitzt der Halbleiterspeicher eine Schaltung, durch die die Länge des Zeitintervalls, nach dessen Ablauf der Speicherinhalt der Speicherzellen wiederaufgefrischt wird, d. h. die Länge des Wiederauffrischungsintervalls einstellbar ist.
  • Der durch das wiederholte Aufbereiten von Speicherinformationen bedingte Stromverbrauch ist bei einem flüchtigen Halbleiterspeicher von Nachteil. Zwar kann die Zeitdauer, nach der Speicherinformationen regelmäßig wiederaufbereitet werden, insgesamt verlängert werden, dies geht aber auf Kosten der Zuverlässigkeit der Speicherung. Da die von Speicherzelle zu Speicherzelle unterschiedlich hohen Leckströme bzw. unterschiedlich langen Speicherzeiten hauptsächlich durch statistische Fertigungsschwankungen hervorgerufen werden, ist eine gezielte Veränderung der Wiederaufbereitungszeit nur auf Kosten der Speicherzuverlässigkeit möglich. Soll eine gleichbleibende Speicherzuverlässigkeit gewahrt bleiben, ist eine bestimmte Mindesthäufigkeit der Wiederaufbereitung der gespeicherten Informationen erforderlich. Dies erhöht jedoch den Stromverbrauch während des Betriebs des flüchtigen Halbleiterspeichers.
  • Es ist die Aufgabe der vorliegenden Erfindung, den Stromverbrauch beim Betreiben eines flüchtigen Halbleiterspeichers, insbesondere für das Wiederauffrischen gespeicherter Informationen zu verringern.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Halbleiterspeicher für jedes Speichersegment eine diesem Speichersegment zugeordnete Teilschaltung aufweist, durch die ein für dieses Speichersegment spezifisches Zeitintervall für das Wiederauffrischen des Speicherinhalts dieses Speichersegments einstellbar ist.
  • Im Gegensatz zu herkömmlichen Versuchen, den Stromverbrauch zum Betreiben eines flüchtigen Halbleiterspeichers entweder durch technologische Parameter oder durch eine Verlängerung des Zeitintervalls zwischen aufeinanderfolgenden Wiederaufbereitungen der Speicherinformationen insgesamt zu senken, sieht die vorliegende Erfindung vor, für jedes Speichersegment eine eigene Teilschaltung zur individuellen Einstellung des Auffrischungsintervalls vorzusehen.
  • Diese Teilschaltung, die genau so wie eine herkömmliche Schaltung zur Einstellung des Auffrischungsintervalls für den gesamten Halbleiterspeicher aufgebaut sein kann, verändert zwar nicht das je nach Speicherzuverlässigkeit erforderliche Zeitintervall zwischen aufeinanderfolgenden Wiederauffrischungsvorgängen einer einzelnen Speicherzelle, da die Größe dieses Zeitintervalls durch Ungenauigkeiten der technologischen Fertigungsschritte bestimmt und somit statistisch über die Speicherzellen verteilt ist. Erfordert eine Speicherzelle ein sehr kurzes und daher einen hohen Stromverbrauch verursachendes Wiederauffrischungsintervall, so muß dieses Wiederauffrischungsintervall auch bei dem Betreiben des erfindungsgemäßen Halbleiterspeichers aufgewandt werden.
  • Bei einem Halbleiterspeicher mit segmentweise einstellbaren Wiederauffrischungsintervallen kann jedoch, was erfindungsgemäß ausgenutzt wird, in jeder Untereinheit des Halbleiterspeichers ein anderes Auffrischungsintervall eingestellt werden, sofern die konkrete statistische Verteilung des Entladungsverhaltens der Speicherzellen dieser Untereinheit dies zuläßt. In einem solchen Fall kann in dieser Untereinheit, die insbesondere ein Speichersegment ist, dasjenige Zeitintervall eingestellt werden, bei dem noch alle Speicherzellen dieses Speichersegments zuverlässig Informationen speichern. Sofern es in anderen Speichersegmenten Speicherzellen gibt, die bei diesem Zeitintervall Informationen nicht mehr zuverlässig speichern können, muß bei einem herkömmlichen Halbleiterspeicher das Zeitintervall für den gesamten Halbleiterspeicher niedriger eingestellt werden. Bei dem erfindungsgemäßen Halbleiterspeicher hingegen kann für jedes Speichersegment das für dieses Speichersegment gerade noch ausreichend kurze Zeitintervall eingestellt werden. Die Zuverlässigkeit der Speicherung in den übrigen Speichersegmenten wird hierdurch nicht vermindert. Je nach Kürze des für ein Speichersegment zulässigen Zeitintervalls zwischen aufeinanderfolgenden Wiederaufbereitungen, d. h. je nach Kürze der Auffrischungszeit, die durch den sich am schnellsten entladenden Kondensator dieses Speichersegments festgelegt ist, kann für jedes Segment ein anderes, individuelles Auffrischungsintervall eingestellt werden. Das segmentweise Einstellen des längsten Auffrischungsintervalls, bei dem die Speicherzellen des betreffenden Speichersegments Ladungen zuverlässig speichern, senkt den Stromverbrauch zum Betreiben des Halbleiterspeichers, ohne daß die Zuverlässigkeit der Speicherung abnimmt.
  • Vorzugsweise ist vorgesehen, daß jede der einem Speichersegment zugeordneten Teilschaltungen mindestens eine integrierte Schmelzsicherung aufweist, bei deren Durchschmelzen das Zeitintervall für das Wiederauffrischen des Speicherinhalts dieses Speichersegments verändert wird. Die herkömmlich zur Einstellung des Wiederauffrischungsintervalls eines Speichers insgesamt eingesetzten Schmelzsicherungen können somit Untereinheiten, insbesondere Segmenten des Speichers zugeordnet werden. Die segmentweise die Wiederauffrischungsintervalle einstellenden Schmelzsicherungen können zusammen die in herkömmlichen Speichern vorhandene Schaltung zur Einstellung der Wiederauffrischungsintervalle bilden. Sie können aber ebenso in räumlich auf der Substratoberfläche abgegrenzten Teilschaltungen vorgesehen sein, die auch in räumlicher Nähe zu dem Speichersegment, dessen Auffrischungsintervall sie einstellen, angeordnet sind.
  • Vorzugsweise ist vorgesehen, daß jede der einen Speichersegment zugeordneten Teilschaltungen mindestens zwei integrierte Schmelzsicherungen aufweist, mit denen mindestens vier verschiedene Zeitintervalle für das Wiederauffrischen des Speicherinhalts dieses Speichersegments einstellbar sind. Je nachdem, wie viele und welche dieser Schmelzsicherungen durchgeschmolzen sind, lassen sich bei N Schmelzsicherungen pro Segment 2 N unterschiedliche Zeitintervalle einstellen.
  • Vorzugsweise ist vorgesehen, daß die Teilschaltungen so konstruiert sind, daß als Zeitintervall für das Wiederauffrischen des Speicherinhalts ein vorgegebenes kleinstes Zeitintervall oder ein ganzzahliges Vielfaches hiervon einstellbar ist. Durch die Einstellung einer Grundfrequenz oder eines ganzzahligen Teilers dieser Grundfrequenz für das Wiederauffrischen von Speicherinformationen lassen sich die Speichersegmente zum Wiederauffrischen in zyklischer Reihenfolge ansteuern, wobei Speichersegmente, deren Speicherinhalt momentan nicht wiederaufgefrischt werden muß, einfach übergangen werden können. Dank des einfachen Teilerverhältnisses verschiedener Auffrischungsintervalle zueinander können die verschiedenen Speichersegmente zyklisch angesteuert werden.
  • Vorzugsweise ist vorgesehen, daß die Teilschaltungen so konstruiert sind, daß dann, wenn in einer Teilschaltung alle Schmelzsicherungen leitend sind, das vorgegebene kleinste Zeitintervall als Zeitintervall für das Wiederauffrischen des Speicherinhalts des Speichersegments, dem die Teilschaltung zugeordnet ist, eingestellt ist. Sind von beispielsweise zwei Schmelzsicherungen pro Speichersegment beide Sicherungen durchgeschmolzen, so wird das längstmögliche Wiederauffrischungsintervall eingestellt, wohingegen dann, daß keine dieser Schmelzsicherungen durchgeschmolzen ist, d. h. alle Sicherungen elektrisch leitend sind, ein kürzestes, um den Faktor vier kleineres Wiederauffrischungsintervall eingestellt ist. Bei dieser Ausführungsform können längere Auffrischungsintervalle, die ein ganzzahliges Vielfaches eines vorgegebenen kürzesten Auffrischungsintervalls sind, dadurch eingestellt werden, daß in den zugeordneten Teilschaltungen Takte gezählt werden, wobei die Schmelzsicherungen in die Leitungen, in denen die Taktsignale weitergleitet werden, integriert sind. Ein Ausfall einer Schmelzsicherung führt somit dazu, daß Leitungen mit durchgeschmolzenen Sicherungen keine Takte zählen, d. h. die Taktzählung insgesamt langsamer voranschreitet. Dadurch können auf einfache Weise größere Wiederauffrischungsintervalle, die ein ganzzahliges Vielfaches eines Grundintervalls sind, eingestellt werden.
  • Die integrierten Schmelzsicherungen können als Laserschmelzsicherungen oder auch als elektrisch schmelzbare Sicherungen ausgebildet sein. Beide Arten von Schmelzsicherungen sind bekannt, werden jedoch herkömmlich nur zur Einstellung der Wiederauffrischungsintervalls eines Halbleiterspeichers insgesamt eingesetzt.
  • Eine Weiterbildung der Erfindung sieht vor, daß die den verschiedenen Speichersegmenten zugeordneten Teilschaltungen so auf dem Halbleitersubstrat verschaltet sind, daß sie zum Wiederauffrischen des Speicherinhalts in zyklischer Reihenfolge einen Befehl zum Wiederauffrischen ihres Speicherinhalts empfangen, und daß eine Teilschaltung, in der ein größeres Zeitintervall für das Wiederauffrischen eingestellt ist als in anderen Teilschaltungen, dann, wenn sie den Befehl erhält, aber das größere Zeitintervall noch nicht abgelaufen ist, die Weiterleitung des Befehls an das Speichersegment, dem sie zugeordnet ist, unterbricht.
  • Auch bei segmentspezifischen, unterschiedlich langen Zeitdauern zwischen aufeinanderfolgenden Wiederauffrischungsvorgängen kann die zeitgerechte Wiederauffrischung aller Speicherzellen sehr zweckmäßig dadurch erreicht werden, daß die bei herkömmlichen Mehrsegmentspeichern übliche zyklische Reihenfolge des Ansprechens der verschiedenen Segmente beibehalten wird, wobei allerdings die Teilschaltungen, die den Ablauf der segmentspezifischen Auffrischungszeitpunkte überwachen, den Befehl zum Wiederauffrischen aussetzen, wenn das für das jeweilige Speichersegment vorgesehene Wiederauffrischungsintervall noch nicht abgelaufen ist. So wird beispielsweise bei einem Speichersegment, das ein doppelt so große Wiederauffrischungsintervall zwischen aufeinanderfolgenden Auffrischungsvorgängen zugewiesen bekommt, der von der Teilschaltung empfangene Befehl zum Wiederauffrischen nur jedes zweite Mal an das Speichersegment weitergeleitet. Jedes andere Mal wird die Weiterleitung dieses Befehls an das Speichersegment unterbrochen.
  • Vorzugsweise ist vorgesehen, daß der Halbleiterspeicher in der Weise in mehrere Speichersegmente unterteilt ist, daß alle Speicherzellen, die an dieselbe Wortleitung angeschlossen sind, gemeinsam mit jeder anderen Speicherzelle, die an dieselbe Bitleitung angeschlossen ist wie eine dieser Speicherzellen, ein einziges Speichersegment bilden.
  • Halbleiterspeicher sind üblicherweise in mehrere Speichersegmente unterteilt, die jeweils gleich große Mengen von Speicherzellen umfassen. In jedem Speichersegment läßt sich eine beliebige Speicherzelle durch je eine Wortleitung und eine Bitleitung ansteuern. Das Netzwerk der sich kreuzenden Wortleitungen und Bitleitungen, an die die Speicherzellen angeschlossen sind, bestimmt dabei die Größe des Speichersegments. Alle Speicherzellen, die an ein und dieselbe Wortleitung angeschlossen sind, bilden gemeinsam mit jeder anderen Speicherzelle, die an dieselbe Bitleitung angeschlossen ist wie eine dieser Speicherzellen, ein Speichersegment. Ebenso bilden alle Speicherzellen, die an dieselbe Bitleitung angeschlossen sind, gemeinsam mit jeder anderen Speicherzelle, die an dieselbe Wortleitung wie eine dieser Speicherzellen angeschlossen ist, dasselbe Speichersegment. Jedoch führt keine der Wortleitungen oder Bitleitungen, an die eine dieser Speicherzellen angeschlossen ist, zu einer Speicherzelle eines anderen Speichersegments; in jedem Speichersegment sind die Speicherzellen an einen anderen Satz von Wort- und Bitleitungen angeschlossen.
  • Ein Speichersegment ist somit diejenige Einheit des Halbleiterspeichers, die durch ein einzelnes Netzwerk mit den Auswahltransistoren von Speicherzellen verbundener Wortleitungen und Bitleitungen gebildet wird. Heutige Halbleiterspeicher besitzen mehrere unabhängig voneinander betreibbare Speichersegmente, deren Speicherzellen durch verschiedene Gruppen von Wortleitungen und Bitleitungen ansteuerbar sind.
  • Der Halbleiterspeicher ist vorzugsweise DRAM, der einen speicherinternen Taktzeitgeber aufweist. Ein solcher Speicherbaustein, der auch als SDRAM (synchronous dynamic random access memory) bezeichnet wird, ist ein Beispiel eines flüchtigen Speichers, der mithilfe der vorliegenden Erfindung mit besonders geringerem Stromverbrauch betrieben werden.
  • Erfindungsgemäß wird ferner ein mobiles Gerät der eingangs bezeichneten Art bereitgestellt, welches sich dadurch auszeichnet, daß der Halbleiterspeicher des mobilen Geräts nach einem der vorgenannten Ausführungsformen ausgebildet ist. Insbesondere Mobilfunkgeräte wie Handys verbrauchen bei einem erfindungsgemäß ausgebildeten Halbleiterspeicher weniger Strom während ihres Betriebs und können, wenn sie von einer äußeren Stromversorgung getrennt sind, über längere Zeit als bislang möglich betrieben werden.
  • Die Erfindung wird nachstehend anhand der Fig. 1 und 2 beschrieben. Es zeigen:
  • Fig. 1 ein mobiles Gerät mit einem erfindungsgemäßen Halbleiterspeicher und
  • Fig. 2 die zeitliche Abfolge des Wiederauffrischens des Speicherinhalts mehrerer Segmente des erfindungsgemäßen Halbleiterspeichers.
  • Fig. 1 zeigt einen Halbleiterspeicher 1 mit einem Halbleitersubstrat 2, auf dessen Oberfläche vier Speichersegmente 6a, 6b, 6c, 6d angeordnet sind. Jedes dieser Speichersegmente 6a, 6b, 6c, 6d besteht aus einer Vielzahl von Wortleitungen 4 und Bitleitungen 5, die sich gegenseitig kreuzen. In der Nähe der Kreuzungspunkte sind Speicherzellen 3 angeordnet, von denen eine stellvertretend für die übrigen überproportional groß dargestellt ist, um ihren inneren Aufbau zu illustrieren. Die Speicherzelle 3 besteht aus einem Auswahltransistor 3a, der mit seiner Gate-Elektrode an einer Wortleitung 4 und mit derjenigen Source-/Drain-Elektrode, die nicht an den Speicherkondensator 3b dieser Speicherzelle angeschlossen ist, mit einer Bitleitung 5 verbunden ist. Alle Speicherzellen 3A, die an dieselbe Wortleitung 4 angeschlossen sind, bilden gemeinsam mit jeder anderen Speicherzelle 3B, die an dieselbe Bitleitung 5 wie eine dieser Speicherzellen 3A angeschlossen ist, ein einziges Speichersegment 6a. Daher reichen einzelne Wortleitungen 4 oder Bitleitungen 5 niemals über die Grenze zwischen verschiedenen Speichersegmenten 6a, 6b, 6c, 6d hinaus. Dadurch ist der Halbleiterspeicher 1 in Untereinheiten, nämlich Speichersegmente 6a, 6b, 6c, 6d gegliedert.
  • Der Halbleiterspeicher 1 besitzt eine Schaltung 7 zum Einstellen der Länge eines Zeitintervalls T, nach dessen Ablauf der Speicherinhalt der Speicherzellen 3, 3A, 3B wiederaufgefrischt wird. Erfindungsgemäß ist diese Schaltung 7 in Teilschaltungen 8a, 8b, 8c, 8d unterteilt, von denen jede einem Speichersegment 6a, 6b, 6c, 6d zugeordnet ist, deren spezifisches Zeitintervall Tn für das Wiederauffrischen des Speicherinhalts sie einstellt. Jede Teilschaltung 8a, 8b, 8c, 8d weist jeweils zwei Schmelzsicherungen 9 auf, die vor der Inbetriebnahme des Halbleiterspeichers einmalig durchgeschmolzen werden können, um unterschiedliche, segmentspezifische Wiederauffrischungsintervalle zwischen aufeinanderfolgenden Auffrischungsvorgängen einzustellen.
  • In dem in Fig. 1 dargestellten Halbleiterspeicher sind in den Speichersegmenten 6a und 6c Auffrischungsintervalle T1, T3 eingestellt, die zugleich mit einem vorgegebenen Zeitintervall 10 übereinstimmen. In dem Speichersegment 6b ist ein doppelt so großes Auffrischungsintervall T2, in dem Speichersegment 6d ein viermal so großes Auffrischungsintervall T4 eingestellt. Zum Zweck der Einstellungen dieser Auffrischungsintervalle sind entsprechende Schmelzsicherungen 9 der zugehörigen Teilschaltungen 8a, 8b, 8c, 8d durchgeschmolzen. Dadurch wird in den Speichersegmenten 6b, 6d eine stromverbrauchende Auffrischung der Speicherladungen seltener durchgeführt als in den übrigen Speichersegmenten 6a, 6c.
  • Bei einem Halbleiterspeicher 1 mit vier Segmenten 6a, 6b, 6c, 6d, die aufgrund statistischer Herstellungsschwankungen unterschiedliche segmentweise eingestellte Wiederauffrischungsintervalle zulassen, wird herkömmlich das kürzeste dieser Wiederauffrischungsintervalle für alle Speichersegmente eingestellt, was den Stromverbrauch erhöht. Bei dem erfindungsgemäßen Halbleiterspeicher dagegen wird für jedes Speichersegment das größtmögliche, für eine zuverlässige Speicherung in diesem Speichersegment noch zulässige Zeitintervall eingestellt.
  • Fig. 2 zeigt für den erfindungsgemäßen Halbleiterspeicher die zeitliche Abfolge der Zeitpunkte, zu denen in den Speichersegmenten 6a, 6b, 6c, 6d eine Wiederauffrischung der Speicherinformationen vorgenommen wird. Die oberste Zeitskala t zeigt eine äquidistante Folge derjenigen Zeitpunkte, zu denen irgendein Speichersegment wiederaufgefrischt wird. Da der in Fig. 1 dargestellte Halbleiterspeicher 1 genau vier Speichersegmente 6a, 6b, 6c, 6d besitzt, ist die Zeitdauer T0, nach der eine Wiederauffrischung des Inhalts eines bestimmten Speichersegments 6a; 6b; 6c; 6d frühestens möglich ist, viermal so groß wie die zeitliche Differenz t0 zwischen zwei in beliebigen aufeinanderfolgenden Wiederauffrischungsvorgängen.
  • Wie in Fig. 1 angedeutet, wird über eine sich verzweigende Leitung ein Befehl B zum Wiederauffrischen von Speicherinhalten in zyklischer Reihenfolge an die vier Teilschaltungen 8a, 8b, 8c, 8d, die den jeweiligen Segmenten 6a, 6b, 6c, 6d zugeordnet sind, geleitet. Die zeitliche Abfolge derjenigen Zeitpunkte t1, t2, t3, t4, zu denen dieser Befehl die einzelnen Teilschaltungen 8a, 8b, 8c, 8d erreicht, ist in Fig. 2 unter I. dargestellt. Auf den Zeitachsen T1, T2, T3 und T4 ist dargestellt, wann dieser Befehl B von den Teilschaltungen 8a, 8b, 8c, 8d an die Speichersegmente 6a, 6b, 6c und 6d weitergeleitet wird.
  • Entsprechend einer vorgegebenen zyklischen Reihenfolge wird jedes Speichersegment 6a, 6b, 6c, 6d mit demselben Wiederauffrischungsintervall T0 aufbereitet, sofern nicht die zugeordnete Teilschaltung 8a; 8b; 8c; 8d die Wiederauffrischung verhindert. Die Teilschaltungen 8a, 8b, 8c, 8d, durch deren Schmelzsicherungen 9 sich unterschiedliche Wiederauffrischungsintervalle Tn einstellen lassen, führen dazu, daß die Speichersegmente 6b, 6d seltener einer Wiederauffrischung unterworfen werden als die übrigen Speichersegmente 6a, 6c. Da, wie in Fig. 1 dargestellt, eine der beiden Schmelzsicherungen 9 des Teilschaltkreises 8b durchgeschmolzen ist, ist für das Segment 6b ein doppelt so großes Auffrischungsintervall T2 = 2 × T0 eingestellt. Dies führt dazu, daß, wie in Fig. 2 dargestellt, die Weiterleitung des Wiederauffrischungsbefehls B in der Teilschaltung 8b jedes zweite Mal unterbrochen wird. Wie die unter II. für das Speichersegment 6b dargestellte Zeitskala T2 darstellt, wird die Weiterleitung des Auffrischungsbefehls B an den Speicherbereich 6b immer dann durch die Teilschaltung 8b dieses Speichersegments 6b unterbunden, wenn das Auffrischungsintervall T2 erst zur Hälfe abgelaufen ist. In entsprechender Weise verringert die Teilschaltung 8d des Speichersegments 6d die Auffrischungsfrequenz dieses Speichersegments 6d um den Faktor vier, wie durch die Zeitskala T4 des Speichersegments 6d in Fig. 2 dargestellt.
  • Die Schmelzsicherungen 9 können nach Fertigung des Halbleiterspeichers 1 nach den Testen der für jedes Speichersegment 6a, 6b, 6c, 6d erforderlichen Auffrischungshäufigkeit einmalig durchgeschmolzen werden, wobei die Auswahl der durchzuschmelzenden Schmelzsicherungen 9 zur entsprechenden Einstellung der segmentspezifischen Wiederauffrischungsintervalle T1, T2, T3 und T4 führt.
  • Mit Hilfe der vorliegenden Erfindung lassen sich DRAMs, insbesondere SDRAMs (synchronous dynamic random access memory), d. h. DRAMs mit einem speicherinternen Taktzeitgeber C, auf stromsparende und daher kostengünstige Weise betreiben. Insbesondere ein mobiles Gerät 10 wie etwa Mobilfunkgerät bzw. Handy kann längere Zeit ohne eine äußere Betriebsspannung benutzt werden. Bezugszeichenliste 1 Halbleiterspeicher
    2 Halbleitersubstrat
    3 Speicherzelle
    4 Wortleitung
    5 Bitleitung
    6 Speichersegment
    7 Schaltung zur Einstellung des Auffrischungsintervalls
    8 Teilschaltung zur segmentspezifischen Einstellung
    9 Schmelzsicherung
    10 Mobilfunkgerät

Claims (12)

1. Flüchtiger Halbleiterspeicher (1) mit auf einem Halbleitersubstrat (2) angeordneten Speicherzellen (3, 3A, 3B), die an Wortleitungen (4) und an Bitleitungen (5), die die Wortleitungen (4) kreuzen, angeschlossen sind, wobei der Halbleiterspeicher (1) in mehrere Speichersegmente (6a, 6b, 6c, 6d) unterteilt ist und an jede Wortleitung (4) und an jede Bitleitung (5) nur Speicherzellen (3, 3A, 3B) jeweils eines einzigen Speichersegments (6a; 6b; 6c; 6d) angeschlossen sind, und wobei der Halbleiterspeicher (1) eine Schaltung (7) aufweist, durch die die Länge eines Zeitintervalls, nach dessen Ablauf der Speicherinhalt von Speicherzellen (3, 3A, 3B) wiederaufgefrischt wird, einstellbar ist, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) für jedes Speichersegment (6a, 6b, 6c, 6d) eine diesem Speichersegment (6a, 6b, 6c, 6d) zugeordnete Teilschaltung (8a, 8b, 8c, 8d) aufweist, durch die ein für dieses Speichersegment (6a, 6b, 6c, 6d) spezifisches Zeitintervall (T1, T2, T3, T4) für das Wiederauffrischen des Speicherinhalts dieses Speichersegments (6a, 6b, 6c, 6d) einstellbar ist.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß jede der einem Speichersegment (6a, 6b, 6c, 6d) zugeordneten Teilschaltungen (8a, 8b, 8c, 8d) mindestens eine integrierte Schmelzsicherung (9) aufweist, die so verschaltet ist, daß das Zeitintervall (T1, T2, T3, T4) für das Wiederauffrischen des Speicherinhalts dieses Speichersegments (6a, 6b, 6c, 6d) verändert wird, wenn die Schmelzsicherung (9) durchgeschmolzen wird.
3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß jede der einem Speichersegment (6a, 6b, 6c, 6d) zugeordneten Teilschaltungen (8a, 8b, 8c, 8d) mindestens zwei integrierte Schmelzsicherungen (9) aufweist, mit denen mindestens vier verschiedene Zeitintervalle (T1, T2, T3, T4) für das Wiederauffrischen des Speicherinhalts dieses Speichersegments (6a, 6b, 6c, 6d) einstellbar sind.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Teilschaltungen (8a, 8b, 8c, 8d) so konstruiert sind, daß als Zeitintervall für das Wiederauffrischen des Speicherinhalts ein vorgegebenes kleinstes Zeitintervall (T0) oder ein ganzzahliges Vielfaches (T2, T4) hiervon einstellbar ist.
5. Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die Teilschaltungen (8a, 8b, 8c, 8d) so konstruiert sind, daß dann, wenn in einer Teilschaltung (8a, 8b, 8c, 8d) alle Schmelzsicherungen (9) leitend sind, das vorgegebene kleinste Zeitintervall (T0) als Zeitintervall für das Wiederauffrischen des Speicherinhalts des Speichersegments (6a, 6b, 6c, 6d), dem die Teilschaltung (8a, 8b, 8c, 8d) zugeordnet ist, eingestellt ist.
6. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die integrierten Schmelzsicherungen als Laserschmelzsicherungen (9) ausgebildet sind.
7. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die integrierten Schmelzsicherungen als elektrisch schmelzbare Sicherungen (9) ausgebildet sind.
3. Halbleiterspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die den verschiedenen Speichersegmenten (6a, 6b, 6c, 6d) zugeordneten Teilschaltungen (8a, 8b, 8c, 8d) so auf dem Halbleitersubstrat (2) verschaltet sind, daß sie zum Wiederauffrischen des Speicherinhalts in zyklischer Reihenfolge einen Befehl (B) zum Wiederauffrischen ihres Speicherinhalts empfangen, und daß eine Teilschaltungen (6b; 6d), in der ein größeres Zeitintervall (T2; T4) für das Wiederauffrischen eingestellt ist als in anderen Teilschaltungen (6a, 6c), dann, wenn sie den Befehl erhält, aber das größere Zeitintervall (T2; T4) noch nicht abgelaufen ist, die Weiterleitung des Befehls (B) an das Speichersegment (6b; 6d), dem sie zugeordnet ist, unterbricht.
9. Halbleiterspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) in der Weise in mehrere Speichersegmente (6a, 6b, 6c, 6d) unterteilt ist, daß alle Speicherzellen (3A), die an dieselbe Wortleitung (4) angeschlossen sind, gemeinsam mit jeder anderen Speicherzelle (3B), die an dieselbe Bitleitung (5) angeschlossen ist wie eine dieser Speicherzellen (3A), ein einziges Speichersegment (6a) bilden.
10. Halbleiterspeicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterspeicher ein DRAM (1) ist, der einen speicherinternen Taktzeitgeber (C) aufweist.
11. Mobiles Gerät (10), das einen flüchtigen Halbleiterspeicher (1) aufweist, dadurch gekennzeichnet, daß der flüchtige Halbleiterspeicher (1) nach einem der Ansprüche 1 bis 10 ausgebildet ist.
12. Mobiles Gerät nach Anspruch 11, dadurch gekennzeichnet, daß das mobile Gerät ein Mobilfunkgerät (10) ist.
DE10142658A 2001-08-31 2001-08-31 Flüchtiger Halbleiterspeicher und mobiles Gerät Ceased DE10142658A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10142658A DE10142658A1 (de) 2001-08-31 2001-08-31 Flüchtiger Halbleiterspeicher und mobiles Gerät
US10/233,968 US6751145B2 (en) 2001-08-31 2002-09-03 Volatile semiconductor memory and mobile device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10142658A DE10142658A1 (de) 2001-08-31 2001-08-31 Flüchtiger Halbleiterspeicher und mobiles Gerät

Publications (1)

Publication Number Publication Date
DE10142658A1 true DE10142658A1 (de) 2003-03-27

Family

ID=7697229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10142658A Ceased DE10142658A1 (de) 2001-08-31 2001-08-31 Flüchtiger Halbleiterspeicher und mobiles Gerät

Country Status (2)

Country Link
US (1) US6751145B2 (de)
DE (1) DE10142658A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI262504B (en) * 2003-04-15 2006-09-21 Ibm Dynamic semiconductor memory device
US7231488B2 (en) * 2003-09-15 2007-06-12 Infineon Technologies Ag Self-refresh system and method for dynamic random access memory
US9195406B2 (en) * 2013-06-28 2015-11-24 Micron Technology, Inc. Operation management in a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0790620A2 (de) * 1996-02-14 1997-08-20 United Memories, Inc. Zwei-Moden-Auffrischungsschaltung und Verfahren zu ihrer Anwendung, den Ruhestrom zu vermindern und den zu erhöhung des Ertrags von dynamischen Speicherprodukten
US5926429A (en) * 1998-07-15 1999-07-20 Mitsubishi Electric System Lsi Design Corporation Semiconductor memory device and method of refreshing semiconductor memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535963B2 (ja) * 1997-02-17 2004-06-07 シャープ株式会社 半導体記憶装置
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0790620A2 (de) * 1996-02-14 1997-08-20 United Memories, Inc. Zwei-Moden-Auffrischungsschaltung und Verfahren zu ihrer Anwendung, den Ruhestrom zu vermindern und den zu erhöhung des Ertrags von dynamischen Speicherprodukten
US5926429A (en) * 1998-07-15 1999-07-20 Mitsubishi Electric System Lsi Design Corporation Semiconductor memory device and method of refreshing semiconductor memory device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KAI, K. *
MURAKAMI, K.: Optimizing the DRAM refresh count for merged DRAM/logic LSIs Proceedings of International Symposium on Low Power Electronics and Design, 1998, S. 82-87 *
OHSAWA, T. *

Also Published As

Publication number Publication date
US6751145B2 (en) 2004-06-15
US20030043674A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
DE3688088T2 (de) Integrierte halbleiterschaltung.
DE3424765C2 (de) Mikrocomputer
DE60317347T2 (de) Speicherschaltung mit nichtflüchtigem ram und ram
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE3716518A1 (de) Halbleiterspeichervorrichtung
DE10015193A1 (de) Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten
DE102004016148A1 (de) Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung
DE102019129110A1 (de) Verstärkungsregelungen für schreibhilfe
DE102008000893A1 (de) DRAM-Zelle mit magnetischem Kondensator
DE3038641C2 (de) Halbleiter-Speicherschaltung
DE10021085C1 (de) Refresh-Ansteuerschaltung für einen DRAM
DE3107902C2 (de) Integrierte MOS-Schaltung
DE102019200314A1 (de) Schreibunterstützung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE10142658A1 (de) Flüchtiger Halbleiterspeicher und mobiles Gerät
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE10131007B4 (de) Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins und Speicherbaustein
EP0697659A1 (de) Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher
DE10123594B4 (de) Integrierte Halbleiterschaltung mit unterschiedlich häufig geschalteten Transistoren
DE3337850A1 (de) Halbleiterspeichereinrichtung
DE3615310A1 (de) Vorladeschaltung fuer wortleitungen eines speichersystems
DE10316581B4 (de) Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker
EP1094465A1 (de) Speichereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final