DE10015193A1 - Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten - Google Patents

Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten

Info

Publication number
DE10015193A1
DE10015193A1 DE10015193A DE10015193A DE10015193A1 DE 10015193 A1 DE10015193 A1 DE 10015193A1 DE 10015193 A DE10015193 A DE 10015193A DE 10015193 A DE10015193 A DE 10015193A DE 10015193 A1 DE10015193 A1 DE 10015193A1
Authority
DE
Germany
Prior art keywords
chip
memory
mram
integrated circuit
memory units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10015193A
Other languages
English (en)
Inventor
Andreas Doll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10015193A priority Critical patent/DE10015193A1/de
Priority to US09/817,964 priority patent/US20010023992A1/en
Publication of DE10015193A1 publication Critical patent/DE10015193A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Chips (1) mit integrierten MRAM-Speichereinheiten (5) weisen unterhalb der MRAM-Speichereinheiten Halbleiterschichten (3) auf, die lediglich als Träger der MRAM-Speichereinheiten (5) fungieren. Durch Nutzung dieser Halbleiterschichten (3) für zusätzliche integrierte Schaltungen (9, 10, 11) lässt sich die Integrationsdichte des Chips (1) erhöhen.

Description

Die Erfindung betrifft einen Chip gemäß dem Oberbegriff des Patentanspruches 1.
Um Hardware-Applikationen im Embedded-Bereich wie beispielsweise Handys oder Handhelds performant konstruieren zu können, macht man häufig von Mikroelektronik-Chips Gebrauch, die auf ihrer Chipfläche sowohl Logikeinheiten als auch Speichereinheiten zu einer einzigen integrierten Schaltung verschmelzen. Derartige Mikroelektronik-Chips werden als "System-on-Chip" (SoC)-Systeme bezeichnet.
Für viele SoC-Systeme gestaltet es sich dabei vorteilhaft, als Speichereinheiten MRAM (Magnetoresistive Random Access Memory)-Speichereinheiten zu verwenden, da diese bei Unterbrechung der Versorgungsspannung alle gespeicherten Daten beibehalten. Dieser Effekt ist beispielsweise bei Handys nutzbar, um gespeicherte Telefonnummern bei Abschalten des Handys nicht zu verlieren.
In Fig. 2 wird die Architektur eines an sich bekannten MRAM- Zellenfeldes 5, welches der Haupt-Bestandteil einer MRAM- Speichereinheit ist, schematisch veranschaulicht. Das MRAM- Speicherzellenfeld 5 besteht aus einer Vielzahl an Speicherzellen 7, die an ihren Ober- und Unterseiten von jeweils einem Metallstreifen eingerahmt werden. Diese Metallstreifen 6, 8 fungieren als Wortleitung 6 sowie als Spaltenleitung 8. Soll in eine bestimmte Speicherzelle 7 ein Bit geschrieben oder aus einer bestimmten Speicherzelle 7 ein Bit gelesen werden, so werden die zugehörige Wortleitung 6 und die zugehörige Spaltenleitung 8 aktiviert. Das gesamte MRAM-Speicherzellenfeld 5 befindet sich in der Regel auf einem als Träger fungierenden Substrat 2.
Bei bekannten SoC-Systemen werden die Speichereinheiten sowie die Logikeinheiten lateral auf einem Chip integriert, also nebeneinander auf der Chipfläche angeordnet. Die daraus resultierenden, langen Verdrahtungswege zwischen den Logikeinheiten und den Speichereinheiten können die maximale Taktrate und damit die Arbeitsgeschwindigkeit des Chips begrenzen. Um diesem Effekt entgegenzuwirken, wird versucht, die laterale Integrationsdichte so weit wie möglich zu steigern und damit die Verdrahtungswege zu kürzen.
Aufgabe der Erfindung ist es, die Integrationsdichte von SoC- Systemen, insbesondere solchen mit MRAM-Speicher- Bestandteilen, weiter zu erhöhen.
Diese Aufgabe wird bei einem Chip der eingangs genannten Art dadurch gelöst, dass Teile der integrierten Schaltung im Halbleitersubstrat unterhalb der Speichereinheit realisiert sind.
Vorteilhafte Weiterbildungen ergeben sich insbesondere aus den Unteransprüchen.
Integrierte Schaltungen können im wesentlichen auf zwei Arten realisiert werden: die eine Möglichkeit ist, die integrierte Schaltung direkt in ein Substrat zu integrieren. Dazu wird das Substrat beispielsweise sich gegenseitig abwechselnden Aufdampfverfahren von Halbleiterschichten und Ätzverfahren derselbigen unterworfen.
Die zweite Möglichkeit besteht darin, das Substrat ausschließlich als Träger zu benutzen. Die integrierte Schaltung wird in diesem Fall also nicht in das Substrat hineingeätzt, sondern zusätzlich oben auf das Substrat aufgesetzt.
Ein Beispiel für besagte zweite Möglichkeit sind SoC-Systeme, die MRAM-Speichereinheiten aufweisen. Dabei ist in der Regel eine Ansteuerlogik der MRAM-Speichereinheiten als Teil der integrierten Schaltung direkt in den sich neben der MRAM- Speichereinheit befindlichen Teil des Substrates eingearbeitet, während die MRAM-Speichereinheiten selbst oberhalb eines anderen Teils des Substrates angeordnet sind, das Substrat also lediglich als Träger benutzen.
Das Substrat besteht im allgemeinen aus einem Trägersubstrat und mehreren darauf aufgebrachten Halbleiterschichten. Die Halbleiterschichten bilden die Grundlage der integrierten Schaltung und werden zunächst durch Aufdampfverfahren gleichmäßig über die gesamte Chipfläche aufgetragen. Unterhalb der MRAM-Speichereinheiten bleiben anschließende Ätzverfahren aus, die Halbleiterschichten fungieren hier nur als Träger und werden nicht für integrierte Schaltungen genutzt.
Kerngedanke der Erfindung ist es, die bisher ungenutzten, unterhalb der MRAM-Speichereinheiten gelegenen Teile der Halbleiterschichten für zusätzliche integrierte Schaltungen wie Logikeinheiten und/oder Speichereinheiten zu nutzen.
Dies hat den Vorteil, dass mit nur unwesentlich höherem Aufwand im Herstellungsverfahren des Chips eine wesentliche höhere Integrationsdichte der integrierten Schaltung auf dem Chip realisiert werden kann.
In einer besonders bevorzugten Ausführungsform ist eine Ansteuerlogik nicht mehr in den Teilen der Halbleiterschichten des Substrates neben den MRAM- Speichereinheiten angeordnet, sondern befindet sich in den Teilen der Halbleiterschichten unterhalb der MRAM- Speichereinheiten. Dadurch lässt sich der Flächenbedarf des Chips deutlich reduzieren. Ein Vorteil dieser Ausführungsform ist, dass Verdrahtungswege zwischen den Teilen der integrierten Schaltung unterhalb der MRAM-Speichereinheiten und der MRAM-Speichereinheiten selbst sehr kurz sind, was eine erhöhte Arbeitsgeschwindigkeit des Chips bedeutet.
In einer weiteren Ausführungsform werden die Halbleiterschichten unterhalb der MRAM-Speichereinheiten für zusätzliche Logikeinheiten genutzt. Damit ist es beispielsweise möglich, die aus dem MRAM-Speichereinheiten gelesenen Daten "vor Ort" zu bearbeiten, was bei einem während dieses Prozesses nötigen zweiten Lesen von Daten aus den MRAM-Speichereinheiten aufgrund der kurzen Verdrahtungswege Zeitersparnis bedeutet. Ein Beispiel hierfür ist ein Festplattencontroller.
Eine weitere Ausführungsform sieht die Nutzung der Teile der Halbleiterschichten des Substrates unterhalb der MRAM- Speichereinheiten zur Integration von zusätzlichen Speichereinheiten vor. Diese Speichereinheiten sind vorzugsweise DRAM- oder SRAM-basierende Speicher, welche sich durch sehr kurze Zugriffszeiten auszeichnen. Durch diese Kombination können die langsamen Zugriffszeiten auf die MRAM- Speichereinheiten ausgeglichen werden, indem alle Daten, die mehrmals gelesen bzw. geschrieben werden, so lange wie möglich in den zusätzlichen, schnellen DRAM- bzw. SRAM- Speichereinheiten gehalten werden. Nur bei beispielsweise dauerhafter Speicherung von Daten werden diese dann in das MRAM-Speicherzellenfeld übertragen. Damit ist eine hohe Integration von dynamischen, flüchtigen Speichern (zum Beispiel Arbeitsspeicher) und nicht flüchtigen Speicher (zum Beispiel Boot-MRAM, Telefonnummernspeicher bei Handys) gegeben, was eine hohe Flexibilität in der Anwendungsbreite ermöglicht.
Diese und weitere Merkmale und Vorteile der Erfindung werden im Folgenden unter Bezugnahme auf die nun aufgeführten Figuren anhand eines besonders bevorzugten Ausführungsbeispiels näher erläutert. Es zeigen:
Fig. 1: eine schematische Schnittdarstellung einer Ausführungsform eines erfindungsgemäßen Chips, und
Fig. 2: den schematischen Aufbau einer Architektur eines MRAM-Speicherzellenfeldes gemäß dem Stand der Technik.
In den Figuren werden einander entsprechende Bauteile mit den gleichen Bezugszeichen versehen.
Fig. 1 zeigt eine besonders bevorzugte Ausführungsform eines erfindungsgemäßen Chips 1. Auf einem Halbleitersubstrat 2, das aus einem Trägersubstrat 4 und mehreren darauf aufgebrachten Halbleiterschichten 3 besteht, ist eine MRAM- Speichereinheit, bestehend aus einem Speicherzellenfeld 5 angeordnet. Dieses MRAM-Speicherzellenfeld 5 besteht aus zwei durch eine isolierende Zwischenschicht 16 getrennten Speicherzellenfeldschichten 13, 14 und einer darüber gelagerten Oxid-Schutzschicht 15.
Das Trägersubstrat 4 besteht vorzugsweise aus einem Halbleitermaterial wie Silizium, jedes andere dafür geeignete Material ist jedoch auch verwendbar.
Jede der beiden Speicherzellenfeldschichten 13, 14 weist vorzugsweise die in Fig. 2 beschriebene Architektur auf.
Wortleitungen 6 sind mit einer Ansteuerlogik 9 unterhalb des MRAM-Speicherzellenfeldes 5 über angedeutete Verdrahtungswege 12 verbunden. Die Verdrahtungswege 12 von Spaltenleitungen 8 mit der Ansteuerlogik 9 sind in Fig. 2 nicht eingezeichnet.
Die Ansteuerlogik 9 sowie eine zusätzliche integrierte Schaltung, bestehend aus einer zusätzlichen Logikeinheit 10 sowie einer zusätzlichen DRAM-Speichereinheit 11, sind in die Halbleiterschichten 3 integriert.
Die angedeuteten Verdrahtungswege 12 zwischen der zusätzlichen integrierten Schaltung 10, 11 und dem MRAM- Speicherzellenfeld 5 sind somit sehr kurz.
Selbstverständlich ist die Erfindung nicht auf diese spezielle Ausführungsform beschränkt, sondern ist auf alle Chips anwendbar, die wenigstens teilweise ein Substrat ausschließlich als Träger für darüber angeordnete Speicherzellenfelder beziehungsweise Teile einer integrierten Schaltung benutzen.
Ebenso ist die zusätzliche DRAM-Speichereinheit 11 ein spezielles Ausführungsbeispiel, jede andere Art von Speichern, die sich auf Halbleiter-Ebene verwirklichen lassen (zum Beispiel EEPROM, DDR-SDRAM (Double Data Rate Synchronous Dynamic RAM), . . .) sind möglich.

Claims (8)

1. Chip (1), mit einem Halbleitersubstrat (2) und einer integrierten Schaltung (9, 10, 11, 5), welche eine oberhalb des Halbleitersubstrates (2) angeordnete Speichereinheit (5) enthält, dadurch gekennzeichnet, dass Teile der integrierten Schaltung (9, 10, 11) im Halbleitersubstrat (3) unterhalb der Speichereinheit (5) realisiert sind.
2. Chip (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Speichereinheit (5) ein MRAM (Magnetoresistive Random Access Memory)-Speicherzellenfeld ist.
3. Chip (1) nach Anspruch 2, dadurch gekennzeichnet, dass die unterhalb der Speichereinheit (5) realisierten Teile der integrierten Schaltung (9, 10, 11) eine Ansteuerlogik (9) des MRAM-Speicherzellenfeldes (5) enthalten.
4. Chip (1) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die unterhalb der Speichereinheit (5) realisierten Teile der integrierten Schaltung (9, 10, 11) zusätzliche Speichereinheiten (11) enthalten.
5. Chip (1) nach Anspruch 4, dadurch gekennzeichnet, dass die zusätzlichen Speichereinheiten DRAM- (Dynamic Random Access Memory) oder SRAM- (Synchronous Random Access Memory) basierende Speicherzellenfelder sind.
6. Chip (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der obere Teil des Halbleitersubstrates (2) wenigstens eine Halbleiterschicht (3) aufweist.
7. Chip (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die unterhalb der Speichereinheit (5) realisierten Teile der integrierten Schaltung (9, 10, 11) in den Halbleiterschichten (3) verwirklicht sind.
8. Chip (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Material des unteren Teils (4) des Halbleitersubstrates (2) weitgehend aus Silizium besteht.
DE10015193A 2000-03-27 2000-03-27 Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten Withdrawn DE10015193A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10015193A DE10015193A1 (de) 2000-03-27 2000-03-27 Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten
US09/817,964 US20010023992A1 (en) 2000-03-27 2001-03-27 Highly integrated system-on-chip system with non-volatile memory unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10015193A DE10015193A1 (de) 2000-03-27 2000-03-27 Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten

Publications (1)

Publication Number Publication Date
DE10015193A1 true DE10015193A1 (de) 2001-10-25

Family

ID=7636573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10015193A Withdrawn DE10015193A1 (de) 2000-03-27 2000-03-27 Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten

Country Status (2)

Country Link
US (1) US20010023992A1 (de)
DE (1) DE10015193A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807086B2 (en) 2001-11-30 2004-10-19 Kabushiki Kaisha Toshiba Magnetic random access memory
US6912152B2 (en) * 2002-02-22 2005-06-28 Kabushiki Kaisha Toshiba Magnetic random access memory
UA77303C2 (en) * 2002-06-14 2006-11-15 Pfizer Derivatives of thienopyridines substituted by benzocondensed heteroarylamide useful as therapeutic agents, pharmaceutical compositions and methods for their use
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
US6788605B2 (en) * 2002-07-15 2004-09-07 Hewlett-Packard Development Company, L.P. Shared volatile and non-volatile memory
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6906939B2 (en) 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US7009909B2 (en) 2002-08-02 2006-03-07 Unity Semiconductor Corporation Line drivers that use minimal metal layers
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US7079442B2 (en) 2002-08-02 2006-07-18 Unity Semiconductor Corporation Layout of driver sets in a cross point memory array
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6836421B2 (en) 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US20040085463A1 (en) * 2002-11-06 2004-05-06 Manish Sharma Imaging system with non-volatile memory
JP3857658B2 (ja) * 2003-03-04 2006-12-13 株式会社東芝 磁気ランダムアクセスメモリ
US7079148B2 (en) * 2003-07-23 2006-07-18 Hewlett-Packard Development Company, L.P. Non-volatile memory parallel processor
US7264985B2 (en) * 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
US7539046B2 (en) * 2007-01-31 2009-05-26 Northern Lights Semiconductor Corp. Integrated circuit with magnetic memory
US9823846B2 (en) 2014-08-20 2017-11-21 Qualcomm Incorporated Systems and methods for expanding memory for a system on chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066556A1 (de) * 1998-06-16 1999-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikal integriertes mikroelektronisches system und verfahren zur herstellung
DE19912220A1 (de) * 1998-08-14 2000-02-24 Samsung Electronics Co Ltd Verfahren zur Herstellung eines Halbleiterspeicherbauelements mit hoher Dichte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066556A1 (de) * 1998-06-16 1999-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikal integriertes mikroelektronisches system und verfahren zur herstellung
DE19912220A1 (de) * 1998-08-14 2000-02-24 Samsung Electronics Co Ltd Verfahren zur Herstellung eines Halbleiterspeicherbauelements mit hoher Dichte

Also Published As

Publication number Publication date
US20010023992A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
DE10015193A1 (de) Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten
DE4018809C2 (de)
DE19740695C2 (de) Datenspeicher mit Mehrebenenhierarchie
DE69723182T2 (de) Ferroelektrischer speicher
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2617408B2 (de) Speichermodul für ein Datenverarbeitungsgerät mit Speicherhierarchie
DE3939337C2 (de)
DE2650574A1 (de) Speicher
DE4226825A1 (de) Halbleiterspeichervorrichtung mit einer blockauswahlfunktion mit geringem stromverbrauch
DE10038228A1 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers
DE102004006948A1 (de) Speichervorrichtung und Verfahren zum Lesen von Daten aus einer Speicherzelle
DE69831294T2 (de) Platzeffizienter Halbleiterspeicher
DE10227806A1 (de) Halbleiterspeichereinrichtung mit Hochgeschwindigkeitsbetrieb und Verfahren zum Verwenden und Entwerfen derselben
DE4119248A1 (de) Integrierter halbleiterschaltkreis
DE19924288B4 (de) Integrierter Speicher
DE4226073C2 (de) Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung
DE3917558A1 (de) Halbleiterspeichereinrichtung
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE60118833T2 (de) Halbleiter-Speicher mit unterteilter Wortleitungstruktur
DE10059181C2 (de) Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür
DE3348201C2 (en) Semiconductor memory device
DE2946633C2 (de)
DE10130978C2 (de) RAM-Speicherschaltung mit redundanten Wortleitungen
DE10139725B4 (de) Integrierter dynamischer Speicher sowie Verfahren zum Betrieb eines integrierten dynamischen Speichers
DE3939314A1 (de) Halbleiterspeichereinrichtung mit einer mehrzahl von speicherfeldern mit verbessertem peripherem schaltkreisbereich und verbesserter verbindungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee