DE4119248A1 - Integrierter halbleiterschaltkreis - Google Patents

Description

Die Erfindung betrifft einen integrierten Halbleiterschaltkreis für elektronische Geräte, wie z. B. Computer, wobei der Halbleiterschaltkreis eine Einheit von DRAM-Zellen und eine Einheit mit nichtflüchtigen Zellen aufweist.

Konventionelle Speicher, bei denen die Information nichtflüchtig gemacht wird, enthalten ein NVRAM (Nonvolatile RAM=nichtflüchtiger RAM-Speicher), das, wie in Fig. 3 gezeigt ist, aus einem SRAM (statisches RAM) 30 besteht, an das Speichertransistoren 33a, 33b mit potentialfreiem Gate angeschlossen sind. In der Zeichnung sind die Bitleitungen mit 31a, 31b und die Wortleitungen mit 32a, 32b bezeichnet.

Hochintegration mit SRAMs ist nachteilig, da die für eine Speicherzelle benötigte Fläche groß ist.

Wie in der Japanischen Offenlegungsschrift Tokkosho 62-1 85 376 (Japanische Anmeldenummer sho 62-17 450) gezeigt wird, enthalten andere konventionelle Speicher, bei denen die Information in einem flüchtigen Speicher nichtflüchtig gemacht wird, ein nichtflüchtiges DRAM, welches wie in Fig. 4 aus einem DRAM besteht, das einen zusätzlichen zweiten Kondensator enthält. In der Zeichnung bedeuten 41 eine Bit-Leitung, 42 einen ersten Kondensator, 43 einen Transistor, 44 eine Wort-Leitung, 45 und 47 weitere Leitungen sowie 46 ein zweiter Kondensator mit einem ferroelektrischen Dielektrikum.

Es ist unzweckmäßig, den ersten Kondensator 42 mit einer kleinen Kapazität auszulegen, da sich eine große parasitäre Kapazität durch den zweiten Kondensator 46 und diejenige Kapazität ergibt, die sich zwischen Leitung 47 und Nullpotential im Betrieb des DRAMs einstellt.

Als Folge einer größeren Kapazität läßt sich auch in diesem Beispiel eine Höchstintegration nur schwer durchführen, da die benötigte Fläche der Speicherzelle groß ist.

Aufgabe der Erfindung ist es, einen integrierten Halbleiterschaltkreis mit einer kleinen Anzahl von Bauteilen und einer hohen Integrationsdichte zu schaffen.

Die Aufgabe wird erfindungsgemäß durch einen Halbleiterschaltkreis gemäß Anspruch 1 gelöst.

Erfindungsgemäß wird die Information in einem DRAM nichtflüchtig gemacht, indem ein Kondensator mit einem ferroelektrischen Dielektrikum verwendet und ein Schalttransistor zum Laden und Entladen des Kondensators benutzt wird. Da das Auswachsen parasitärer Kapazitäten beim Betrieb des DRAMs sehr klein ist, kann auch die Fläche für den ersten Kondensator im DRAM klein gehalten werden.

Ein erfindungsgemäßer integrierter Halbleiterschaltkreis besitzt eine kleine Anzahl von Bauelementen, so daß er geeignet ist mit hoher Integrationsdichte ausgeführt zu werden.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den folgenden Ausführungsbeispielen in Zusammenhang mit der Zeichnung und den Ansprüchen; es zeigt

Fig. 1 ein Schaltschema eines Ausführungsbeispiels für einen integrierten Halbleiterspeicher, der eine DRAM-Zelle und eine erfindungsgemäße nichtflüchtige Speicherzelle aufweist;

Fig. 2 ein Schaltschema eines weiteren Ausführungsbeispiels für einen integrierten Halbleiterspeicher, der eine DRAM-Zelle und eine erfindungsgemäße nichtflüchtige Speicherzelle aufweist;

Fig. 3 ein Schaltschema für einen konventionellen nichtflüchtigen Speicher;

Fig. 4 ein Schaltschema für einen anders aufgebauten konventionellen nichtflüchtigen Speicher;

Fig. 5 ein Zeitdiagramm für Speichern von Information in der DRAM-Zelle und der nichtflüchtigen Zelle gemäß Fig. 1;

Fig. 6 ein Zeitdiagramm für das Lesen von Information aus der nichtflüchtigen Zelle in die DRAM-Zelle gemäß Fig. 1;

Fig. 7 ein Zeitdiagramm für Speichern von Information in der DRAM-Zelle und der nichtflüchtigen Zelle gemäß Fig. 2;

Fig. 8 ein Zeitdiagramm für das Lesen von Information aus der nichtflüchtigen Zelle und den Transfer der Information zur Bit-Leitung gemäß dem Schaltschema nach Fig. 2.

Fig. 1 zeigt ein Schaltschema für ein Bit eines erfindungsgemäßen integrierten Halbleiterspeichers mit einem DRAM aus einem Transistor und einem Kondensator. Ein Transistor 3 ist mit seiner Sourceelektrode an einer Bit- Leitung 1, mit seiner Gateelektrode an einer Wort-Leitung 4 und mit seiner Drainelektrode an einer Elektrode eines Kondensators 2 angeschlossen, wobei der Kondensator 2 ein paraelektrisches Dielektrikum hat und mit der anderen Elektrode an einer Leitung 5 anliegt. Die Drainelektrode des Transistors 3 ist mit der Sourceelektrode eines Transistors 8 verbunden, wobei die Drainelektrode des Transistors 8 an einer Elektrode eines Kondensators 6 angeschlossen ist, der ein ferroelektrisches Dielektrikum hat. Die Gateelektrode des Transistors 8 ist an eine Leitung 9 und die Gegenelektrode des Kondensators 6 an eine Leitung 7 angeschlossen.

Da ferroelektrische Dielektrika Hystereseschleifen bezüglich der Polarisations- Spannungskennlinie aufweisen, wird ein nichtflüchtiger Betrieb durch stabile Polarisationszustände erzielt, die bei den Hystereseschleifen im oberen und unteren Kennlinienteil auftreten.

Information, die dem oberen und unteren Teil der Kennlinie entspricht, wird dadurch verfügbar, daß Spannung an den Kondensator mit ferroelektrischem Dielektrikum angelegt wird. Die Schaltung aus einer Bit-Leitung 1, einer Wort- Leitung 4, einer Leitung 5, einem Transistor 3 und einem Kondensator 2 wird im folgenden mit dem Begriff DRAM-Zelle 11 bezeichnet, wogegen die Schaltung aus einer Leitung 9, einer Leitung 7, einem Transistor 8 und einem Kondensator 6 als nichtflüchtige Zelle 12 benannt wird. Wenn der erfindungsgemäße integrierte Halbleiterschaltkreis als flüchtiger Speicher benutzt wird, ist der Transistor 8 nicht leitend, wogegen die DRAM-Zelle 11 und die nichtflüchtige Zelle 12 elektrisch voneinander getrennt sind, so daß ein alleiniger Betrieb der DRAM- Zelle 11 erfolgt. Eine Operation zum Speichern einer Information in der DRAM- Zelle 11 und in der nichtflüchtigen Zelle 12 ist im Zeitdiagramm der Fig. 5 gezeigt. Ein Signal B wird am Zeitpunkt t1 auf die Bit-Leitung, ein Signal W wird am Zeitpunkt t2 und die Wort-Leitung und ein Signal L1 wird am Zeitpunkt t3 auf die Leitung 9 gegeben. Obwohl die anzulegenden Signale in der Reihenfolge der Fig. 1 angelegt sein können, wenn es Zeitdifferenzen zwischen diesen Zeitpunkten gibt, können diese auch gleichzeitig angelegt werden. Falls es Zeitunterschiede bei den Endzeiten t4, t5, t6 bei der Beendigung der Signale B, W, L1 gibt, enden die Signale in der Reihenfolge, wie sie in Fig. 5 gezeigt sind. Sie können aber auch gleichzeitig enden. Eine Spannung Vc1 entsteht zwischen den beiden Elektroden des Kondensators 2 mit paraelektrischem Dielektrikum, wobei die Spannung Vc1 durch die Signale B, W, L1 verursacht ist und sich aufgrund der Ladung aufbaut, die im Kondensator 2 während der Zeit T2 gespeichert wird. Eine Spannung Vc2 zwischen den beiden Elektroden des Kondensators 6 mit einem ferroelektrischen Dielektrikum, wird aufgrund der Ladung erzeugt, die im Kondensator 6 während der Zeit T1 zwischen den Zeitpunkten t3 und t4 gespeichert wird. Da der Kondensator 6 ein ferroelektrisches Dielektrikum hat, das während der Zeit T1 umgekehrt polarisiert ist, wird die Information beim Zeitpunkt t4 beibehalten, auch wenn die Energieversorgung nach dem Zeitpunkt t4 ausgeschaltet wird. Während dieser Zeit ist es nötig, daß die Leitungen 5 und 7 auf Nullpotential gelegt sind.

Fig. 6 zeigt ein Zeitdiagramm für das Auslesen von Information aus einer nichtflüchtigen Zelle 12 und Transfer der Information in eine DRAM-Zelle 11.

Das Lesen der nichtflüchtigen Zelle 12, wird dadurch bewirkt, daß ein Signal L1 am Zeitpunkt s1 auf die Leitung 9 und ein Signal L2 am Zeitpunkt s2 auf die Leitung 7 gegeben wird, nachdem die Zellen einen Zustand einnehmen (nach dem Zeitpunkt t6 in Fig. 5), bei dem Information nichtflüchtig in die nichtflüchtige Zelle 12 geschrieben wurde. Im Falle einer Zeitdifferenz zwischen den Zeitpunkten s1, s2 werden die Eingangssignale L1, L2 in der in Fig. 6 dargestellten Reihenfolge angelegt. Diese Signale L1, L2 können auch zum gleichen Zeitpunkt angelegt werden. Wenn es eine Zeitdifferenz zwischen den Ereignissen s3, s4 gibt, bei denen die Signale L1 und L2 enden, enden die Signale in der in Fig. 6 gezeigten Reihenfolge. Diese Signale können aber auch gleichzeitig enden. Durch die Signale L1, L2 wird der Kondensator 6 umgekehrt polarisiert und entlädt sich während des Zeitraums S1, der zwischen den Zeitpunkten s2, s3 liegt. In der Zwischenzeit und zwar während des Zeitraums s1 lädt sich der über den Transistor 8 mit dem Kondensator 6 verbundene Kondensator 2 auf, und die Information in der DRAM-Zelle 11 geht nach der Speicherinhalts-Wiederherstellung verloren. Während dieser Zeit ist es notwendig, daß der Transistor 3 sperrt und die Leitung 5 auf Nullpotential liegt. Die Leitung 5 dient zur Stabilisierung der Spannung einer Elektrode des Kondensators 2 beim Speichern und Lesen der DRAM-Zelle 11. Die Leitung 7 hält die Spannung einer Elektrode des Kondensators 6 beim Speichern und Lesen der nichtflüchtigen Zelle 12 konstant. Die Leitung 9 dient zur Auswahl der nicht­ flüchtigen Zelle 12. Die Bit-Leitung 1 dient einerseits zur Speicherung von Information in der DRAM-Zelle 11 und der nichtflüchtigen Zelle 12 und andererseits zum Lesen der DRAM-Zelle 11 und der nichtflüchtigen Zelle 12. Die Wort-Leitung 4 dient zur Auswahl der DRAM-Zelle 11.

Das oben beschriebene Ausführungsbeispiel der Erfindung zeigt, daß ein flüchtiges DRAM als nichtflüchtiger Speicher benutzt werden kann, wenn zusätzlich ein Transistor und ein Kondensator mit einem ferroelektrischen Dielektrikum eingesetzt werden. Das ermöglicht die Herstellung einer integrierten Halbleiterschaltung mit hoher Dichte.

Fig. 2 zeigt ein Schaltschema für ein Bit einer erfindungsgemäßen integrierten Halbleiterschaltung. Die Sourceelektrode eines Transistors 3 ist mit einer Bit- Leitung 1, die Gateelektrode ist mit einer Wort-Leitung 4 und die Drainelektrode mit einer Elektrode eines Kondensators 2 verbunden, der ein paraelektrisches Dielektrikum hat und dessen Gegenelektrode mit der Leitung 5 verbunden ist. Die Bit-Leitung und die Sourceelektrode eines Transistors 8 sind miteinander verbunden. Eine Gateelektrode des Transistors 8 ist an einer Leitung 9 angeschlossen und die Drainelektrode des Transistors 8 ist mit einer Elektrode eines Kondensators 6 verbunden, der ein ferroelektrisches Dielektrikum hat. Die Gegenelektrode des Kondensators 6 ist mit einer Leitung 7 verbunden. Die Schaltung aus einer Bit-Leitung 1, einer Wort-Leitung 4, einer Leitung 5, einem Transistor 3 und einem Kondensator 2 wird im folgenden DRAM-Zelle 11 genannt, wogegen eine Schaltung aus einer Leitung 9, einer Leitung 7, einem Transistor 8 und einem Kondensator 6 im folgenden als nichtflüchtige Zelle 12 bezeichnet wird. Wenn der erfindungsgemäße integrierte Halbleiterschaltkreis als flüchtiger Speicher benutzt wird, sperrt der Transistor 8 und die DRAM-Zelle 11 sowie die nichtflüchtige Zelle 12 sind elektrisch voneinander getrennt, so daß nur ein Betrieb der DRAM-Zelle möglich ist. Eine Operation zum Speichern der Information in der DRAM-Zelle 11 und der nichtflüchtigen Speicherzelle 12 ist im Zeitdiagramm der Fig. 7 gezeigt. Ein Signal B wird zum Zeitpunkt t1 an die Bit- Leitung 1, ein Signal W an die Wort-Leitung 4 zu einem Zeitpunkt t2 und ein Signal L1 zum Zeitpunkt t3 an die Leitung 9 angelegt. Obwohl in der Regel die Signale zu den Zeitpunkten t1, t2, t3 in der aus Fig. 7 entnehmbaren Reihenfolge angelegt werden, können diese auch gleichzeitig angelegt werden wenn es Zeitdifferenzen zwischen diesen Zeitpunkten gibt. Wenn es Zeitdifferenzen zwischen den Signalendpunkten t4, t5, t6 dieser Signale B, W, L1 gibt, können die Signale in der in Fig. 7 gezeigten Reihenfolge enden. Eine Spannung Vc1, die zwischen den Elektroden des Kondensators 2 erzeugt wird, der ein paraelektrisches Dielektrikum hat, wird, durch die Signale B, W, L1 verursacht, aufgrund der Ladung aufgebaut, die im Kondensator C2 während der Zeit T2 gespeichert wird. Eine Spannung Vc2, die zwischen den beiden Elektroden des Kondensators 6 mit ferroelektrischem Dielektrikum erzeugt wird, baut sich durch die Ladung auf, die im Kondensator während der Zeit T1 zwischen den Zeitpunkten t3 und t4 gespeichert wird. Da der Kondensator 6 ein ferroelektrisches Dielektrikum enthält, das während der Zeit T1 umgekehrt polarisiert wird, wird die Information am Zeitpunkt t4 beibehalten, auch wenn die Energieversorgung nach dem Zeitpunkt t4 ausgeschaltet wird. Während dieser Zeit sollten die Leitungen 5 und 7 auf Nullpotential liegen. Fig. 8 zeigt ein Zeitdiagramm für eine Operation zum Lesen aus der nichtflüchtigen Zelle 12 und zum Transfer zur Bit-Leitung 1. Eine Leseoperation aus der nichtflüchtigen Zelle 12 wird dadurch bewirkt, daß ein Signal L1 zum Zeitpunkt s1 an die Leitung 9 und ein Signal L2 zum Zeitpunkt s2 an die Leitung 7 gelegt wird, nachdem die Zellen sich in einem Zustand befinden (nach einem Zeitpunkt t6 in Fig. 7), bei dem Information nichtflüchtig in die nichtflüchtige Zelle 12 geschrieben wurde. Wenn es Zeitunterschiede zwischen den Zeitpunkten s1 und s2 gibt, werden die Signale L1 und L2 in der in Fig. 8 dargestellten Reihenfolge angelegt. Diese Signale L1 und L2 können aber auch gleichzeitig angelegt werden. Wenn es eine Zeitdifferenz zwischen den Zeitpunkten s3 und s4 gibt, an denen die Signale L1 und L2 enden, hören sie in der in Fig. 8 gezeigten Reihenfolge auf. Diese Signale können auch gleichzeitig enden. Durch die Signale L1, L2 wird der Kondensator 6 umgekehrt polarisiert und während des Zeitintervalls S1 zwischen den Zeitpunkten s2, s3 entladen. Entsprechend liegt die Information, die in der flüchtigen Zelle 12 gespeichert ist auf der Bit-Leitung 1. Während dieser Zeit ist der Transistor 3 gesperrt.

Erfindungsgemäß kann, wie oben beschrieben, ein flüchtiges DRAM als nichtflüchtiger Speicher benutzt werden, indem ein Transistor und ein Kondensator zum DRAM hinzugefügt werden, wobei der Kondensator ein ferroelektrisches Dielektrikum hat. Das ermöglicht die Herstellung nichtflüchtiger integrierter Halbleiterschaltkreise mit höherer Integrationsdichte.

Claims (9)

1. Integrierter Halbleiterschaltkreis der Speicherzelle mit einem DRAM, der aus einem Transistor (3) mit einer Gateelektrode und zwei als Drain- und Sourceelektrode bezeichneten Hauptelektroden sowie einem ersten Kondensator (2) besteht, wobei die Gateelektrode mit einer Wort-Leitung (4), eine Hauptelektrode mit einer Bit-Leitung (1) und die andere Hauptelektrode mit einer Seite des ersten Kondensators (2) verbunden ist, die mit seinen anderen Seiten an einer Bezugsspannungsleitung (5) liegt, gekennzeichnet durch

• - einen zweiten Transistor (8), der mit einer seiner Hauptelektroden mit einer Hauptelektrode des ersten Transistors (3) verbunden ist,
• - einen zweiten Kondensator (6), dessen eine Seite mit der anderen Hauptelektrode des zweiten Transistors (8) verbunden ist,
• - eine zweite Leitung (9), die mit der Gateelektrode des zweiten Transistors (8) verbunden ist, und
• - eine dritte Leitung (7), die mit der anderen Seite des zweiten Kondensators (6) verbunden ist.

2. Integrierter Halbleiterschaltkreis nach Anspruch 1, dadurch gekennzeichnet
- daß jeweils eine Hauptelektrode des Transistors (3) und des zweiten Transistors (8) mit der Bit-Leitung (1) verbunden ist.

3. Integrierter Halbleiterschaltkreis nach Anspruch 2, dadurch gekennzeichnet,
- daß die eine Hauptelektrode des zweiten Transistors (8) am Verbindungspunkt der anderen Hauptelektrode des ersten Transistor (3) mit dem ersten Kondensator (2) liegt.

4. Integrierter Halbleiterschaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
- daß der zweite Kondensator (6) ein ferroelektrisches Dielektrikum hat.

5. Integrierter Halbleiterschaltkreis nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet,

• - daß der Schaltkreis mehrere Speicherzellen aufweist,
• - daß die Kapazität des Kondensators (6) elektrisch von dem DRAM abschaltbar ist.

6. Integrierter Halbleiterschaltkreis nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet,

• - daß er eine Mehrzahl von dynamischen Speicherzellen (11) enthält,
• - daß die dynamischen Speicherzellen (11) über eine Mehrzahl von Bit- Leitungen (1) und Wort-Leitungen (4) auswählbar sind,
• - daß Speichermittel (3) vorhanden sind, mit denen Information in die Speicherzelle (11) einschreibbar und auslesbar wird,
• - daß zusätzlich zu jeder dynamischen Speicherzelle (11) auch eine nichtflüchtige Speicherzelle (12), die den Kondensator (6) enthält, auswählbar ist, und
• - daß Übertragungsmittel (8) vorhanden sind, mit denen jeder nichtflüchtigen Speicherzelle (12) beim Schreiben dieselbe Information, wie der dynamischen Speicherzelle (11) zuführbar ist.

7. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet,
- daß Übertragungsmittel (8) vorhanden sind, mit denen die Information vom Kondensator (6) in ein informationsspeicherndes Element (2) der dynamischen Speicherzelle (11) übertragbar ist.

8. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet,
- daß das informationsspeichernde Element einer dynamischen Speicherzelle (11) ein Kondensator (2) mit paraelektrischem Dielektrikum ist.

9. Integrierte Halbleiterschaltung nach Anspruch 6 bis 8, dadurch gekennzeichnet,
- daß Schaltmittel (8) vorhanden sind, mit denen die Information im Kondensator (6) auf Bit-Leitung (1) oder Wort-Leitung (4) schaltbar ist.