DE2041959A1 - Randomspeicher - Google Patents

Randomspeicher

Info

Publication number
DE2041959A1
DE2041959A1 DE19702041959 DE2041959A DE2041959A1 DE 2041959 A1 DE2041959 A1 DE 2041959A1 DE 19702041959 DE19702041959 DE 19702041959 DE 2041959 A DE2041959 A DE 2041959A DE 2041959 A1 DE2041959 A1 DE 2041959A1
Authority
DE
Germany
Prior art keywords
memory
storage
data lines
memory element
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702041959
Other languages
English (en)
Inventor
Reed John Anthony
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shell Internationale Research Maatschappij BV
Original Assignee
Shell Internationale Research Maatschappij BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shell Internationale Research Maatschappij BV filed Critical Shell Internationale Research Maatschappij BV
Publication of DE2041959A1 publication Critical patent/DE2041959A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Randomspeicher,
Die Erfindung betrifft einen Randomspeicher, auch Speicher mit wahlfreiem Zugriff genannt, der aus bistabilen, !Feldeffekttransistoren umfassenden Speicherelementen aufgebaut ist.
Es sind bereits derartige Speicher mit Metalloxyd-Silicium-Peldeffekttransistoren, kurz MOSPET genannt, bekannt geworden, bei denen die Wirkungsweise der einzelnen Speicherelemente auf der Aufrechterhaltang einer kapazitiven Ladung am Gate eines MOSPET des Speicherelementes oder in einem speziellen kapazitiven Bauteil des Speicherelementes beruht. Die kapazitiven Ladungen neigen jedoch dazu, sich langsam abzubauen, wenn an einem Speicherelement während mehrerer Arbeitstakte keine Lese- oder Schreiboperation durchgeführt wird. Der Informationsinhalt aller Speicherelemente des Speichers muß deshalb in regelmäßigen Abständen regeneriert werden. Daher sind allen Speicherelementen des vorgeschlagenen Speichers separate Schaltuagsteile zur Regenerierung des Speicherelementen Inhalts und für den Zugriff zum Speicherelement während den Schreib- und Leseoperationen zugeordnet.
109814/1892
Der Erfindung liegt die Aufgabe zugrunde, einen Randomspeieher zu schaffen, bei welchem die erwähnten, den einzelnen Speicherelementen zugeordneten Schaltungsteile vermieden und dadurch eine ganze Reihe von Bauelementen für den Speicher eingespart sind.
Ausgehend von einem Randomspeieher mit bistabilen, Feldeffekttransistoren umfassenden Speicherelementen, welche an zwei Datenleitungen angeschlossen und über Adressenleitungen adressierbar sind, ist diese Aufgabe erfindungsgemäß dadurch gelöst, daß in jedem Speicherelement die beiden Batenleitungeii mit einem Anschlußpunkt festen Potentials jeweils über einen von zwei Schaltungszweigen des Speicherelemente verbunden sind, welche jeweils die Serienschaltung von Toren, und einem Speicher-MOSPET sind, der mit dem Spei eher -MOSi1ET des anderen Schaltungszweiges über Kreuz gekoppelt ist und von welchen Jeweils höchstens ein Schaltungszweig aufgrund eines mittels einer Spannungsquelle erzeugten Potentialdifferenz zwischen den Datenleitungen und dem Anschlußpunkt Strom fiJhrt, daß die Tore der Sehaltungszweige der Speicherelemente über die Adressen-Leitungen wahlweise derart sperrbar sind, daß beide Sehaltungszweige in Jedem außer dem adressierten Speicherelement stromfrei sind, und daß den Datenleitungen eine auf den Stromfluß im einen oder anderen Schaltungszweig des adressierten Speicherelements unterschiedlich ansprechende Detektoreinrichtung zugeordnet ist. -
Bei diesem Randomspeicher füiirsn alle Speicherelemente in
einem ihrer beiden Schaltiingszwe.ige Strom, so lange nicht ein bestimmtes ausgewähltes Speicherelement adressiert ist. Die erste der beiden Datenleitungen führt die Summe der Ströme aller derjenigen Speicherelemente, die sls'li In einen stabilen Zustand befinden, während die zweite Baten!eii?ung die Summe der Ströme der anderen Speicherelemente, welche sich im anderen, stabilen Zustand befinden j führt« Bei eioe.·: Adressierung verbleibt nur noch der
109814/1892
ι -1 /Λ l~
durch das adressierte Speicherelement ί liegende Stroa; -j er »: r ,-jiii dieses Speicherelementes ist anhand der Identität der D? ten;^itung, durch welche dieser Strom fließt, erkennbar. Zur Erkennung dieser Identität ist eine entsprechende Detektoreinrichtung vorgesehen. Während der Adressierung eines Speicherelementen ζην. Zwecke des Lesens oder Schreibens wird der Zustand <le.;? nicht adressierten Speicherelemente durch Aufrechterhaltung einer kapazitiven Ladung bewahrt. Solange kein bestimmtes Speicher ela::<--:t adressiert ist, sind die Tore in den Schaltungszwei, "ri aller Speicherelemente geöffnet, so daß deren Inhalt kontinuierlich regeneriert, bzw. erneuert wird.
Das Einschreiben einer Information in ein Speicherelement ist am einfachsten dadurch erreichbar, daß die Potentialdifferenz zwischen den Datenleitungen und dem Anschlußpunkt festen Potentials wahlweise bei jeder der beiden Datenleitungen einzeln abschaltbar ist. Befindet sich der Ansohlußpunkt auf Masse-Potential, genügt es zum Abschalten der Potentialdifferenz, die er" oder andere Datenleitung an Masse zu legen..
Die beiden Datenleitungen sind vorzugsweise jeweils über eine Lastimpedanz an die gegen den Anschlußpunkt festen Potentials arbeitende Spannungsquellß angeschlossen, Ais Lastimpedanz genügen bereits einfache Ohm*sehe Widerstände. Der Zustand eines adressierten Speicherelementes kann dann dadurch bestimmt werden, daß der Spannungsabfall längs des Widerstandes, welcher den Strom des adressierten Speicherelementes führt, festgestellt wird.
Andere Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor·
Die Erfindung ist mit weiteren vorteilhaften Einzelheiten im folgenden anhand einer schematischen Zeichnung an einem Aus-
1098 U/1892
2U41959
fuhrungsbeispiel näher erläutert. Die einzige Figur der Zeichnung zeigt das SchaltTDild eines Speicherelementes eines Randomspeichers nach der Erfindung sowie der zugeordneten, gemeinsamen Lese- und Schreibschaltung.
Der erfindungsgemäße Randomspeieher umfaßt eine Vielzahl von Speicherelementen 10 in Matrix-Anordnung, von denen eines in der Figur innerhalb des gestrichelten Rechtecks geneigt ist. Jedes Speicherelement 10 ist im Prinzip einer Flipflop-Schaltung aus :;wei Schaltungszweigen 12 und 14. Der Schaltungszweig 12 umfaßt drei in Serie geschaltete MOSFETS, von denen einer als Tor 16 für die X-Adresse, der nächste als Tor 18 für die Y-Adresse und der letzte als Speicher-MOSFET 20 wirkt. Entsprechend umfaßt der Schaltungszweig 14 ein Tor 22 für die X-Adresse, ein Tor 24 für die Y-Adresse und einen Speicher-MOSFET 26. Bei allen Speicherelementen des Speichers mit der gleichen X-Adresse sind die Gateelektroden der Tore bzw. MOSFETS für die X-Adresse an eine gemeinsame X-Adressen-Leitung 42 angeschlossen. In entsprechender Weise sind die Gateelektroden der Tore für die Y-Adresse aller Speicherelemente mit der gleichen Y-Adresse an eine gemeinsame Y-Adressen-Ieitung angeschlossen.
Zum Betrieb des Speichers „wird dessen entsprechend bezeichneter Anschluß an eine Spannungsquelle angeschlossen, die sine gleichbleibende, negative Gleichspannung -V-ηπ liefert, über zwei Lastwiderstände 28 und 30 teilt sich ein entsprechendes Potential zwei leitungen 32 bzw« 34 mit. Die beiden Leitungen werden im Hinblick auf ihre Funktion während des Schreibens und Lesens von Daten inverse Datenleitung 32 und Datenleitung 34 genannt. An die beiden Datenleitungen 32 und 34 sind alle oder ein Teil der Speicherelemente 10 einer Matrix angeschlossen.
Die Impedanz der Lastwiederstände 28 und 30 ist ausreichend niedrig, eo daß die inverse Datenleitung 32 und die Datenleitung
- 5 -109814/1892
-5- 2U41959
34 auf einem deutlich negativen Potential auch dann bleiben, wenn alle Speicherelemente der Matrix stromführend sind. Das Speicherelement 10 der Zeichnung hat zwei stabile Zustände. In einem dieser beiden Zustände, dem Zustand mit dem Schaltwert "1"j fließt negativer Strom von der Spannungsquelle -V-Q0 über den lastwiderstand 28 und die Datenleitung 32 zum Schaltungszweig 12 des Speicherelementes 10. In diesem Schaltungszweig 12 liegen die MOSi1ETS 16, 18 und 20 in Serie zwischen der inversen Datenleitung 32 und dem auf Masse befindlichen, mit dem Schaltungszweig 14 gemeinsamen Anschlußpunkt 52. Mit Masse ist hier das feste Potential des Substrates der MOSPETS oder des Chips, auf welchem die MOSPETS als integrierte Schaltung ausgebildet sind, bezeichnet.
Die relativen Leitwiderstände der MOSPETS 16, 18 und 20 stehen in einem solchen Verhältnis zueinander, daß der Verbindungspunkt 36 bei einem Stromfluß im Schaltungszweig 12 wegen der entsprechenden Spannungsteilung zwischen den MOSPETS 16, 18 und 20 auf einem Potential bleibt, das weniger negativ als die Schwellenspannung der Gateelektrode des Speicher-MOSPETS 26 ist.
Der Speicher-MOSPET 26 ist dadurch gesperrt, so daß kein Strom durch den SchaltungBzweig-14 fließen kann und der Verbindungspunkt 38 das negative Potential der Datenleitung 34 annimmt. Dieser Zustand des Verbindungspunktes 38 hält natürlich das Gate des Speicher-MOSPETS 20 auf einem Potential, das negativer als die Schwellenspannung ist und daher den Speicher-MOSPET aurch schaltet.
In umgekehrter Weise drückt sich der Zustand mit den Schaltwert "0" beim Speicherelement 10 durch einen Stromfluß im Schaltungszweig 14 und durch entsprechende Stromlosigkeit des Schaltungszwelges 12 aus.
109814/1892
-6- 2Ü41959
Bei obiger Erläuterung wurde von der Voraussetzung ausgegangen, daß sowohl die Y-Adressen-Leitung 40 als auch die X-Adressen-Leitung 42 ständig derart aktiviert bzw. angesteuert ist, daß die MOSPETS 16, 18,.22 und 24 leitfähig sind. Tatsächlich sind im Normalzustand des erfindungsgemäßen Randomspeichers alle Y-Adressen-Leitungen und alle X-Adressen-Leitungen aktiviert.
Soll nun aus einem bestimmten Speicherelement, beispielsweise dem Speicherelement 10 der Zeichnung, Information ausgelesen werden, werden alle Y-Adresse-leitungen mit Ausnahme der leitung 40 und alle X-Adressen-Leitungen mit Ausnahme der Leitung 42 an Masse gelegt. Dies unterbricht die Schaltungsverbindung zwischen der inversen Datenleitung 32 und dem Verbindungspunkt 36 und zwischen der Datenleitung 34 und dem Verbindungspunkt bei allen Speicherelementen mit Ausnahme des adressierten Speicherelementes 10. In diesem Zustand hängt der Stromfluß in den Datenleitungen 32 und 34 ausschließlich vom Zustand des adressierten Speicherelementes 10 ab.
Wenn sich das Speicherelement 10 im Zustand mit dem Schaltwert "1" befindet, wie es zuvor unterstellt wurde, fließt Strom durch den Widerstand 28, die inverse Datenleitung 32 und den Schaltungszweig 12, jedoch nicht durch den Widerstand 30, die Datenleitung 34 und den Schaltungszweig 14. Entsprechend bildet sich ein Spannungsabfall am Lastwiderstand 28, jedoch nicht am Lastwiderstand 30 aus. Daraus folgt, daß der Datenanschluß 44 das Potential -V00 annimmt, während der inverse Datenanschluß 46 auf ein Potential gelangt, das gegenüber Masse kleiner als -ν™ ist. Die entsprechende Potentialdifferenz kann mit einer dazu geeigneten, nicht gezeigten Detektoreinrichtung zum Auslesen festgestellt werden und stellt das Ausgangssignal beim Lesen des Speicherelementes 10 dar* ■ ·
109814/1892
(^ 0419 59
Wenn nun der Schaltwert "O" In das Speicherelement 10 ti.L.igeschrieben werden soll, wird, während das Speicherelement 10 noch adressiert ist, das Schreibtor 48 kurzzeitig durchgesehaitet, Indem seiner Gateelektrode ein Impuls zugeführt wird. Dadurch üimmt die Datenleitung 34 das Potential von Masse an und obonialls der Verbindungspunkt 38, da die Tore 22 und 24 zu dieser. Zeitpunkt durchgeschaltet sind. Sobald jedoch das Potential des Verbin» dungspunktes 38 weniger negativ als die Schwellensparnung de*; Speicher-MOSPET 20 wird, sperrt dieser und unterbricht den Stromfluß im Schaltungszweig 12. Daraufhin nimmt der Verbindungspunkfc 36 das negative Potential der inversen Datenleitung 32 an, was zum Durchschalten des Speieher-MOSPET 26 führt. Wird nun das Schreibtor 48 gesperrt, nimmt die Datenleitung 34 wieder ihr normales negatives Potential an, jedoch fließt der Strom nun über die Datenleitung 34 und den Schaltungszweig 14 anstatt über die inverse Datenleitung 32 und den Schaltungszweig 12. Aufgrund der Spannungsteilung an den MOSFETS ??, 24 und 26 bleibt der Verbindungspunkt 38 auf einem Potential, das weniger negativ j die Schwellenspannung des MOSEST 20 isfc, so daß sich wieder sjη stabiler Zustand des Speicherelemeiitea einstellt.
Wenn in das adressierte Speicherelement 10 der Schaltwert "1" eingeschrieben werden soll, wird der SehreiΌImpuls einfach dem Schreibtor 50 anstatt dem Schreibtor 48 sugeführt.
Was die nicht adressierten Speicherelemente der Matrix betrifft, so sind deren Tore 16 und 22 für die X-Adresse und/oder deren Tore 18 und 24 für die Y-Adresse während einer lese- oder Schreiboperation mit dem Speicherelement 10 gesperrt, da die zu ihnen führende X-und/oder Y.-Adressen-Leitung an Masse liegt. Ihr Zustand wird dann dadurch bewahrt, daß beispielsweise bei einem den Schaltwert "1" führenden Speicherelement das Potential des Verbindungspunktes 36 über den Speieher-MOSPET 20 noch näher an
1O0SU/1892 BADORiQlNAL
Masse liegt 9 Jedcch äß% Terbinäungspuiikt" 38 wegen des gesperrten 'Speicher-MOSFEÜ? 26fein Masse-Potential annehmen kann und in diesem Zustand durch die kapazitive ladung der Gateelektrode des Speicher-MOSPET 20 gehalten wird.
Fach einer lese- und Schreiboperation am Speicherelement 10 wird die gange Matrix durch Ansteuerung bsw. Aktivierung aller Y-Adressen-leitungen und aller X-Adressen^Leitungen der Matrix in den Normalzustand zurückgebracht.
Die Erfindung -wurde zwar unter.Bezugnahme auf ein Speicherelement mit MOSi1ETS vomp-Kanal-Anreichungstyp beschrieben, jedoch liegt es genauso im Bereich der Erfindung, Speicherelemente mit anderen MOSEET oder IGPET-iypen (IGlET = Isolxerachicht-Pelcleffekttransistor) zu verwenden.
fatentatisprtäche t
1 Ö 9 8 1 4 / 1 8 Ö % BAD ORlQiNAL

Claims (1)

  1. Patentansprüche
    (ij Randomspeieher mit bistabilen, PeldeffektMimiassenaen Speicherelementen, welche an zwei Datenleitungen angeschlossen und über Adressen-Leitungen adressierbar sind, dadurch gekennzeichnet, daß in jedem Speicherelement (10) die beiden Datenleitungen (32, 34) mit einem Anschlußpunkt (52) festen Potentials jeweils über einen von zwei Schaltungszweigen (12, 14) des Speicherelements verbunden sind, welche jeweils die Serienschaltung von Toren (16, 18; 22, 24) und einem Speicher-MOSFET (20, 26) sind, der mit dem Speicher-MOSFET des anderen Schaltungszweiges über Kreuz gekoppelt ist, und von welchen jeweils höchstens ein Schaltungszweig aufgrund einer mittels einer Spannungsquelle (Vj>q) erzeugten Potentialdifferenz zwischen den Datenleitungen und dem Anschlußpunkt Strom führt, daß die Tore der Schaltungszweige der Speicherelemente über die Adressen-Leitungen (40; 42) wahlweise derart sperrbar sind, daß beide Schaltungszweige in jedem außer dem adressierten Speicherelement stromfrei sind, und daß den Datenleitungen eine auf den Stromfluß im einen oder anderen Schaltungszweig des adressierten Speicherelementes unterschiedlich ansprechende Detektoreinrichtung zugeordnet ist.
    2. Randomspeieher nach Anspruch 1, dadurch g e k e η η zeich n;e t , daß die beiden Datenleitungen (32; 34) jeweils Über eine Lastimpedanz (28; 30) an die gegen den Anschlußpunkt (52) festen' Potentials arbeitende Spannungsquelle (Vtjq) angeschlossen sind.
    1098 U/1892
    3. Randomspeieher nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Potentialdifferenz zwischen den Datenleitungen (32; 34) und dem Anschlußpunkt (52) festen Potentials für eine Schreiboperation wahlweise bei jeder der beiden Datenleitungen einzeln abschaltbar ist.
    4. Randomspeicher nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß jeder Schaltungszweig (12; 14) der Speicherelemente (10) zwei unmittelbar zusammengeschaltete Tore (16,18; 22, 24)in Serie mit einem Speicher-MOSPET (20; 26) enthält, von denen eines mit einer X-Adressen-leitung (42) und das andere mit einer Y-Adressen-Leitung (40) verbunden ist.
    5. Randomspeicher nach Anspruch 1, 2, 3 oder 4, dadurch g ekennzeich.net , daß in jedem Speicherelement (10) das Gate des Speicher-MOSPET (20; 26) jeden Schaltungszweiges (12; 14) an den Verbindungspunkt (38; 36) des Speieher-MOSPET mit den Toren (24» 26; 18, 20) des jeweils anderen Schaltungszweiges angeschlossen ist.
    109.814/1892
DE19702041959 1969-08-25 1970-08-24 Randomspeicher Pending DE2041959A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85265769A 1969-08-25 1969-08-25

Publications (1)

Publication Number Publication Date
DE2041959A1 true DE2041959A1 (de) 1971-04-01

Family

ID=25313907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702041959 Pending DE2041959A1 (de) 1969-08-25 1970-08-24 Randomspeicher

Country Status (5)

Country Link
US (1) US3550097A (de)
BE (1) BE755189A (de)
DE (1) DE2041959A1 (de)
FR (1) FR2059664A1 (de)
NL (1) NL7012521A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678473A (en) * 1970-06-04 1972-07-18 Shell Oil Co Read-write circuit for capacitive memory arrays
US3764825A (en) * 1972-01-10 1973-10-09 R Stewart Active element memory
US3753011A (en) * 1972-03-13 1973-08-14 Intel Corp Power supply settable bi-stable circuit
US3836892A (en) * 1972-06-29 1974-09-17 Ibm D.c. stable electronic storage utilizing a.c. stable storage cell
US3757313A (en) * 1972-06-29 1973-09-04 Ibm Data storage with predetermined settable configuration
US3949383A (en) * 1974-12-23 1976-04-06 Ibm Corporation D. C. Stable semiconductor memory cell
US3969708A (en) * 1975-06-30 1976-07-13 International Business Machines Corporation Static four device memory cell
US4161663A (en) * 1978-03-10 1979-07-17 Rockwell International Corporation High voltage CMOS level shifter
US4209851A (en) * 1978-07-19 1980-06-24 Texas Instruments Incorporated Semiconductor memory cell with clocked voltage supply from data lines
US4349894A (en) * 1978-07-19 1982-09-14 Texas Instruments Incorporated Semiconductor memory cell with synthesized load resistors
US4334293A (en) * 1978-07-19 1982-06-08 Texas Instruments Incorporated Semiconductor memory cell with clocked voltage supply from data lines
US4236229A (en) * 1978-07-19 1980-11-25 Texas Instruments Incorporated Semiconductor memory cell with synthesized load resistors
US4316264A (en) * 1980-01-08 1982-02-16 Eliyahou Harari Uniquely accessed RAM
EP0040436B1 (de) * 1980-05-20 1986-04-30 Kabushiki Kaisha Toshiba Halbleiter-Bauelement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447137A (en) * 1965-05-13 1969-05-27 Bunker Ramo Digital memory apparatus
US3490007A (en) * 1965-12-24 1970-01-13 Nippon Electric Co Associative memory elements using field-effect transistors

Also Published As

Publication number Publication date
BE755189A (fr) 1971-02-24
US3550097A (en) 1970-12-22
NL7012521A (de) 1971-03-01
FR2059664A1 (de) 1971-06-04

Similar Documents

Publication Publication Date Title
DE3123611C2 (de)
DE69027065T2 (de) Halbleiterspeicheranordnung
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE3936676A1 (de) Pufferschaltkreis fuer eine mit verschiedenen versorgungspotentialen arbeitende halbleitereinrichtung und verfahren zu deren betrieb
DE2053260A1 (de) Datenspeichersystem
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2041959A1 (de) Randomspeicher
DE2432684C3 (de) Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen
DE3203825A1 (de) Signalverarbeitungsschaltung
DE2708702A1 (de) Selektionstreiberschaltung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2707456B2 (de) Dynamischer RAM-Speicher
DE2422136A1 (de) Speicherschaltung mit einzeltransistorspeicherzellen
DE69500009T2 (de) Nichtflüchtiger programmierbarer Flip-Flop mit Verminderung von parasitären Effekten beim Lesen für Speicherredundanzschaltung
DE2130002A1 (de) Schaltungsanordnung mit mehreren Feldeffekttransistoren
DE4119248A1 (de) Integrierter halbleiterschaltkreis
DE3307756C2 (de)
DE1960598A1 (de) MOS-Schnellesespeicher
DE69517264T2 (de) Steuerung einer kapazitiven Last
DE2145623B2 (de) Decoder
DE2505245C3 (de)
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE2609714A1 (de) Speicherzellenanordnung
DE2101180B2 (de)
DE2131939A1 (de) Logisch gesteuerte Inverterstufe