DE3203825A1

DE3203825A1 - Signalverarbeitungsschaltung

Info

Publication number: DE3203825A1
Application number: DE19823203825
Authority: DE
Inventors: Roger Green 08853 Neshanic Station N.J. Stewart
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1981-02-06
Filing date: 1982-02-04
Publication date: 1982-08-26
Also published as: CA1185372A; FR2499747B1; IT8219166A0; US4405996A; JPS6221197B2; GB2092851B; DE3203825C2; JPS57152588A; IT1149703B; FR2499747A1; GB2092851A

Description

RCA 75,991 Sch/Vu

RCA Corporation, New York, N.Y. (V.St.Α..)

.Signälverarbeiturigsschältung

Die Erfindung betrifft eine Schaltung ■, welche in einem Betriebszustand ein Eingangssignal speichert und in einem anderen Betriebszustand aufgrund des gespeicherten Eingangssignals ein Ausgangssignal erzeugt.
5

Bei vielen Anwendungen muß ein Eingangssignal erzeugt werden, welches anzeigt, daß eines oder mehrere von einer Vielzahl Ereignissen oder Zuständen eingetreten ist. Beispielsweise soll ein Schnellspeicher eine Änderung auf irgendeiner der vielen Wort- oder Bitadressenleitungen feststellen und dann einen Impuls oder ein Signal zur Vorladung oder Vorkonditionierung verschiedener Teile einer Speicherschaltung erzeugen, um bestimmte innere Funktionen vor dem Auslesen der Information aus dem Speicher oder dem Einschreiben von Information in den Speicher vorzunehmen.

Die Vorladung und Vorkonditionierung der verschiedenen Teile eines Speichersystems ist mit einem beträchtlichen Leistungsverbrauch verbunden. Ein Großteil dieser Leistung wird unnötig verschwendet in einem großen Speichersystem mit einer großen Anzahl von Untersystemen, von denen viele während eines bestimmten Betriebszyklus nicht benötigt werden. Der

— ξ,—

Leistungsverbrauch läßt sich reduzieren durch Vorladung und Konditionierung nur derjenigen Untersysteme, die im Betriebszyklus gebraucht werden. Dies läßt sich erreichen durch ein an die verschiedenen Untersysteme gelegtes Steuersignal, welches die während eines Betriebszyklus auszulesenden Untersysteme zur Vorladung auswählt. Außer dem niedrigen Leistungsverbrauch ist es jedoch auch wünschenswert und/oder notwendig, daß das Speichersystem asynchron betrieben werden kann: Daß sich also die Adressen- oder anderen Eingangssignale vor oder nach oder gleichzeitig wie das Steuersignal ändern können.

Ein Problem bei einem asynchronen System liegt darin, daß die Änderung eines Adressen- oder sonstigen Eingangssignals auftreten kann, welches ein noch nicht angewähltes Untersystem beeinflußt oder in Beziehung zu diesem steht. Die Änderung verursacht die Erzeugung eines Vorladeimpulses, welcher vor der Wahl des beeinflußten Untersystems enden kann. Wenn das Untersystem gewählt ist, kann es anschließend nicht in einen Betriebszustand versetzt werden und reagiert entweder überhaupt nicht oder nicht richtig auf den neuen Satz Adressen. Dieses Problem läßt sich überwinden durch die Erzeugung eines Vorladeimpulses jedesmal dann, wenn ein Untersystem gewählt wird. Jedoch ist dies unzweckmäßig, weil dabei ein Vorladeimpuls auch dann erzeugt werden muß, wenn er nicht benötigt wird (wenn also keine Adressenänderung auftritt), und damit ergibt sich ein erheblicher Leistungsverlust.

In einer Schaltung, in welcher die Erfindung benutzt werden kann, wird dieses Problem gelöst durch Abfühlen und Speichern eines Signales, welches das Auftreten einer Eingangssignaländerung (also Adressenänderung) - gleichbedeutend mit einem Vorladungsbedürfnis - darstellt, wenn die Schaltung nicht gewählt ist, und anschließendes Verarbeiten des dieses Auftreten anzeigenden gespeicherten Signals, wenn die Schaltung gewählt ist.

Eine erfindungsgemäße Schaltung enthält eine Leitung, an welche eine Mehrzahl von auf Eingangssignale reagierenden Transistoren angeschlossen ist, die im Einschaltzustand die Leitung auf einen ersten Spannungspegel klemmen. Die Schaltung enthält einen steuerbaren Verriegelungsschalter, der mit der Leitung verbunden ist und auf die Leitungsspannung anspricht und im Aktivierungszustand die Leitung auf dem ersten Spannungspegel hält, wenn einer der auf das Eingangssignal ansprechenden Transistoren eingeschaltet ist.

Sie enthält auch einen steuerbaren Impulsgenerator, der im Aktivierungszustand unter Steuerung durch die Leitungsspannung die Spannung auf dieser Leitung wieder auf einen zweiten Spannungspegel bringt, wenn die Leitungsspannung den ersten Pegel einnimmt. Bei der Schaltung wird ferner ein Steuersignal der Verriegelungsschaltung und dem Impulsgenerator zur Aktivierung der Verriegelungsschaltung und Sperrung des Impulsgenerators während eines Zeitintervalls und Sperrung der Verriegelungsschaltung und Aktivierung des Impulsgenerators während eines nachfolgenden Zeitintervalls zugeführt.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert. Es zeigen:

Fig.. 1 ein Schaltbild einer Ausführungsform der erfindungsgemäßen Schaltung und

Fig. 2 ein Blockschaltbild eines Speicheruntersystems gemäß der Erfindung.

Bei der Realisierung der Erfindung sind Isollerachicht-Feldeffekttransistoren als aktive Elemente bevorzugt. Aus diesem Grunde sind solche Transistoren bei der veranschaulichten Schaltung verwendet und nachfolgend beschrieben. Jedoch ist die Erfindung nicht auf solche Transistoren beschränkt, und aus diesem Grunde ist der im folgenden verwendete Ausdruck "Transistor" ohne Beschränkung im allgemeinen Sinne zu verstehen.

-δι In diμι Fiquren sind p-leitende Anreicherungs-Isolierschicht-PcLdoffokttransistoren mit dem Buchstaben P und nachfolgender Bezugsziffer gekennzeichnet; η-leitende Anreicherungs-Isolierschicht-Feldeffekttransistoren sind entsprechend durch den Buchstaben N mit nachfolgender Bezugsziffer gekennzeichnet. Die Eigenschaften von Isolierschicht-Feldeffekttransistoren (IGFETs) .sind bekannt und brauchen im einzelnen nicht beschrieben zu werden. Zur Erläuterung sei jedoch erwähnt, daß Definitionen und Eigenschaften von Isolierschicht-Feldeffekttransistoren, soweit sie die Erfindung betreffen, in Spalte 2 der US-PSen 4 037 114 und 4 001 606 angeführt sind.

In der folgenden Beschreibung wird ein Potential bei oder 1b nahe Massp wiJJkUrlieh als logische "0" oder "niedriger" Signalzustand und ein Potential bei oder nahe der Spannung +V-.-. als logische "1" oder "hoher" Logikpegel bezeichnet.

Die Schaltung nach Fig. 1 enthält Isolierschicht-Feldeffekttransistoren NU bis NIm, deren Leitungswege parallel zwischen eine Leitung 12 und Massepotential geschaltet sind. Die Gateelektrode jedes Transistors NIi (1 £ i <_ m) ist mit dem Ausgang eines zugehörigen Übergangsdetektors (TDi) verbunden, dessen Eingang wiederum an eine Adressenleitung Li angeschlossen ist, der ein Adressensignal Ai zugeführt wird. Die Übergangsdetektoren können beispielsweise von der in den Flg. 1 oder 3 der US-PS 4 039 858 erläuterten Art sein, es können stattdessen aber auch andere geeignete übergangsdetektoren verwendet werden. Wenn eine Adresse Ai auf irgendeiner der Adressenleitungen von einem hohen auf einen niedrigen oder von einem niedrigen auf einen hohen Logikpegel übergeht, dann erzeugt der zugehörige Übergangsdetektor TDi einen positiv gerichteten Impuls Si, wie es Fig. 3 der erwähnten Patentschrift zeigt, und dieser Impuls wird dem Gate des zugehörigen Transistors NIi zugeführt (das Signal Si ist der inverse Wert oder das Komplement des Ausgangs C nach Fig. 1 der erwähnten Patentschrift). So wird also für jeden Signalübergang auf der Adressenleitung Li ein positiv

gerichteter Eingangsimpuls Si erzeugt. Daher ist jeder durch das Eingangssignal gesteuerte Transistor NIi normalerweise gesperrt und wird nur eingeschaltet, wenn sein entsprechendes Signal Si einen hohen Wert hat.

■-■;"'

Bei der erfindungsgemäßen Schaltung enthält die Last eine Verriegelungsschaltung 3 und eine Impulsformerschaltung 5, die durch ein "chip selecf'-Signal CS auf der Leitung 28 gesteuert wird. Wenn das Signal CS einen niedrigen Wert hat, dann wird die Schaltung in ihren nichtgewählten Zustand versetzt, in welchem die Verriegelungsschaltung 3 aktiviert und die Impulsformerschaltung 5 gesperrt ist. Hat das Signal CS einen hohen Wert, dann ist die Schaltung in den gewählten Zustand versetzt, in welchem die Verriegelungsschaltung 3 gesperrt und die Impulsformerschaltung 5 aktiviert ist. Die Verriegelungsschaltung 3 enthält ein NOR-Tor G1 mit^; zwei Eingängen und einen Inverter 13. Einem Eingang des Tores G1 wird das Signal CS und dem anderen Eingang die Spannung V12 zugeführt. Der Ausgang GG1 des Tores G1 ist mit dem Eingang des Inverters 13 verbunden, dessen Ausgang an die Leitung 12 angeschlossen ist. Das Tor G1 enthält IGFETs PS und N8, deren Gates an die Leitung 28 für das Signal CS angeschlossen sind und IGFETs P9 und N9, deren Gates an die Leitung 12 angeschlossen sind. Die Source-Drain-Strecken der Transistoren P8 und P9 liegen in Reihe zwischen der Stromversorgungsleitung 16, welcher die Spannung V Volt zugeführt wird, und 0G1. Die Leitungsstrecken der Transistoren N8 und N9 liegen parallel zwischen 0G1 und Masse.

Der Inverter 13 enthält IGFETs P3 und N3, deren Gateelektroden an 0G1 und deren Drainelektroden an die Leitung 12 angeschlossen sind. Die Sourceelektrode von P3 ist mit der Leitung 16 verbunden, und die Sourceelektrode von N3 ist an Masse geführt. Die Einschaltimpedanz (ZP3) von P3 wird vorzugsweise wesentlich größer als die Einschaltimpedanz (ZN3) von N3 gemacht, und ZN3 wird etwa gleich der Einschalt impedanz (ZN) der Transistoren NIi gemacht. Bei einer speziellen

-ΙΟΙ Auslegung der Schaltung wurde ZP3 hundertmal größer als ZN3 gemacht. Der Ausgang von 13 wird mitkoppelnd auf den Eingang von G1 geführt, so daß G1 und 13 als Verriegelungsschaltung oder bistabile Schaltung arbeiten, die durch Signale auf der Leitung 12 gesteuert wird, wenn das Signal CS einen niedrigen Wert hat.

Die Impulsformerschaltung 5 enthält einen Inverter 17 und ein NOR-Tor G2 mit zwei Eingängen, einen Inverter 12 und einen Stromspiegel mit den IGFETs P4 und P5. Der Inverter 17 liegt mit seinem Eingang an der CS-Leitung 28 und mit seinem Ausgang an einem Eingang des Tores G2, dessen anderer Eingang an der Spannung V12 auf der Leitung 12 liegt. Das Tor G2 enthält IGFETs P6 und N6, deren Gateelektroden an den Ausgang von 17 angeschlossen sind, und IGFETs Pia Und N1a, deren Gateelektroden mit der Leitung 12 verbunden sind. P6 und Pia liegen mit ihren Leitungsstrecken in Reihe zwischen der Leitung 16 und dem Ausgang OG2 des Tores G2, während die Leitungsstrecken von N6 und N1a parallel zwisehen 0G2 und Masse liegen. Der Ausgang 0G2 liegt an der Leitung 26, auf welcher ein Vorladeimpuls erzeugt wird, und am Eingang des Inverters 12.

Der Inverter 12 enthält zwei Transistoren(N2 und P2) einander komplementären Leitungstyps, die mit ihren Leitungsstrecken in Reihe zwischen V und Masse liegen. Die Gateelektroden von P2 und N2 sind zusammengeschaltet und bilden den Eingang von 12. Die Drainelektroden von N2 und P2 liegen zusammen am Knoten 22 und bilden den Ausgang von 12, an den auch Gate-und Drainelektroden von P4 und die Gateelektrode von P5 angeschlossen sind. Wenn das Tor G2 im gewählten Zustand aktiviert ist, dann wirken PIA und N1A als Inverter für das Signal auf der Leitung 12. In diesem Zustand verstärken und invertieren das Gate G2 und der Inverter 12 nicht nur die Signale an ihrem Eingang, sondern sie wirken auch als Verzögerungsschaltung, das Signal auf der Leitung wird also Gate- und Drainelektroden von P4 und dem Gate von

Ρ5 verzögert zugeführt. Die Verzögerung durch den Inverter 12 hängt zum Teil von den Größen der den Inverter bildenden Transistoren ab. Die Sourceelektroden der Transistoren P4 und P5 sind an den Anschluß 16 angeschlossen, ihre Gateelektroden und die Drainelektrode von P4 liegen gemeinsam am Knoten 22, und die Drainelektrode von P5 ist an die Ausgangsleitung 12 angeschlossen. P4 und P5 arbeiten als Stromspiegel, dessen Ausgangsstrom (der Drainstrom 15) durch den Source-Drain-Strom 12 des Transistors N2 gesteuert wird.

Bei einer speziellen Auslegung waren die Transistoren der Impulsformerschaltung für die folgenden Beziehungen bemessen: P6 = 2000p; P1A = 800p; P2 =10p; P4 = 30p; P5 = 300p; N6 = 3n; N1A = 120n; N2 = 2On; wobei "p" eine Größeneinheit eines p-Transistors und "n" eine Größeneinheit eines n-Transistors ist und die Impedanz dieser Bauelemente um so niedriger ist, je größer dieser Wert ist.

Bei der Erläuterung der Betriebsweise der Schaltung nach Fig. 1 sei zunächst ein nichtgewählter Zustand betrachtet, der damit beginnt, daß das Signal CS einen niedrigen Wort hat und demnach die Verriegelungsschaltung 3 aktiviert und die Impulsformerschaltung 5 gesperrt wird. Bei niedrigem Signal CS ist der Transistor P8 des Tores G1 leitend und der Transistor N8 gesperrt. Die Transistoren P9 und N9 arbeiten dann als Inverter, an dessen Eingang V12 liegt und dessen Ausgang mit dem Eingang des Inverters 13 verbunden ist. Der Ausgang von 13 ist regenerativ auf die Leitung 12 zurückgeführt, an der auch die Eingänge (Gateelektroden) der Transistoren P9 und N9 liegen. Somit arbeiten G1 und 13 als Verriegelungsschaltung oder Flipflop, dessen zwei stabile Zustände nachstehend erläutert.werden, wobei von der Annahme ausgegangen wird, daß die Spannung von 0G1 niedrig und die Spannung auf der Leitung 12 hoch ist (bei odor nahe.» bei ^+VDD ^Volt)·

Wenn das Potential auf der Leitung 12 anfänglich bei oder dicht bei +V Volt liegt, dann ist der Transistor P9 gesperrt und dor Transistor N9 leitend und OG1 wird auf ein Potential bei oder dicht bei Masse (niedriger Pegel) gesLeuert. N3 ist dann gesperrt und P3 ist leitend, und dies trägt dazu bei, die Leitung 12 bei oder nahe bei V_QD Volt zu halten. Die Einschaltimpedanz ZP3 des Transistors P3 ist sehr hoch und zwar so bemessen, daß zwischen den Anschlüssen 16 und 12 nur ein ausreichender Strom zur Lieferung des Leckstroms fließt, welcher durch die Transistoren N1i fließt, wenn diese nicht leiten.

Wenn danach einer der Transistoren NIi in den Leitungszustand gebracht wird (wegen einer Adressenänderung), dann wird die Leitung 12 auf einen Pegel nahe bei Massepotential entladen, da ZNIi viel größer als ZP3 ist. Wenn V12 dicht nach Massepotential geht, dann wird P9 eingeschaltet und N9 abgeschaltet. Da der Pegel des Signals CS niedrig ist und P8 leitet, bilden P8 und P9 einen Leitungsweg zwischen V _D und 0G1, durch den 0G1 nahe an V _D Volt gesteuert wird, P3 gesperrt und N3 eingeschaltet wird. Der Transistor N3 ist ein relativ großes Element von vergleichbarer Größe mit irgendeinem der Transistoren NIi. Wenn der Transistor N3 erst einmal eingeschaltet ist, dann klemmt er die Leitung 12 auf Massepotential und hält sie' auf einen niedrigen Pegel, selbst nachdem der auslösende Transistor NIi wieder gesperrt worden ist. Das Verhältnis von N3 zu P3 ist so bemessen, daß die Verriegelungsschaltung (G1 - 13) von einem Zustand, in dem P3 leitet und N3 gesperrt ist, in einen Zustand, wo P3 gesperrt ist und N3 leitet, gesteuert werden kann. Nachdem die Verriegelungsschaltung aber erst einmal in den Zustand gesteuert worden ist, wo N3 leitet, bleibt sie in diesem Zustand, bis sie durch Sperrung von G1 (das Signal CS wird auf einen hohen Wert gebracht) zurückgestellt wird.

Wenn also erst einmal ein Transistor NIi während des nichtgewählten Zustandes (wenn das Signal CS einen niedrigen Wert hat) eingeschaltet ist, dann wird die Tatsache, daß er einge-

. . . .« * - ο π η ο ο ο r

■■. . -13-

schaltet wurde, mit Hilfe der Verriegelungsschaltung G1-I3. gespeichert, und die Leitung 12 bleibt auf den oder nahe beim Wert O Volt geklemmt, solange das Signal CS seinen niedrigen Wert behält.
5

Bei niedrigem Signal CS entsteht am Ausgang von 17 ein hoher Pegel, infolgedessen P6 gesperrt, N6 leitend und die Impulsformerschaltung 5 gesperrt wird. Leitet N6, dann werden am Ausgang von ÖG2 des Tores G2 und die Leitung 26 über die Leitungsstrecke von N6 auf Massepotential geklemmt. Damit ist-'das Vorladesignal auf der Leitung 26 niedrig und bleibt niedrig, solange CS einen niedrigen Wert hat, unabhängig vom Signalzustand auf der Leitung 12. Der niedrige Pegel bei 0G2 gelangt zum Eingang von 12 und schaltet P2 ein und sperrt N2. Bei leitendem Transistor P2 wird das Potential +V_DD den Gateelektroden der Transistoren P4 und P5 zugeführt, die dann gesperrt werden. Daher wird bei niedrigem Signal CS die durch P4 bis P5 gebildete Quelle relativ konstanten Stromes gesperrt.

.

Es sei nun die Betriebsweise der Schaltung beschrieben, wenn das Signal CS einen Übergang von einem niedrigen zu einem hohen Pegel aufweist. Bei einem solchen Pegelübergang wird die Verriegelungsschaltung 3 gesperrt und die Kurvenformungsschaltung 5 aktiviert. Jedoch ist die Verriegelungsschaltung 3 so bemessen, daß sie relativ langsam auf das Sperrsignal reagiert, während die Kurvenformungsschaltung 5 für ein relativ schnelles Reagieren ausgelegt ist, damit die in der Verriegelungsschaltung 3 gespeicherte Information einen Vorladeimpuls gewünschter Breite in der Impulsformerschaltung 5 entstehen läßt.

Wechselt das Signal C2 seinen Pegel von einem niedrigen auf einen hohen Wert, dann wird der Transistor P8 des Tores G1 gesperrt und N8 wird eingeschaltet, so daß 0G1 auf Massepotential geklemmt wird. Ist der Pegel von 0G1 niedrig, dann wird N3 gesperrt und P3 eingeschaltet. Um sicherzustellen, daß die Verriegelungsschaltung 3 ihre Information speichert,

bis die Impulsformerschaltung 5 voll aktiviert ist, ist der Transistor N8 ein relativ kleines hochohmiges Element, welches den Wechsel des Signals von OG1 auf einen niedrigen Wert und das Abschalten des Transistors N3 bis etwas nach dem Pegelwechsel des Signals CS auf einen hohen Wert verzögert. Wenn also die Leitung 12 auf einem niedrigen Potential war, ehe.das Signal CS von einem niedrigen auf einen hohen Wert übergeht, dann bleibt die Leitung 12 eine zeitlang (im vorliegenden Fall etwa 25 ns) auf einem niedrigen • 10 Pegel, nachdem das Signal CS auf einen hohen Pegel gewechselt hat. Die Leitung 12 bleibt solange auf einem niedrigen Potential, wie die nun aktivierte Impulsformerschaltung 5 braucht, um auf den gespeicherten Signalzustand auf der Leitung 12 zu reagieren. Wenn die Leitung 12 auf einem hohen Potential lag, ehe das Signal CS von niedrigem auf hohes Potential gewechselt hat, dann bleibt das Potential auf der Leitung 12 natürlich hoch.

Wechselt das Signal CS vom niedrigen auf den hohen Wert, dann geht das Ausgangssxgnal von 17 auf ein niedriges Potential und schaltet P6 ein und sperrt N6. P1A und N1A arbeiten nun als Inverter für die Spannung auf der Leitung 12. Es sei nun das Verhalten der Schaltung 5 für die beiden möglichen Zustände der Leitung 12 untersucht. Wenn V12 einen hohen Wert hat, dann bleibt P1A gesperrt und N1A bleibt eingeschaltet und klemmt 0G2 und die Leitung 26 weiterhin an Masse. Ein hoher Pegel von V12 bedeutet, daß keiner der Transistoren NIi eingeschaltet ist und daß keiner während des nicht-* gewählten Zustandes eingeschaltet worden ist. Daher hat das Vorladesignal auf der Leitung 26 einen niedrigen Wert und verbleibt auch auf diesem.

Wenn V12 ein niedriges Potential hat und das Signal CS auf einen hohen Pegel übergeht, dann wird P1A eingeschaltet, während N1A gesperrt wird. Da ja V12 einen niedrigen Pegel hat, falls ein Transistor NIi leitet oder während eines nichtgewählten Zustandes leitend geworden ist, so daß N3

eingeschaltet wurde, sind bei hohem Pegel des Signals CS und niedrigem Pegel V12 die Transistoren N6 und N1A gesperrt, die Transistoren P6 und P1A dagegen leitend. OG2 wird über die Leitungswege von P6 und P1A zum Potential V_ß gebracht, so daß die Leitung 26 auf einen hohen Pegel gelangt. Wenn V12 einen niedrigen Pegel hat, ehe das Signal CS auf einen hohen Pegel übergeht, dann wartet P1A schon in einem Einschaltzustand (obwohl er noch nicht leitet), und N1A ist bereits im Sperrzustand. Wenn also das Signa] CS auf einen hohen Wert geht, dann reagiert der inverter .P1A, N1A mit nur sehr geringer Verzögerung auf das Signal auf der Leitung 12, und das positiv gerichtete Signal auf der Leitung 26 tritt kurz nach dem Übergang des Signals CS auf den hohen Pegel auf. Dieses Signal (auf der Leitung 26) wird als Vorladeimpuls erkannt und gemäß Fig. 2 zu verschiedenen Schaltungen des Speichersystems geführt, die für den richtigen Betrieb vorbereitet werden sollen. Daher ist die frühzeitige Erzeugung der positiven Flanke, welche alle die zugeordneten Schaltungen vorbereitet bzw. einstellt, ein großer Vorteil.

Wenn 0G2 auf einen hohen Pegel wechselt, wird P2 gesperrt und N2 eingeschaltet. Der durch die Source-Drain-Strecke des Transistors N2 fließende Strom fließt auch über die Source-Drain-Strecke des Transistors P4, und wegen der Stromspiegelwirkung fließt auch ein zu ihm proportionaler Ausgangsstrom durch die Source-Drain-Strecke des Transistors P5 in die Leitung 12. Wenn nun keiner der Transistoren NIi leitet, dann kann das Potential auf der Leitung 12 linear auf V_QD ansteigen, nachdem die Verriegelungsschaltung 3 bei voll leitendem Transistor N3 völlig gesperrt ist. Wenn N3 keinerlei Strom führt, dann entlädt P5 linear die Kapazität der Leitung 12 auf V_DD· Der Beitrag von P3 wirkt sich wegen dessen sehr hoher Impedanz nicht aus.

Wenn V12 auf V_QD ansteigt, dann wird ein Spannungspegel erreicht, bei welchem NiA einschaltet und 0G2 und die Leitung 26 auf Massepotential klemmt. Durch das Einschalten von N1A

wird das positiv gerichtete Anwachsen des Vorladesignals auf der Leitung 26 beendet. Wenn das Signal bei 0G2 auf einen niedrigen Wert geht, dann sperrt N2 und P2 wird leitend. Infolge des leitenden Transistors P2 und des gesperrten Transistors N2 werden die Transistoren P4 und P5 gesperrt und verhindern einen weiteren Stromfluß in die Leitung 12, deren Potential zu diesem Zeitpunkt bei oder nahe bei V_DD Volt liegt. Wenn V12 auf einen hohen Wert geht, dann wird der Transistor P9 des Tores G1 gesperrt und N9 wird eingeschaltet. Wenn das Signal CS nachfolgend auf einen niedrigen Wert übergeht, bleibt also der Transistor P3 leitend und der Transistor N3 wird gesperrt, und die Schaltung wird wieder in ihren oben erwähnten Anfangszustand gebracht.
15

So wird also in der Schaltung nach Fig. 1 die Information (V12 auf niedrigem Pegel), welche angibt, daß eine Adressenänderung während der Zeit, wo die Schaltung nicht gewählt war, aufgetreten ist, bewahrt und zur anschließenden Erzeugung eines geeigneten aktivierenden Vorladeimpulses beim

Wählen des Chips benutzt. Damit kann die Schaltung natürlich asynchron in dem Sinn arbeiten, daß die Adressenleitungsänderungen nicht synchron mit der Chipauswahl auftreten müssen.
25

Bei der Schaltung nach Fig. 1 sind die Inverter und NOR-Tore als mit Transistoren komplementären Leitungstyps (P und N) aufgebaut gezeigt, aber es leuchtet ein, daß auch andere Inverter und NOR-Tore verwendet werden können. Auch sind gemaß Fig. 1 die NOR-Tore G1 und G2 (zusammen mit 17) zur Steuerung (Aktivierung oder Sperrung) der Verriegelungsschaltung und der Impulsformerschaltung benutzt worden; es versteht sich jedoch, daß jegliche anderen geeigneten Steuerschaltungen stattdessen verwendet werden können. Die Verriegelungsschaltung könnte auch durch eine andere geeignete Schaltung und die Impulsformerschaltung durch eine steuerbare, monostabile Schaltung ersetzt werden.

Fig. 2 zeigt ein Blockschaltbild eines Untersystems, das
sich zur Verwendung in einem Speichersystem eignet oder
auch für sich verwendet werden kann. Die Adresseneingänge
(Ax) werden ihren jeweiligen Übergangsdetektoren 31 zugeführt, deren Ausgangssignale Si der Parallel-ODER-Schaltung 33 zugeführt werden, welche die Eingangstransistoren NIi
gemäß Fig. 1 enthält, deren Drainelektroden mit der als
ODER-Schaltung wirkenden Leitung 12 verbunden sind. Die
Verriegelungsschaltung 3 und die monostabile Kurvenformer-

schaltung 5 (welche den Schaltungen 3 bzw. 5 in Fig. 1 entsprechen) werden durch das Signal CS gesteuert, wie es im
Zusammenhang mit Fig. 1 erläutert worden war. Wenn das
System nicht gewählt ist, dann erzeugt die Schaltung 5
keine Vorladeimpulse, und bestimmte Systemelemente (Decoder 35, Speicheranordnung 17 etc.)werden nicht vorgeladen. Ist
das System ausgewählt (nimmt das Signal CS also einen hohen Wert ein) und hat entweder eine Änderung auf einer Adressenleitung stattgefunden oder tritt eine Änderung auf irgendeiner Adressenleitung auf,dann wird ein Vorladeimpuls er-

zeugt, welcher den Decoder 35, die Speicheranordnung 37,

die Fühlverstärker 39 und die Ausgangstreiberschaltungen 41 vorbereitet oder aktiviert. Die Decoderausgänge 35 aktivieren im vorbereiteten Zustand die Wort- und Bitleitungen der Speicheranordnung 37, wodurch wiederum ein Informationsfluß zwischen der Speicheranordnung 37 und der Fühlvers barkerschaltung 39 stattfinden kann. Die Speicheranordnung 37
könnte irgendeiner aus einer Anzahl von RAM-Speichern oder
von ROM-Speichern sein.

Die Schaltung nach Fig. 2 ist auf einem Halbleiterplättchen oder einem Teil eines Plättchens ausgebildet, oder sie kann auch aus Elementen von mehr als einem Schaltungsplättchen
gebildet werden. In der vorstehenden Beschreibung war angenommen worden, daß das Untersystem auf einem Plättchen aus-

35- gebildet sei, jedoch kann es auch ein Teil eines Plättchens sein oder mehr als ein Plättchen umfassen.

Das Signal CS und das Vorladesignal können getrennt oder zusammen benutzt werden, um den Leistungsverbrauch in beliebigen oder sämtlichen das Speicheruntersystem bildenden Blöcken zu kontrollieren. 5 Bet dor vorstehenden Beschreibung war angenommen worden, daß der Vorladeimpuls infolge... einer Änderung auf irgendeiner Adressenleitung erzeugt wird. Es versteht sich jedoch, daß auch andere Eingangssignale (beispielsweise Lese- oder Schreibvorbereitungssignale) in der für die Adressensignale beschriebenen Weise verarbeitet und benutzt werden können.

Leerseite

Claims

*··*PATEN¹FANWALfE." -*..- DR. DIETER V. BEZOLD DIPL. ING. PETER SCHÜTZ DIPL. ING. WOLFGANG HEUSLER

MARlA-THERESlA-StRASSE 22 POSTFACH 86 O2 60

D-8OOO MUENCHEN 86

ZUGELASSEN DKIM

1!URUPAl ¹ICII KN 1"ATBNTAMT

EUROPEAN PATINT ATTORNEYS MANDATAIHFS KN KRnVITS EUKOl¹I^-ENS

TELEFON 089/4 7O 60 06 TELEX 522 638 TELECRAMM SOMBEZ

RCA 75,991 Sch/Vu
U.S. Ser. No. 232,303
vom 6. Februar 1981

RCA Corporation, New York, N.Y. (V.St.A.)

Patentansprüche

Schaltung zur Erzeugung eines Ausgangssignals, welches das Auftreten eines oder mehrerer von einer Mehrzahl Zuständen während jeweils eines ersten Zeitintervalls angibt, mit einer Mehrzahl von Transistoren, deren Leitungsstrecken parallel zwischen einer Leitung und einem ersten Schaltungspunkt eines ersten Potentials liegen und von denen jeder im Einschaltzustand das Auftreten eines entsprechenden der Zustände angeben, indem sie die Leitung auf das erste Potential zu bringen suchen, mit einer ersten Einrichtung zur Verbindung der Leitung mit einem zweiten Schaltungspunkt eines zweiten Potentials, um die Leitung auf das zweite Potential zu bringen und dadurch das Nichtauftreten eines der Zustände zu bezeichnen, und mit einer zweiten Einrichtung zur Koppelung der Leitung mit dem Ausgang,

15

■OSTSCHECK MÖNCHEN NR. 69!-48-SOO

BANKICONTO HYPOBANK MÖNCHEN (BLZ 700 200 40) KTO. 60 60 257 378 SWIFT HYPO DE MM

dadurch gekennzeichnet, daß die erste Einrichtung (Verriegelungsschaltung 3) einen steuerbaren Informationsspeicher (G₁, I₃) enthält/ der im Aktivierungs-•/.ustund und bei Vorliegen des ersten Potentials (Masse) auf der Leitung (12) weiterhin die Leitung auf dem ersten Potential hält und damit das Auftreten eines der Zustände anzeigt, daß die zweite Einrichtung (Impulsschaltung 5) eine steuerbare Impulsformerschaltung (G„) aufweist, die im Aktivierungszustand und bei Vorhandensein des ersten Potentials auf der Leitung am Ausgang (26) das Signal (VORLADEN) erzeugt, und daß eine dritte Einrichtung (28, I₇) mit dem Speicher und der Impulsformerschaltung derart gekoppelt ist, daß sie

a) während der ersten Zeitintervalle die Speicherschaltung

aktiviert und die Impulsformerschaltung sperrt und

b) während der übrigen Zeiträume die Speicherschaltung sperrt und die Impulsformerschaltung aktiviert.
2) Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Einrichtung einen Steuersignalgenerator (Steuersignal CS) enthält, daß der steuerbare Informationsspeicher eine Steuertorschaltung (G₁) mit zwei Eingängen und einen inverter (I₃) enthält, und daß die Spannung auf der Leitung einem Eingang der Torschaltung und das Steuersignal ihrem anderen Eingang zugeführt sind.
3) Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuertorschaltung mit den beiden Eingängen ein NOR-Tor enthält, dessen Ausgang (0G1) mit dem Eingang des Inverters verbunden ist, und daß der Inverter mit seinem Ausgang an die Leitung angeschlossen ist.
4) Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Inverter einen ersten Transistor (N3) enthält, der zwischen die Leitung und das erste Potential geschaltet ist und im Leitungszustand die Leitung an das erste Potential klemmt, ferner eine steuerbare Impedanz (P3), welche

zwischen die Leitung und das zweite Potential (V_nn) geschaltet ist und im Leitungszustand einen Leitungsweg zwischen der Leitung und dem zweiten Potential bildet, und daß die Leitungsimpedanz des ersten Transistors im Aktivierungszustand wesentlich kleiner als die Leitungsimpedanz der steuerbaren Impedanz in deren Aktivierungszustand ist.
5) Schaltung nach Anspruch 4, gekennzeichnet durch eine Mehrzahl von Eingangsadressenleitungen und eine Mehrzahl.

von Übergangsdetektoren, von denen jedem der ersten Mehrzahl von Transistoren ein Übergangsdetektor und eine Adressenleitung zugeordnet ist, daß jeder Übergangsdetektor zwischen seine zugehörige Adressenleitung und seinen jeweiligen Transistor geschaltet ist, und daß die Einschaltimpedanz des ersten Transistors des Inverters vergleichbar mit der Einschaltimpedanz der mehreren Transistoren in deren Einschaltzustand ist.
6) Schaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die dritte Einrichtung einen Steuersignalgenerator (28, I- mit Ausgang 107) enthält und daß die steuerbare Impulsformerschaltung eine Steuertorschaltung (G2) mit zwei Eingängen enthält, deren einem Eingang die Spannung auf der Leitung und deren anderem Eingang das Steuersignal zugeführt wird.
7) System, in welchem verschiedene Untersysteme wahlweise für den richtigen Betrieb konditionierbar sind und in welchem ein Konditxonierungssignal erzeugt wird, wenn irgendeiner von bestimmten Systemeingängen seinen Zustand ändert, wobei das System eine Steuereinrichtung zum Wählen oder Nichtwählen der verschiedenen Teile des Systems asynchron mit den Zustandsänderungen an den Eingängen enthält, gekennzeichnet durch eine EinrichHmg (Ver— riegelungsschaltungen 3) zum Abfühlen und speichern eine:! Signals, welches das Auftreten einer. Zustandsänderung ati irgendeinem der bestimmten Eingänge (von der SchaJ (rung 33)

bei nichtgewähltem Zustand (Signal CS auf niedrigem Wert) dtM.· vorschiodonon Teile des Systems angibt, und durch eine Einrichtung (Impulsformerschaltung 5), welche unter Steuerung durch das gespeicherte Signal anschließend ein Vorladungssignal (auf der Leitung 26) erzeugt, wenn die verschiedenen Teile des Systems gewählt sind·(Signal CS auf hohem Wert) (Fig. 2) .
8) System nach Anspruch 7, dadurch gekennzeichnet, daß es ein Speichersystem ist und daß jedes der Untersysteme (35,37,39,41) durch das Konditxonierungssignal aktiviert wird.
9) System nach Anspruch 8, dadurch gekennzeichnet, daß

^ri die Fühl- und Speichereinrichtung eine Vexriegelungsschaltung (3) aufweist und daß die auf das Signal ansprechende Einrichtung eine Impulsgeneratorschaltung (5) ist.