DE2620749B2 - Matrixspeicher aus halbleiterelementen - Google Patents

Description

Die Erfindung betrifft einen Matrixspeicher aus Feldeffekttransistoren in zeilen- und spaltenförmiger Anordnung, deren Schwellenwerte auf erste oder zweite Werte einstellbar sind, um zu speichernde Daten zu repräsentieren, mit einer Lesevorrichtung zur Abfrage eines ausgewählten Speichertransistors, wodurch ein Speicherlesesignal erzeugt wird, das den Schwellenwert des ausgewählten Transistors repräsentiert mit mindestens einem jedesmal beim Abfragen eines Speichertransistors ebenfalls abgefragten, ein Referenzsignal erzeugenden Referenzfeldeffekttransistor mit veränderbarem Schwellenwert

Aus der GB-Patentschrift 13 08 806 ist ein Matrixspeicher der vorangehend definierten Art bekannt in dem ein als Speicherelement dienender Feldeffekttransistor ausgelesen wird, indem ein vorbestimmtes Potential an die Torelektrode des Transistors angelegt wird und die Größe des Lesesignals auf einer mit dem Quellen-Senken-Pfad des Transistors verbundenen Leseleitung festgestellt wird. Das Lesesignal weist einen ersten oder einen zweiten Pegelwert auf, in Abhängigkeit von dem Schwelienwert des Speichertransistors. Nach langer ausgedehnter Benutzung können Veränderungen in der Größe des Lesesignals auftreten, da sich über eine lange Zeitdauer die Parameter der Schaltung ändern können. Der bekannte Matrixspeicher weist somit den Nachteil auf, daß Unzuverlässigkeiten infolge der Veränderungen der Lesesignale über lange Zeiten

40 bei Leseoperationen entstehen können.

Aus dem älteren Recht DT-PS 25 14 582 ist bereits eine Leseschaltung mit einem Referenztransistor für einen Halbleiterspeicher bekannt der jedesmal beim Abfragen eines Speichertransistors ebenfalls abgefragt wird und dabei ein Referenzsignal erzeugt Dieser Referenztransistor dient jedoch lediglich zur Regelung der Spannung, die an die Gateelektroden der Speichertransistoren als Lesespannung angelegt wird.

Demgegenüber ist es eine Aufgabe der Erfindung, einen Matrixspeicher der eingangs genannten Art aufzuzeigen, in dem die Erkennungssicherheit der gelesenen Signale erhöht wird

Die Erfindung ist dadurch gekennzeichnet, daß der Referenztransistor auf den genannten ersten Wert eingestellt ist und daß in einer Vergleichsschaltung das Speichersignal und das Referenzlesesignal verglichen werden.

Der erfindungsgemäße Matrixspeicher weist somit den Vorteil auf, daß infolge der Verwendung eines Referenztransistors und einer Vergleichsschaltung über lange Zeiten entstehende Veränderungen in der Größe des Auslesesignals aus dem Spieichertransistor durch ähnliche Langzeitveränderungen in dem aus dem Referenztransistor gelesenen Lesesignal eliminiert werden.

Ein weiterer Vorteil des erfindungsgemäßen Speichers liegt darin, daß bei der Herstellung von

Matrixspeichern in Massenproduktion Probleme reduziert werden, die infolge von unterschiedlichen Auslesesignalen bei unterschiedlichen Vorrichtungen infolge unterschiedlicher Transistorparameter auftreten können, da ähnliche Variationen der Transistorparame'er bei der Herstellung der Speichertransistoren und der Referenztransistoren wahrscheinlich sind

Im folgenden wird die Erfindung anhand einer konkreten Ausführungsform mit Hilfe der Zeichnungen im einzelnen beschrieben.. In diesen zeigt ι ο

F i g. 1 ein prinzipielles Blockschaltbild eines Matrixspeichers, in dem Informationen nicht verlorengehen können, und

Fig.2 eine Schaltung einer in der Matrix gemäß F i g. 1 verwendeten Konstantstromquelle.

Zunächst wird auf F i g. 1 Bezug genommen, in der eine Matrixspeicheranordnung 10 gezeigt ist, die eine Anzahl Spalten 12 und 14 und eine Anzahl Zeilen 16 und 18 enthält Mehrere MNOS (Metall-Nitrid-Oxid-Halbleiter)-Transistoren sind mit 20a, 20fc, 20c und 2Od bezeichnet Die Transistoren 20a und 206 liegen in der Zeile 16. Die Transistoren 20c und 2Od in der Zeile 18. Die Transistoren 20a und 20c gehören zur Spalte 12 und die Transistoren 206 und 2Od zu der Spalte 14.

Ein Spalten-Adressendecodierkreis 22 weist eine Anzahl von Ausgangsleitungen 24 und 26 auf, die mit einem Spalten-Wähl- und Treiberkreis 28 verbunden sind. Der Treiberkreis 28 enthält eine Anzahl von Transistoren 28a und 28b. Der Transistor 28a erzeugt ein Befähigungssignal für jeden der Transistoren 20a und 20c in der Spalte 12, wenn der Spalten-Adressendecodierkreis 22 die Spalte 12 zur Ansteuerung auswählt. Eine Spaltenenergiequelle 30, die Transistoren 30a, 30b und 30c enthält, liefert die Energiesignale für jede Spalte.

Ein Zeilen-Adressendecodierkreis 32 wählt eine der Zeilen der Speichervorrichtung aus, z. B. die Zeile 16 über einen Zeilenauswahl- und Treiberkreis 34 und eine Auswahlzeilenleitung 16a. Eine Zeilenspannungsquelle 36 liefert die erforderliche Energie für den Treiberkreis 34.

Wenn der Zeilen-Adressendecodierkreis 32 ein Befähigungssigna! zur Ansteuerung der Zeile 16 erzeugt und der Spalten-Adressendecodierkreis 22 die Spalte 12 auswählt so wird der Transistor 20a in dem Matrixspeieher 10 für einen Zugriff ausgewählt

Eine Referenzspalte 40 enthält eine Anzahl Transistoren 42 und 44. Der MNOS-Transistor 42 ist der letzte MNOS-Transistor in der Zeile 16, während der MNOS-Transistor 44 der letzte MNOS-Transistor in der Zeile 18 ist.

Jedesmal wenn ein Befähigungssignal an die Zeilenleitung 16a angelegt wird, werden alle Transistoren der Zeile 16 einschließlich der Transistoren 20a, 206 und 42 abgefragt Somit wird jede Verschlechterung eines Ausgangssignals von den Transistoren 20a oder 206 durch eine gleichartige Verschlechterung bzw. Veränderung in dem aus dem Transistor 42 ausgelesenen Signal kompensiert Das von dem Transistor 42 ausgelesene Signal wird an die eine Seite einer bistabilen Multivibratorschaltung angelegt und das von dem ausgewählten MNOS-Transistor 20a ausgelesene Signal wird der anderen Seite der bistabilen Muitivibratorschaltung zugeführt Dadurch werden alle Veränderungen der von den MNOS-Speichertransistoren ausgelesenen Spannungspegel neutralisiert

Die Abfrage- und Leseschaltung, die in dem erfindungsgemäß an MNOS-Matrixspeicher verwendet ^[i

wird, enthält eine bistabile Multivibratorschaltung 50. Eine für diesen Zweck geeignete bistabile Multivibratorschaltung ist im einzelnen in der von der Anmelderin eingereichten Patentanmeldung P 26 20 188.7-31 beschrieben. Die erste Konstantstromquelle 52 liefert ein erstes Eingangssignal an die bistabile Multivibratorschaltung 50. Eine zweite Konstantstromquelle 54 liefert ein zweites Eingangssignal an die bistabile Multivibratorschaltung 50. Ein Spannungskreis 56 ist in Serie zwischen die Konstantstromquelle 54 und die Referenzspalte 40 geschaltet. Der Spannungskreis 56 wird durch ein an dem Anschluß 58 auftretendes Signal wirksam gemacht während einem Teil einer Periode, bei der die Referenzspalte abgefragt wird.

In einem bevorzugten Ausführungsbeispiel wird eine binäre »0« in jedem der MNOS-Transistoren der Referenzspalte 40 gespeichert. Eine binäre »0« wird ebenso in einigen der MNOS-Speichertransistoren der Matrixspeicheranordnung 10 gespeichert sein. Um eine Spannungsdifferenz zwischen den aus den MNOS-Transistoren der Referenzspalte 40 ausgelesenen Signale zu erzeugen, wenn diese mit von den MNOS-Transistoren der Matrixspeicheranordnung 10 ausgelesenen Signalen verglichen werden, in denen eine binäre »0« gespeichert ist, wird der Schaltkreis 56 eine Spannungsverringerung des aus den MNOS-Transistoren der Referenzspalte abgelesenen Signals bewirken. Diese Spannungsverringerung ist gleich dem Konstantstrom mal dem Widerstand des Spannungskreises 56 bestimmt. Der Spannungskreis 56 enthält einen Transistor, der irn nichtgesättigten Zustand arbeitet. Die Reduzierspannung des Kreises 56 bringt eine Spannungsreduzierung von etwa 1,5 Volt des von dem ausgewählten MNOS-Transistor in der Referenzspalte 40 erzeugten Signals.

In einem bevorzugten Ausführungsbeispiel ist das von dem in einem MNOS-Transistor gespeicherte binäre »0«-Signal etwa —7 Volt groß. Das von einem MNOS-Transistor ausgelesene binäre »1 «-Signal ist ewa — 3VoIt groß. In dem Spannungskreis 56 erfolgt eine 1,5VoIt Reduzierung für das von dem MNOS-Transistor in der Referenzspalte 40 abgelesene Signal. Das an die Eingangsleitung 60 der einen Seite der bistabilen Multivibratorschaltung 50 angelegte Signal hat eine Größe von etwa —4,5 Volt. Das über die zweite Leitung 52 der anderen Seite der bistabilen Multivibratorschaltung zugeführte Signal weist eine Größe von — 7 Volt für eine binäre »0« und —3 Volt für eine binäre »1« auf. Die in F i g. 1 gezeigte Schaltung kann auf einem integrierten Halbleiterchip angeordnet werden.

Der Zeilen-Adressendecodierkreis 32 und der Spalten-Adressendecodierkreis 22 werden dazu verwendet, um bestimmte MNOS-Speichertransisioren in dem Matrixspeicher 10 auszuwählen. Gemäß einem allgemein bekannten Verfahren wird eine Adresse dem Zeilen-Adressendecodierkreis 32 zugeführt, wodurch eine Ausgangsleitung, z. B. die Leitung 32a, aktiviert wird und ein Befähigungssignal für die Zeilenauswahl dem Treibertransistor 34a zugeführt wird. Der Zeilen-Spannungsversorgungskreis 36 liefert eine Versorungsspannung auf der Leitung 36a, wodurch der Transistor 34a leitend wird und auf der Zeilenleitung 16a ein Zeilensteuersignal erzeugt.

In ähnlicher Weise wird der Zeilen-Adressendecodierkreis 22 aufgrund eines an ihn angelegten Adressensignals z. B. die Leitung 24 aktivieren, so daß der Transistor 28a in der Spalten-Treiberschaltung 28 eine bestimmte Spalte ansteuert. Eine Spalten-Spannungsversorgungsquelle 30 weist Leistungstransistoren

30a, 306 und 30c auf, die z. B. über die Leitung 30d die ausgewählte Spalte mit Energie versorgen. Das Spannungssignal auf der Leitung 3Od wird an jeden der Speichertransistoren 20a und 20c in der Spalte 12 angelegt. Da der Transistor 20a durch die Zeilenauswahlleitung 16a und durch den Spaltenauswahltransistor 28a wirksam gemacht wurde, wird er abgefragt.

Die Konstantstromquelle 52 liefert einen konstanten Strom zu dem Leistungstransistor 30a über den MNOS-Transistor 20a und den Transistor 28a in dem Spaltenauswahl- und Treiberkreis 28. Dadurch stellt sich ein konstanter Stromfluß entlang der mit 64 bezeichneten Linie ein. Während einer normalen Operation kann der MNOS-Transistor einen von zwei möglichen Zuständen aufweisen. Jeder dieser stabilen Zustände wird durch einen ersten oder zweiten Schwellenwertspannungspegel in dem MNOS-Transistor definiert. Der Wert des Schwellenwertpegels, der an dem Eingang der bistabilen Schaltung 50 erscheint, ist ein Spannungspegel, der den im MNOS-Transistor 20a vorhandenen Schwellenwertpegel anzeigt. Für eine binäre »0«, die in dem MNOS-Transistor 20a gespeichert ist, wird eine Spannung von etwa —7 Volt auf der Eingangsleitung 62 der bistabilen Schaltung erscheinen. Für eine binäre »1«, die andernfalls im MNOS-Transistor 20a gespeichert sein könnte, würde eine Spannung von —3 Volt auf der Leitung 62 am Eingang der bistabilen Schaltung 50 erscheinen.

Gleichzeitig mit der Abfrage des adressierten Transistors 20a liefert die konstante Stromquelle 54 einen konstanten Strom über den ausgewählten Pfad, wie er durch die Linie 66 gekennzeichnet ist. Dieser Strom fließt auch durch den Spannungskreis 56 und einen MNOS-Transistor 42 in der gleichen Zeile 16, in der auch der adressierte Speichertransistor 20a liegt. Der MNOS-Transistor in der Referenzspalte kann ebenfalls auf einen von zwei stabilen Zuständen gesetzt sein, von denen jeder stabile Zustand durch einen bestimmten von dem anderen verschiedenen Schwellenwertpegel definiert ist. In dem Fall, daß der Transistor 42 bezüglich seiner Größe usw. identisch ist mit jedem der anderen MNOS-Transistoren in der Zeile 16, wird die Spannung, die bei der Auswahl des Transistors 42 entsteht, exakt die gleiche sein, wie die über dem adressierten MNOS-Speichertransistor 20a. Genauer gesagt, —7 Volt würden eine binäre »0« und —3VoIt würden eine binäre »1« anzeigen. Jedoch ist der Spannungskreis 56 in Serie mit der Zugriffsleitung 66 geschaltet, um eine Veränderung der Spannung, die in der Zugriffsleitung 66 bei der Ansteuerung des Referenz-MNOS-Transistors 42 erzeugt wird, zu reduzieren. In einem bevorzugten Ausführungsbeispiel wird lediglich eine binäre »0« in dem Referenz-MNOS-Transistor in der Referenzspalte 42 gespeichert.

Durch die Aktivierung des Transistors 42 über die Konstantstromquelle 54 wird sich ein Spannungspegel auf der Leitung 60 von etwa —4,5 Volt einstellen.

Somit ist während einer Operation die bistabile Multivibratorschaltung 50 für zwei Arten von Eingangssignalen zuständig. Wenn eine binäre »0« an der adressierten Speicherstelle auftritt, wird ein -7-Volt-Signal auf der Eingangsleitung 62 auftreten und ein -4,5-Volt-Signal auf der Eingangsleitung 60. Wenn eine binäre »1« in der adressierten Speicherstelle festgestellt wird, so wird ein —3-Volt-Signal auf der Eingangsleitung 62 und ein —4,5-Volt-Signal weiterhin auf der Eingangsleitung 60 erscheinen.

Im folgenden wird auf Fig.2 Bezug genommen, in der eine Schaltung von einer Konstantstromquelle 52 dargestellt ist. Die Konstantstromquelle 52 enthält erste, zweite und dritte Transistoren 70, 72 und 74. Der erste Transistor 70 weist eine Torelektrode, eine Senkelektrode und eine Quellenelektrode, die mit 76, 78 und 80 bezeichnet sind, auf. Der zweite Transistor 72 weist ebenfalls eine Torelektrode, eine Senkelektrode und eine Quellenelektrode auf, die mit 82, 84 und 86 bezeichnet sind. Desgleichen weist der Transistor 74 eine Torelektrode, eine Senkelektrode und eine Quellenelektrode auf, die entsprechend mit 88,90 und 92 bezeichnet sind. Die Torelektrode 76 des Transistors 70 ist mit der Senkelektrode 78 des gleichen Transistors verbunden und beide Elektroden sind mit einer Spannung Vdd einer nicht gezeigten Spannungsquelle über einen Anschluß 93 verbunden. Das bevorzugte Ausführungsbeispiel ist mit einer Spannungsquelle versehen, die -2OVoIt erzeugt. Die Torelektrode 82 des Transistors 74 ist mit der Senkenelektrode 84 des gleichen Transistors und mit einem Verbindungspunkt 94 verbunden. Die Quellenelektrode 80 des ersten Transistors 70 ist ebenfalls mit dem Verbindungspunkt 94 verbunden. Die Quellenelektrode 86 des Transistors 84 ist über einen Anschluß 96 an einer von der Spannungsquelle gelieferten Spannung V$s angelegt. Bei einem bevorzugten Ausführungsbeispiel beträgt die Spannung V₅S 0 Volt

Die Torelektrode 88 des Transistors 74 ist ebenfalls mit dem Verbindungspunkt 94 verbunden. Die Senkenelektrode 90 des dritten Transistors 74 weist eine Verbindung mit einem Anschluß 97 auf. Die Quellenelektrode 92 des Transistors 74 liegt ebenfalls an der Spannung V& andern Anschluß96.

Die in F i g. 2 dargestellte Schaltung ist repräsentativ für eine Konstantstromquelle, die als Konstantstromquellen 52 und 54 in der Schaltung gemäß F i g. 1 eingesetzt werden könnten. Wenn die in F i g. 2 gezeigte Konstantstromquelle als Konstantstromquelle 52 in F i g. 1 eingesetzt wird, so muß der Anschluß 97 mit der Eingangsleitung 62 der bistabilen Multivibratorschaltung 50 verbunden werden. Wenn die Konstantstromquelle in F i g. 2 als Konstantstromquelle 54 verwendet werden soll, so muß der Anschluß 97 mit der Eingangsleitung 60 der bistabilen Multivibratorschaltung 50 verwendet werden.

Die Konstantstromquelle gemäß F i g. 2 erzeugt nicht nur einen geeigneten Konstantstrom, sondern sie erzeugt ebenfalls einen sehr niedrigen Strom, um eine maximale Differenz zwischen den abgelesenen Spannungspegeln für binäre »0«- und »1 «-Signale zu erhalten. Der Transistor 70 weist eine hohe Impedanz und der Transistor 72 eine niedrige Impedanz auf. Somit wird der Strom durch die Transistoren 70 und 72 in erster Linie durch die Impedanz des Transistors 70 und die Differenz zwischen den Anschlüssen % und 93 bestimmt. Mit einer Differenz von 20 Volt zwischen der genannten Anschlüssen würde sich ein entsprechend niedriger gewünschter Strom in der Größenordnung von 150 Mikroampere einstellen. Der Transistor 74 wire im Sättigungsbereich bei einer Senkenspannung voi negativer als — 1 Volt annähernd mit einem konstante! Strom arbeiten. Somit ist der Strom durch dei Transistor 74 ebenfalls annähernd konstant, und zwar ii der Größenordnung von 15 Mikroampere und in wesentlichen unabhängig von der am Anschluß 9 anliegenden Spannung.

In einer Modifikation wird ein einziger Referenztrar sistor für die Matrix verwendet. Er kann auf der

gleichen Substrat vorgesehen werden. Dieser einzige Transistor erzeugt einen Ausgang für die bistabile Multivibratorschaltung 50 jedesmal, wenn einer der Speichertransistoren in der Matrixspeicheranordnung 10 auf der Eingangsleitung 62 für die bistabile Multivibratorschaltung 50 ein Signal erzeugt.

Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Matrixspeicher aus Feldeffekttransistoren in zeilen- und spaltenförmiger Anordnung, deren Schwellenwerte auf erste oder zweite Werte einstellbar sind, um zu speichernde Daten zu repräsentieren, mit einer Lesevorrichtung zur Abfrage eines ausgewählten Speichertransistors, wodurch ein Speicherlesesignal erzeugt wird, das den Schwellenwert des ausgewählten Transistors ι ο repräsentiert, mit mindestens einem, jedesmal beim Abfragen eines Speichertranshtors ebenfalls abgefragten, ein Referenzsignal erzeugenden Referenzfeldeffekttransistor mit veränderbarem Schwellenwert dadurch gekennzeichnet, daß der Referenztransistor (42,44) auf den genannten ersten Wert eingestellt ist, und daß in einer Vergleichsschaltung (50) das Speicherlesesignal und das Referenzlesesignal verglichen werden.

2. Matrixspeicher nach Anspruch 1, gekennzeichnet durch eine Referenzspalte (40) bestehend aus Referenztransistoren (42,44), von denen jeder einer Zeile von Speichertransistoren zugeordnet ist, wobei die Torelektroden der Speichertransistoren in der Zeile mit der Torelektrode des Referenztransistors der zugeordneten Zeile (z. B. \%a) verbunden sind.

3. Matrixspeicher nach Anspruch 2, bei dem Speichertransistoren in den Spalten mit ihren Quellen-Senken-Pfaden mk den entsprechenden Speicherspaltenleitungen verbunden sind, dadurch gekennzeichnet, daß die Referenztransistoren mit ihren Quellen-Senken-Pfaden mit einer Referenzspaltenleitung verbunden sind und daß die Lesevorrichtung eine Konstantstromquelle (52, 54) enthält, die einen konstanten Strom an die ausgewählte Speicherspaltenleitung und an die genannte Referenzspaltenleitung liefert.

4. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Vergleichsschaltung einen bistabilen Multivibrator (50) enthält, der einen ersten Eingang (62) aufweist, welcher mit einer ausgewählten Speicherspaltenleitung verbunden ist und dessen zweiter Eingang (60) mit der genannten Referenzspaltenleitung verbunden ist

5. Matrixspeicher nach Anspruch 4, dadurch gekennzeichnet daß die Konstantstromquelle einen ersten (52) und einen zweiten (54) Konstantstromquellenpfad enthält, die Konstantströme mit dem gleichen Wert erzeugen, und daß der erste Konstantstromquellenpfad (52) mit der ausgewählten Speicherspaltenleitung verbunden ist und der zweite Konstantstromquellenpfad (54) mit der genannten Referenzspaltenleitung über einen Spannungsmodifizierungskreis (56) verbunden ist.

6. Matrixspeicher nach Anspruch 5, dadurch gekennzeichnet, daß der genannte Spannungsmodifizierungskreis (56) einen weiteren Feldeffekttransistor enthält dessen Quellen-Senken-Pfad zwischen die Referenzspaltenleitung und den zweiten Konstantstromquellenpfad (54) geschaltet ist und dessen Torelektrode mit einem Referenzpotential (58) verbunden ist

7. Matrixspeicher nach einem der vorangehenden Ansprüche, bestehend aus einem integrierten Schaltkreis auf einem Halbleiterchip, dadurch gekennzeichnet daß die genannten Feldeffekttransistoren mit veränderbarem Schwellenwert Metall-Nitrid-Oxid-Halbleiter-Transistoren sind.