DE2620749A1

DE2620749A1 - Matrixspeicher aus halbleiterelementen

Info

Publication number: DE2620749A1
Application number: DE19762620749
Authority: DE
Inventors: George Corbin Lockwood
Original assignee: NCR Corp
Current assignee: NCR Voyix Corp
Priority date: 1975-05-13
Filing date: 1976-05-11
Publication date: 1976-11-25
Also published as: GB1497210A; FR2311382A1; NL7605024A; FR2311382B1; JPS51140442A; IT1060445B; DE2620749B2

Description

NCR CORPORATION Dayton, Ohio (V.St.A.)

Patentanmeldung

Unser Az.: Case 2152/GER

MATRIXSPEICHER AUS HALBLEITERELEMENTEN

Die Erfindung betrifft einen Matrixspeicher aus Feldeffekttransistoren . in zeilen- und.spaltenförmiger Anordnung, deren Schwellenwerte auf erste oder zweite Werte einstellbar sind, um zu speichernde Daten zu repräsentieren, mit einer Lesevorrichtung, zur Abfrage eines ausgewählten Speichertransistors, wodurch ein Speicherlesesignal erzeugt wird, das den Schwellenwert des ausgewählten Transistors repräsentiert,

Aus der GB-Patentschrift 1 308 806 ist ein Matrixspeicher der vorangehend definierten Art bekannt, in dem ein als Speicherelement dienender Feldeffekttransistor ausgelesen wird, indem ein vorbestimmtes Potential an die Torelektrode des Transistors angelegt wird und die Größe des Lesesignals auf einer mit dem Quellen-Senken-Pfad des Transistors verbundenen Leseleitung festgestellt wird. Das Lesesignal weist einen ersten oder einen zweiten Pegelwert auf, in Abhängigkeit von dem Schwellenwert des Speichertransistors. Nach langer ausgedehnter Benutzung können Veränderungen in der Größe des Lesesignals auftreten, da sich über eine lange Zeitdauer die Parameter der Schaltung ändern können. Der bekannte Matrixspeicher weist somit den Nachteil auf_s daß Unzuverlässigkeiten infolge der .Veränderungen der Lesesignale über lange Zeiten bei Leseoperationen entstehen können.

3ο Mai 1976 '808 8 48/0

2620743

Es ist eine Aufgabe der Erfindung, einen Matrixspeicher der vorgenannten Art aufzuzeigen, in dem diese Machteile vermieden werden.

Die Erfindung ist gekennzeichnet durch mindestens einen Referenzfeldeffekttransistor mit veränderbarem Schwellenwert, der auf den genannten ersten Wert eingestellt ist, wobei die Lesevorrichtung jedesmal beim Abfragen eines Speichertransistors den Referenztransistor oder einen der Referenztransistoren abfragt, wodurch ein Referenzlesesignal erzeugt wird, und durch eine. Vergleichsschaltung, die das Speichersignal und das Referenzlesesignal vergleicht.

Der erfindungsgemäße Matrixspeicher weist somit den Vorteil auf, daß infolge der Verwendung eines Referenztransistors und Vergleichsschaltungen über lange Zeiten entstehende Veränderungen in der Größe des Auslesesignals aus dem Speichertransistor durch ähnliche Langzeitveränderungen in' dem aus dem Referenztransistor gelesenen Lesesignal eliminiert werden können.

Ein weiterer Vorteil des erfindungsgemäßen Speichers liegt darin, daß bei der Herstellung von Matrixspeichern in Massenproduktion Probleme reduziert werden, die infolge von unterschiedlichen Auslesesignalen bei unterschiedlichen Vorrichtungen infolge unterschiedlicher Transistorparametern auftreten können, da ähnliche Variationen der Transistorparameter bei der Herstellung der Speichertransistoren und der Referenztransistoren wahrscheinlich sind»

3. Kai 1976

'609848/066

2620743

Im folgenden wird die Erfindung anhand einer konkreten Ausführungsform mit Hilfe der beiliegenden Zeichnungen im einzelnen beschrieben. In diesen zeigt:

Fig. 1 ein prinzipielles Blockschaltbild
eines Matrixspeichers, in dem Informationen nicht
verlorengehen können, und

Fig. 2 eine Schaltung einer in der Matrix
gemäß Fig. 1 verwendeten Konstantstromquelle·

Zunächst wird auf Fig. 1 Bezug genommen, in der eine Matrixspeicheranordnung 10 gezeigt ist, die eine Anzahl Spalten 12 und 14 und eine Anzahl Zeilen 16 und 18 enthält. Mehrere MNOS (Metal 1-Nitrid-Oxid-Halbleiter) Transistoren sind mit 20a, 20b, 20c und
2Od bezeichnet. Die Transistoren 20a und 20b liegen
in der Zeile 16. Die Transistoren 20c und 2Od in der Zeile 18. Die Transistoren 20a und 20c gehören zur
Spalte 12 und die Transistoren 20b und 20d zu der
Spalte 14.

Ein Spalten-Adressendecodierkreis 22 weist eine Anzahl von Ausgangsleitungen 24 und 26 auf, die mit einem Spalten-Wähl- und Treiberkreis 28 verbunden sind. Der Treiberkreis 28. enthält eine Anzahl von
Transistoren 28a und 28b. Der Transistor 28a erzeugt ein Befähigungssignal für jeden der Transistoren 20a und 20c in der Spalte 12, wenn der Spalten-Adressendecodierkreis 22 die Spalte 12 zur Ansteuerung auswählt. Eine Spaltenenergiequelle 30, die Transistoren 30a, 30b und. 30c enthält, liefert die Energiesignale für jede Spalte.

3. Mai 1976

, 609848/0665

Ein Zeilen-Adressendecodierkreis 32 wählt eine der Zeilen der Speichervorrichtung aus, z. B. die Zeile über einen Zeilenauswahl- und Treiberkreis 34 und eine Auswahlzeilenleitung 16a. Eine Zeilenspannungsquelle liefert die erforderliche Energie für den Treiberkreis

Wenn der Zeilen-Adressendecodierkreis 32 ein Befähigungssignal zur Ansteuerung der Zeile 16 erzeugt und der Spalten-Adressendecodierkreis 22 die Spalte auswählt, so wird der Transistor 20a in dem Matrixspeicher 10 für einen Zugriff ausgewählt.

Eine Referenzspalte 40 enthält eine Anzahl Transistoren 42 und 44. Der MNOS-Transistör 42 ist der letzte MNOS-Transistor in der Reihe 16, während der MNOS-Transistör 44 der letzte MNOS-Transistor in der Zeile 18 ist.

Jedesmal wenn ein Befähigungssignal an die Zeilenleitung 16a angelegt wird, werden alle Transistoren der Zeile 16 einschließlich der Transistoren 20a, 20b und 42 abgefragt. Somit wird jede Verschlechterung eines Ausgangssignals von den Transistoren 20a oder 20b durch eine gleichartige Verschlechterung bzw. Veränderung in dem aus dem Transistor 42 ausgelesenen Signal kompensiert. Das von dem Transistor 42 ausgelesene Signal wird an die eine Seite einer bistabilen Multivibratorschaltung angelegt und das von dem ausgewählten MNOS-Transistor 20a wieder ausgelesene Signal wird der anderen Seite der bistabilen MuI tivibratorschaltung zugeführt. Dadurch werden alle Veränderungen der von den MNOS-Speichertransistoren ausgelesenen Spannungspegel, neutralisiert.

.3. Mai 1.976 .

609848/0665 ' '

Die Abfrage- und Leseschaltung, die· in" dem erfindungsgemäßen MNOS-Matrixspeieher verwendet wird, enthält eine bistabile MuI tivibratorschaltung 50. Eine für diesen Zweck geeignete bistabile Multivibratorschaltung ist im einzelnen in der von der Anmelderin unter der Nr. 2152A eingereichten Patentanmeldung beschrieben. Die erste Konstantstromquelle liefert ein erstes Eingangssignal an die bistabile MuI tivibratorschaltung 50. Eine zweite Konstantstromquelle 54 liefert ein zweites Eingangssignal an die bistabile MuI tivibratorschaltung 50. Ein (offset) Spannungskreis 56 ist in Serie zwischen die Konstantstromquelle 54 und die Referenzspalte 40 geschaltet. Der Spannungskreis 56 wird durch ein an dem Anschluß auftretendes Signal wirksam gemacht während einem Teil einer Periode, bei der die Referenzspalte abgefragt wird.

In einem bevorzugten Ausführungsbeispiel wird eine binäre "0" in jedem der MNOS-Transistoren der Referenzspalte 40 gespeichert. Eine binäre "0" wird ebenso in einigen der MNOS-Speichertransistoren der Matrixspeicheranordnung 10 gespeichert sein. Um eine Spannungsdifferenz zwischen den aus den MNOS-Transistoren der Referenzspalte 40 ausgelesenen Signale zu erzeugen, wenn diese mit von den MNOS-Transistoren der Matrixspeicheranordnung 10 ausgelesenen Signalen verglichen v/erden, in denen eine binäre "0" gespeichert ist, wird der Schaltkreis 56 eine Spannungsverringerung des aus den MNOS-Transistoren der Referenzspalte abgelesenen Signals bewirken. Diese Spannungsverringerung ist gleich dem Konstantstrom, der den Widerstand des Spannungsk**eTses 56 bestimmt. Der Spannungskreis 56 enthält einen

3. Mai 1976 '609848/0665 "

Transistor, der in einem nichtgesättigten Zustand arbeitet. Dies geschieht, wenn ein Widerstand auf einen Wert durch die am Anschluß 58 auftretende Spannung gesetzt wird. Die Reduzierspannung des Kreises 56 leitet eine Spannungsreduzierung von etwa 1,5 Volt des von dem ausgewählten MNOS-Transistör in der Referenzspalte 40 erzeugten Signals ein.

In einem bevorzugten Ausführungsbeispiel ist das von dem in einem MNOS-Transistör gespeicherte binäre "O"-Signal etwa -7 Volt groß.Das von einem MNOS-Transistor ausgelesene binäre "1"-Signal ist etwa -3 Volt groß. In dem Spannungskreis 56 erfolgt eine 1,5 Volt Reduzierung für das von dem MNOS-Transistor in der Referenzspalte 40 abgelesenen Signal. Das an die Eingangs 1 eitung 60 der einen Seite der bistabilen Multivibratorschaltung 50 angelegte Signal hat eine Größe von etwa -4,5 Volt. Das über die zweite Leitung 52 der anderen Seite der bistabilen Multivibratorschaltung zugeführte Signal weist eine Größe von -7 Volt für eine binäre "0" und -3 Volt für eine binäre "1" auf. Die in Fig. 1 gezeigte Schaltung kann auf einem integrierten Halbleiterchip angeordnet werden.

Der Zei1en-Adressendecodierkreis 32 und der Spalten-Adressendecodierkreis 22 werden dazu verwendet, um bestimmte MNOS-Speichertransistoren in dem Matrixspeicher 10 auszuwählen. Gemäß einem allgemeiη bekannten Verfahren wird eine Adresse dem Zeilen-Adressendecodierkreis 32 zugeführt, wodurch eine Ausgangsleitung, z. B. die Leitung 32a, aktiviert wird und ein Befahlgungssignal für die Zeilenauswahl dem Treiber-.,.frans is tor 34a zugeführt wird. Der Zei 1 en-Spannungs-

3. Mai 1976

"609848/0665

Versorgungskreis 36 liefert eine Versorgungsspannung auf der Leitung 36a, wodurch der Transistor 34a leitend wird und auf der Zeilenleitung 16a ein Zeilensteuersignal erzeugt. · '

In ähnlicher Weise wird der Zeilen-Adressendecodierkreis 22 aufgrund eines an ihn angelegten Adressensignals z. B. die Leitung 24 aktivieren, so daß der Transistor 28a in der Spalten-Treiberschaltung 28 eine bestimmte Spalte ansteuert. Eine Spalten-SpannungsversorgungsquelIe 30 weist Leistungstransistoren 30a, 30b und 30c auf, die z. B. über die Leitung 30d die ausgewählte Spalte mit Energie versorgen. Das Spannungssignal auf der Leitung 3Od wird an jeden der Speichertransistoren 20a und 20c in der Spalte 12 angelegt. Da der Transistor 20a durch die Zeilenauswahl leitung 16a und durch den Spaltenauswahltransistör 28a wirksam gemacht wurde, wird er abgefragt.

Die Konstantstromquelle 52 liefert einen konstanten Strom zu dem Leistungstransistor 30a über den MNOS-Transistör 20a und den Transistor 28a in dem Spaltenauswahl- und Treiberkreis 28. Dadurch stellt sich ein konstanter Stromfluß entlang der mit 64 bezeichneten Linie ein. Während einer normalen Operation kann der MNOS-Transistor einen von zwei möglichen Zuständen aufweisen. Jeder dieser stabilen Zustände wird durch einen ersten oder zweiten Schwellenwertspannungspegel in dem MNOS-Transistor definiert. Der Wert des Schwel l.enwertpegel s, der an dem Eingang der bistabilen Schaltung 50 erscheint, ist ein Spannungspegel, der den im MNOS-Transistor 20a vorhandenen Schwellenwertpegel anzeigt. Für eine

3. Mai 1976 ■

'609848/0665

binäre "0", die in dem MNOS-Transistör 20a gespeichert ist, wird eine Spannung von etwa -7 Volt auf der Eingangsleitung 62 der bistabilen Schaltung erscheinen. Für eine binäre "1", die andernfalls im MNOS-Transistor 20a gespeichert sein könnte, würde eine Spannung von -3 Volt auf der Leitung 62 am Eingang der bistabilen Schaltung erscheinen.

Gleichzeitig mit der Abfrage des adressierten Transistors 20a liefert die konstante Stromquelle 54 einen konstanten Strom über den ausgewählten Pfad, wie er durch die Linie 66 gekennzeichnet ist. Dieser Strom fließt auch durch den Spannungskreis 5'6 und einen MNOS-Transistor 42 in der gleichen Zeile 16, in der auch der adressierte Speichertransistor 20a liegt. Der MNOS-Transistor in"der Referenzspalte kann ebenfalls auf einen von zwei stabilen Zuständen gesetzt sein, von denen jeder stabile Zustand durch einen bestimmten von dem anderen verschiedenen Schwellenwertpegel·definiert, ist. In dem Fall, daß der Transistor 42 bezüglich seiner Größe usw. identisch ist mit jedem der anderen MNOS-Transistören in der Zeile 16 wird die Spannung, die bei der Auswahl des Transistors 42 entsteht, exakt die gleiche sein, wie die über dem adressierten MNOS-Speichertransistor 20a. Genauer gesagt, -7 Volt, würden eine binäre "0" und -3 Volt würden eine binäre "1" anzeigen. Jedoch ist der Spannungskreis 56 in Serie mit der Zugriffsleitung 66 geschaltet, um eine Veränderung der Spannung, die in der Zugriffsleitung 66 bei der Ansteuerung des Referenz-MNOS-Transistors 42 erzeugt wird, zu reduzieren. In einem bevorzugten AusfUhrungsbeispiel wird lediglich eine binäre "0" .,τη dem Referenz-MNÖS-Transistor in der Referenzspalte gespeichert. '

3. Mai 1976 ■ '609848/0665

Durch die Aktivierung des Transistors 42 über die Konstantstromquelle 54 wird sich ein Spannungspegel auf der Leitung 60 von etwa -4,5 Volt einstellen. Somit ist während einer Operation die bistabile MuI tivibratorschaltung 50 für zwei Arten von Eingangssignalen zuständig. Wenn eine binäre "0" an der adressierten Speicherstelle auftritt, wird ein -7 Volt-Signal auf der Eingangsleitung 62 auftreten und ein

- -4,5 Volt-Signal auf der Eingangsleitung 60. Wenn eine binäre "1" in der adressierten Speicherstelle festgestellt wird, so wird ein -3 Volt-Signal auf der Eingangsleitung 62 und ein -4,5 Volt-Signal weiterhin auf der Eingangsleitung 60 erscheinen.

Im folgenden wird auf Fig. 2 Bezug genommen, in der eine Schaltung von einer Konstantstromquelle 52 dargestel1t.ist. Die Konstantstromquelle 52 enthält erste, zweite und dritte Transistoren 70, 72 und 74. Der erste Transistor 70 weist eine Torelektrode, eine Senkenelektrode und eine Quellenelektrode, die mit 76, 78 und 80 bezeichnet sind, auf. Der zweite Transistor 72 weist ebenfalls eine Torelektrode, eine Senkenelektrode und eine Quellenelektrode auf, die mit 82, 84 und 86 bezeichnet sind. Desgleichen weist der Transistor 74 eine Torelektrode, eine Senkenelektrode und eine Quellenelektrode auf, die entsprechend mit 88, 90 und 92 bezeichnet sind. Die Torelektrode 76 des Transistors 70 ist mit der Senkenelektrode 78 des gleichen Transistors verbunden und beide Elektroden sind mit einer Spannung V^q einer nient. gezeigten Spannungsquelle über einen Anschluß 93 verbunden. Das bevorzugte Ausführungs-

···' beispiel ist mit einer Spannungsquelle versehen,

3. Mai 1976

'609849/0665

- ίο -

die -20 Volt erzeugt. Die Torelektrode 82 des Transistors 74 ist mit der Senkenelektrode 84 des gleichen Transistors und mit einem Verbindungspunkt 94 verbunden. Die Quellenelektrode des ersten Transistors 70 ist ebenfalls mit dem Verbindungspunkt 94 verbunden. Die Quellenelektrode 86 des Transistors 84 ist über einen Anschluß 96 an einer von der Spannungsquelle gelieferten Spannung V~<. angelegt. Bei einem bevorzugten Ausführungsbeispiel beträgt die Spannung V₅₅ 0 VoIt.

Die Torelektrode 88 des Transistors 74 ist ebenfalls mit dem Verbindungspunkt 94 verbunden. Die Senkenelektrode 90 des dritten Transistors 74 weist eine Verbindung mit einem Anschluß 97 auf. Die Quellenelektrode 92 des Transistors 74 liegt ebenfalls an der Spannung V_s<- an dem Anschluß 96.

Die in Fig. 2 dargestellte Schaltung ist repräsentativ für eine Konstantstromquelle, die als Konstantstromquellen 52 und 54 in der Schaltung gemäß Fig. 1 eingesetzt werden könnten. Wenn die in Fig. 2 gezeigte Konstantstromquelle als Konstantstromquelle 52 in Fig. 1 eingesetzt wird, so muß der Anschluß 97 mit der Eingangsleitung 92 der bistabilen MuI tivibratorschaltung 50 verbunden werden. Wenn die Konstantstromquel.1 e in Fig. 2 als Konstantstromquelle 54 verwendet werden soll, so muß der Anschluß 97 mit der Eingangsleitung 60 der bistabilen MuI tivibratorschaltung 50 verwendet werden.

3. Mai 1976

609848/0665

- li -

Die Konstantstromquelle gemäß Fig. 2 erzeugt nicht nur einen geeigneten Konstantstrom, sondern sie erzeugt ebenfalls einen sehr niedrigen Strom, um eine maximale Differenz zwischen den abgelesenen Spannungspegeln für binäre "0"-und "Γ'-Signale zu erhalten. Der Transistor 70.weist eine hohe Impedanz und der Transistor 72 eine niedrige Impedanz auf. Somit wird der Strom durch die Transistoren 70 und 72 in erster Linie durch die Impedanz des Transistors 70 und die Differenz zwischen den Anschlüssen 96 und 93 bestimmt. Mit einer Differenz von 20 Volt zwischen den genannten Anschlüssen würde sich ein entsprechend niedriger gewünschter Strom in der Größenordnung von 150 Mikroampere einstellen. Der Transistor 74 wird im Sättigungsbereich bei einer Senkenspannung von negativer als -1 Volt annähernd mit einem konstanten Strom arbeiten. Somit ist der Strom durch den Transistor 74 ebenfalls annähernd konstant,und zwar in der Größenordnung von 15 Mikroampere und im wesentlichen unabhängig von der am Anschluß 97 anliegenden Spannung.

In einer Modifikation kann nur ein einziger Referenztransistor pro Reihe verwendet werden, wobei dann lediglich ein einziger Referenztransistor auf dem gleichen Substrat vorgesehen werden muß. Dieser einzige Transistor erzeugt einen Ausgang für die bistabile MuI tivibratorschaltung 50 jedesmal, wenn einer der 'Speichertransistoren in der Matrixspeicheranordnung 10 auf der Eingangsleitung 6'2 für die bistabile MuI ti vibratorschal tung 50 ein Signal erzeugt. .

3, Mai 1976 . .

'609848/0665 '".."'

Claims

Patentansprüche:

Matrixspeicher aus Feldeffekttransistoren in zeilen- und spaltenförmiger Anordnung, deren Schwellenwerte auf erste oder zweite Werte einstellbar sind, um zu speichernde Daten zu repräsentieren, mit einer Lesevorrichtung zur Abfrage eines ausgewählten Speichertransistors, wodurch ein Speicherlesesignal erzeugt wird, das den Schwellenwert des ausgewählten Transistors repräsentiert, gekennzeichnet durch mindestens einen Referenzfeldeffekttransistor (42, 44) mit veränderbarem Schwellenwert, der auf den genannten ersten Wert eingestellt ist, wobei die Lesevorrichtung jedesmal beim Abfragen eines Speichertransistors (z.B. 20a) den Referenztransistor (z.B. 42) oder einen der Referenztransistoren abfragt, wodurch ein Referenzlesesignal erzeugt wird, und durch eine Vergleichsschaltung (50), die das Speichersignal und das Referenzlesesignal vergleicht.
2. Matrixspeicher nach Anspruch 1, gekennzeichnet durch eine Referenzspalte (40) bestehend aus Referenztransistoren (42, 44), von denen jeder einer Zeile von Speichertransistoren zugeordnet ist, wobei die Torelektroden der Speichertransistoren in der Zeile mit der Torelektrode des Referenztransistors der zugeordneten Zeile (z.B. 16a) verbunden sind, und die Leseschaltung ein Potential an die ausgewählte Zeile (z.B. 16a) liefert, das zwischen dem genannten ersten und zweiten Wert liegt.
3. Mai 1976

•609848/0665

3. Matrixspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Speichertransistoren in den Spalten mit ihren Quellen-Senken-Pfaden mit den entsprechenden Speicherspaltenleitungen verbunden sind, daß die Referenztransistoren mit ihren Quellen-Senken-Pfaden mit einer Referenzspaltenleitung verbunden sind und daß die Leseschaltung eine Konstantstromquelle (51, 54) enthält, die einen konstanten Strom an die ausgewählte Speicherspaltenleitung und an die genannte Referenzspaltenleitung liefert.
4. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Vergleichsschaltung einen bistabilen Multivibrator (50) enthält, der einen ersten Eingang (62) aufweist, welcher mit einer ausgewählten Speicherspal.tenlei tung verbunden ist und dessen zweiter Eingang (60) mit der genannten Referenzspaltenleitung verbunden ist, und daß ein erster oder zweiter Spannungspegel erzeugt wird aufgrund der Lieferung eines Konstantstromes an die genannte ausgewählte Speicherspaltenleitung an den genannten ersten Eingang (62) in Abhängigkeit von dem Schwellenwert des ausgewählten Speichertransistors (z.B. 20a), und daß ein dritter Spannungspegel an dem zweiten Eingang (60) erzeugt wird aufgrund des Anliegens eines Konstantstromes an der genannten Referenzspaltenleitung, der zwischen dem ersten und zweiten Spannungspegel .liegt und wobei der bistabile Multivibrator (50) in einen ersten oder zweiten Zustand gesetzt wird in Abhängigkeit davon, ob der Spannungspegel, der an den ersten Eingang (62) angelegt wird, größer oder kleiner als der Spannungs-,pegel ist, der an den zweiten Eingang (60) angel egt wi rd.

3. Mai 1976

'609848/0665

-· 14 -
5. Matrixspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die Konstantstromquelle einen ersten (52) und einen zweiten (54) Konstantstromquellenpfad enthält, die Konstantströme mit dem gleichen Wert erzeugen, und daß der erste Konstantstromquellenpfad (52) mit der ausgewählten Speicherspaltenleitung, verbunden ist und der zweite Konstantstromquellenpfad (54) mit der genannten Referenzspaltenleitung über einen Spannungsmodifizierungskreis (56) verbunden ist, so daß der dritte Spannungspegel für den zweiten Eingang (60) erzeugt wird.
6. Matrixspeicher nach Anspruch 5, dadurch gekennzeichnet, daß der genannte Spannungsmodifizierungskreis (56) einen weiteren Feldeffekttransistor enthält, dessen Quellen-Senken-Pfad zwischen die Referenzspaltenleitung und den zweiten Konstantstromquellenpfad (44) geschaltet ist und dessen Torelektrode mit einem Referenzpotential (58) verbunden ist.
7. Matrixspeicher nach einem der vorangehenden Ansprüche, bestehend aus einem integrierten Schaltkreis auf einem Halbleiterchip, dadurch gekennzeichnet, daß die genannten Feldeffekttransistoren mit veränderbarem Schwel 1 enwert Metal 1-Nitrid-Oxid-Haiblei tertransistören sind.

3. Mai 1976

. .609848/0665