DE2049076A1 - Kreuzpunkt Matnxgedachtnis - Google Patents
Kreuzpunkt MatnxgedachtnisInfo
- Publication number
- DE2049076A1 DE2049076A1 DE19702049076 DE2049076A DE2049076A1 DE 2049076 A1 DE2049076 A1 DE 2049076A1 DE 19702049076 DE19702049076 DE 19702049076 DE 2049076 A DE2049076 A DE 2049076A DE 2049076 A1 DE2049076 A1 DE 2049076A1
- Authority
- DE
- Germany
- Prior art keywords
- diode
- charge
- cell
- rails
- rail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Patentanwalt
Dipl.-Ing. Walter Jackisch
7 Stuttgart N, Menzelstraße 40 O Π / fl Π »7 O
^U4yU /b
Western Electric Company Inc. -ß, Okt. 1970
195 Broadway
New York, N.Y. 10007 / USA A 31 903
Kreuzgunkt-Matrixgedächtnis
Die Erfindung betrifft eine Kreuzpunktmatrix mit mehreren Gedächtnis
zellen, von denen jede eine erste Diode mit einer ersten Minoritätsträger-Lebensdauer und eine zweite Diode mit
einer zweiten Minoritätsträger-Lebensdauer umfaßt, Einschreibeelementen zur Vorwärts-Vorspannung einer gewählten Zelle aus
der Gesamtheit der Zellen sowie zur Speicherung einer von zwei unterschiedlichen Ladungsmengen in dem Block der ersten Diode,
Bei Speichersystemen mit zufälligem Zugang ist es oftmals vorteilhaft,
die Gedächtniszellen in einer Kreuzpunktmatrix anzuordnen. Eine solche Matrix umfaßt normalerweise zwei senkrecht
aufeinanderstehende Gruppen von Wählschienen-Schaltungen. Solche Schienenschaltungen sind an ihren Schnittpunkten durch
Kreuzpunkt-Lastschaltungen verbunden, welche Gedächtniselemente umfassen. Diese Gedächtniselemente oder Zellen umfassen oftmals
Halbleitereinrichtungen.
Einige der bekannten Halbleitergedächtnisse umfassen Zellen, bei denen Ladungs/Speicher-Dioden zur Pesthaltung von Informationsbits verwendet werden. Diese Ladungs/Speicher-Diodenzellen
arbeiten gemäß an sich bekannten Kennwerten.
Beispielsweise bewirkt eine Vorwärtsvorspannung quer zu einer Ladunge/Speicher-Diode die Leitung eines Vorwärtsstromes durch
die Diode, Während des Vorliegens des Vorwärtsstromes bietet die Diode dem Strom eine geringe Impedanz. Dieser Vorwärtsstrom
109817/1858
bewirkt, daß Minoritätsträger in der Gitterstruktur des HaIbleitermaterials
der Diode gespeichert werden. Eine solche Gitterstruktur ist oftmals als Block der Diode bezeichnet· Informationsbits
können in dem Block der Diode als irgendeine von zwei unterschiedlichen Mengen an Minoritätsträger-Ladungen gespeichert
werden.
Es ist bekannt, daß innerhalb der Grenze der maximalen Ladungsspeicherfähigkeit irgendeiner Diode die Menge von darin durch
Vorwärtsstrom gespeicherten Minoritätsladungen proportional der Größe des Stromes ist, welcher über eine bestimmte Zeitperiode
durch die Diode geleitet wird. Auf diese Weise kann in der bestimmten Zeitperiode eine geringe Ladungsmenge, welche ein
Bit "0" darstellt, durch Bewirkung eines geringen Wertes des Vorwärtsstromes durch die Diode gespeichert werden. Während einer
ähnlichen Zeitperiode kann eine große Ladungsmenge, welche ein Bit "1" darstellt, in der Diode durch Bewirkung eines hohen
Wertes des Vorwärtsstromes durch die Diode gespeichert werden.
Die Menge der Minoritätsträger-Ladung, welche auf diese Weise.in
einer Ladungs/Speicher-Diode gespeichert wird, kann über eine kurze Periode nach Beendigung des Vorwärtsstromes aufrecht erhalten
werden. Nach Beendigung der Vorwärtsvorspannung sowie dem Fehlen einer Rückwärtsvorspannung werden die gespeicherten
Minoritätsträger durch Rekombination miteinander quer durch die Diodengrenzfläche abgegeben. Diese Rekombination von Minoritätsträgern
wird in einer Periode vollendet, welche als Minoritätsträger-Lebensdauer der Diode bezeichnet wird und allgemein
unter einer Mikrosekundo liegt.
Beim Nichtvorliegen sowohl einer Vorwärts- als auch Rückwärtsvorspannung
kann die Ladung, welche ein Informationsbit darstellt, so lange gespeichert werden, wie die in der Diode verbleibende
Ladung ausreicht, um zu bestimmen, ob ein Bit "0" oder ein Bit "1" anfänglich in der Diode gespeichert war. Bei bekanntere
ectachtniszellen ist die maximale Speicherzeit auf die Mino-
109817/1858
ritätsträger-Lebensdauer der verwendeten Ladungs/Speicher—
Dioden beschränkt.
In einer Ladungs/Speicher-Diodengedächtniszelle gespeicherte
Informationsbits können durch Anlegung einer Umkehrvorspannung
an die Diodenzelle ausgelesen werden. Zu jeder Zeit, nachdem eine ein Informationsbit darstellende Ladung in der Diode gespeichert
wurde, jedoch vor dem Verstreichen der Minoritätsträger-Lebensdauer der Diode, bewirkt eine Umkehrvorspannung,
daß die gespeicherte Ladung von der Diode abgegeben wird. Eine solche Entladung bewirkt einen Umkehrstrom durch die Speicherdiode,
bis die in der Diode gespeicherte Ladung völlig abgegeben ist. Wenn die Größe des Umkehrstromes durch die Schaltung
begrenzt ist, ergibt sich die Umkehrstrom-Impulsdauer als proportional zu der Menge der in der Diode gespeicherten Ladung.
Während der Zeit, wenn der Umkehrstrom geleitet wird, ist die Impedanz der Speicherdiode sehr niedrig. Unmittelbar nach
völliger Abgabe der Ladung zeigt die Impedanz der Speicherdiode wiederum einen hohen Wert, welcher einen Leitzustand verhindert.
Wenn ein Bit "1" gespeichert wird, ist die Menge der gespeicherten Ladung größer als die Menge der gespeicherten
Ladung, wenn ein Bit "0" geschrieben wird. Der sich ergebende Umkehrstrom dauert somit länger, wenn ein Bit "1" gespeichert
wird, als wenn ein Bit "0" gespeichert wird.
Während des Auslesens bestimmt ein Fühlverstärker, ob ein Bit "0" oder ein Bit "1" in der Zelle durch den letzten vorangehenden
Einsehreibevorgang gespeichert wurde. Durch die Tastung eines
FühlVerstärkers zur Bestimmung der Größe des Umkehrstromes zu einem bestimmten Zeitpunkt nach Anlegung der Umkehrvorspannung
weist der Strom entweder einen hohen Wert auf, weil ein Bit "1" gespeichert wurde, oder einen sehr geringen Wert,
weil ein Bit 11O" gespeichert wurde.
Ein solches variables Gedächtnis mit Ladun^/Speicher-Diode nach
dem Stand der Technik kann nicht in allen Rechnersystemen ver-
- 4 _ 10 9 8 17/1858
wendet werden, welche ein Gedächtnis mit zufälligem und kurzem Zugang erfordern, ohne daß die gespeicherte Information periodisch
regeneriert wird. Bei einigen Rechnersystemen muß ein mit zufälligem und kurzem Zugang arbeitendes Gedächtnis Information^-
bits über eine Dauer speichern, welche die Minoritätsträger-Lebensdauer der Ladungs/Speicher-Dioden übersteigt. Wie vorangehend
erwähnt wurde, sind bekannte Gedächtnisse unter Verwendung von Ladunge/Speicher-Dioden auf eine Speicherzeit äquivalent
der Minoritätsträger-Lebensdauer der Ladungs/Speicher-Dioden beschränkt. Sofern somit die gespeicherte Information
nicht periodisch regeneriert wird, können derartige bekannte Gedächtnisse unter Verwendung von Ladungs/Speicher-Dioden nicht
bei einem mit zufälligem Zugang arbeitenden Gedächtnis verwendet werden, welches Informationsbits über eine Dauer
speichern muß, welche die Minoritätsträger-Lebensdauer der Ladungs/Speicher-Dioden übersteigt.
Obgleich Dioden eine begrenzte Informationsspeicherzeit aufweisen,
besitzen sie günstige Bestandteile für variable Gedächtniszellen. TJm niedrige Gesamtkosten zu erzielen, sollten
Gedächtnisse mit vielen Gedächtniszellen solche Zellen umfassen, die möglichst billig sind. Diodengedächtniszellen, welche
in integrierter Schaltkrcisform hergestellt sind, ergeben normalerweise
einen geringeren Aufwand als andere bekannte Gedächtniszellen. Um somit ein Gedächtnis mit vielen Gedächtniszellen
bei niedrigen Kosten zu erzielen, ist es günstig, Diodengedächtniszellen zu verwenden.
Da es günstig ist, Diodengedächtniszellen zu verwenden mit Ausnahme
des Umstandes, daß bekannte Diodengedächtniszellen eine begrenzte Speicherzeit aufweisen, ergibt sich ein Problem,
wie die Speicherzeit von Diodengedächtniszellen so ausgedehnt werden kann, daß billige Diodengedächtninzellen in elektronisch
variablen Gedächtnissen verwendet werden können, die Informationsbitn
über eine Zeitdauer speichern müssen, welche die Minoritatsträger-Lebenndauar der Dioden übersteigt.
- 5 109817/1858
Diese erwähnte Problemstellung wird gelöst durch Bauelemente
zur Eückwärtsvorspannung der gewählten Zelle sowie zur Übertragung
der gespeicherten Ladungsmenge von dem Block der ersten Diode zu einer G-renzflächenkapazität der zweiten Diode, Der
Kreuzpunkt des Matrisgedächtnisses nach der Erfindung umfaßt somit ein Paar von Dioden in Serienhilfsschaltungsbeziehung.
Die beiden Dioden weisen unterschiedliche Minoritätsträger-Lebensdauern
auf. Ein Informationsbit wird in irgendeine gewählte
G-edächtniszelle eingeschrieben, indem beide Dioden der gewählten
Zelle nach vorwärts vorgespannt werden, um die Minoritätsträger-Ladung in dem Block der Diode mit der längeren Minoritätsträger-Lebensdauer
zu speichern. Danach wird in Abhängigkeit von einer Rückwärtsvorspannung, die an die beiden Dioden gelegt
wird, die Minoritätsträger-Ladung auf die G-renzflächenkapazität
der Diode mit der kürzeren Minoritätsträger-Lebensdauer
übertragen, um darin eine Speicherung vorzunehmen. Eine Vorwärtsvorspannungs-Anstiegsfunktion, welche darauf an der
gewählten Gedächtniszelle angelegt wird, bewirkt eine Auslesung des vorangehend in dieser Zelle gespeicherten Informationsbits
aus der Zelle.
Die Erfindung ist nachstehend anhand der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäSen Kreuzpunkt-Matrixspeichers
> im wesentlichen in Blockschaltbilddarstellung,
Pig. 2 eine in dem Kreuzpunkt-Matrixspeicher nach Pig. 1 verwendete
Schienenwählschaltung in Schaltbilddarstellung,
Pig. 3 eine in dem Kreuzpunkt-Matrixträger nach Pig. 1 verwendete Steuerschaltung in Schaltbilddarstellung,
Pig. 4 eine andere in dem Krouzpunkt-Matrixspeicher nach Pig·
verwendete Schienenwählschaltung in Schaltbilddarstellung,
109817/1858
Pig. 5 die Form einer Anstiegsspannung, wie sie zur Auslesung
von Informationsbits aus gewählten Zellen des Kreuzpunkt-Matrixspeichers verwendet wird,
Fig. 6 den durch irgendeine gewählte Zelle des Kreuzpunkt-Matrixspeichers
erzeugten Strom in seinem zeitlichen Verlauf.
In Fig. 1 sind mehrere Doppeldioden-Gedächtniszellen 20, 21, 22, 23 in einem Kreuzpunkt-Matrixapeicher angeordnet veranschaulicht.
Ein Anschluß jeder der Gedächtniszellen 20, 21, 22, 23 ist mit einer aus einer Mehrzahl von vertikalen Wählschienen
X1, X2 verbunden; ein anderer Anschluß jeder der Gedächtniszellen 20, 21, 22, 23 ist mit einer aus einer Mehrzahl horizontaler
Wählschienen Y1, Y2 verbunden. Auf diese Weise sind die beiden Anschlüsse jeder der Gedächtniszellen mit einer vertikalen
Wählschiene und einer horizontalen Wählschiene der Kreuzpunktmatrix verbunden. Beispielsweise ist die Zelle 20 mit
der vertikalen Wählschiene X1 sowie der horizontalen Wählschiene Y1 verbunden.
In Fig. 1 sind lediglich vier Gedächtniszellen veranschaulicht, um die Grundlagen des Erfindungsgedankens zu erläutern. Es versteht
sich, daß die Erfindungsgrundlagen in gleicher Weise auf
Kreuzpunktgedächtnisse mit mehr als vier Gedächtniszellen anwendbar
sind. Die Anzahl von Wählschienen und Schienenwählschaltungen kann sich gemäß der Anzahl von Gedächtniszellen ändern,
welche bei irgendeinem besonderen erfindungsgemäßen Ausführungsbeispiel vorgesehen sind.
Einschreibe- und Auslesevorgänge werden durch koinzidente Beaufschlagung
der vertikalen und horizontalen Wählachienen erzielt, welche mit irgendeiner gewählten Gedächtniszelle aus
der Gruppe der Gedächtniszellen 20 - 23 verbunden sind, X-Schienen-Wähl
schal tutigen 30 bzw. 31 wählen die vertikalen Wählschienen X1, X2 zum Schreiben und Lesen. X-Schienen-WählBchaltungen
40 bzw. 41 wählen die horizontalen Wählschienen X1, X2
zum Schreiben und Lesen. Eine Lese/Schreib-Steuerschaltung 50
109817/1858 " 7 "
liefert Schreib- und Lese-Antriebssignale zu den horizontalen Wählschienen X2. Irgendeine Informationssignal-Ablesung einer
der Gedächtnisζeilen 20 - 23 wird längs einer der vertikalen
Schienen X1 oder X2 auf einen Niedrigimpedanz-Stromfühler 60 übertragen, wo dies8 Signale angezeigt werden.
Die G-edächtniszelle 20, welche eine typische Gedächtniszelle
darstellt, umfaßt zwei Dioden 26, 27 mit unterschiedlichen Minor it ätsträger-Lebens dauern "# -»,"V«· Zusätzlich zu den unterschiedlichen
Minoritätsträger-Lebensdauern muß die Reihenanordnung der Dioden 26} 27 einen Leitfähigkeitskennwert aufweisen,
bei dem die maximale Größe von deren Umkehrstrom geringer als ein Nanoampere in Abhängigkeit von einer Umkehrspannung von
einigen Volt ist* Die vorangellenden Erfordernisse hinsichtlich der Dioden werden durch eine Reihenanordnung einer eine hohe
Schranke aufweisenden Schottky-Diode, beispielsweise Diode 26,
sowie eine Lade/Speicher-Diode, beispielsweise Diode 27, erfüllt.
Eine Schottky-Diode mit hoher Schranke ist eine Metall-Halbleiterdiode, welche im wesentlichen keine Minoritätsträger
während des Vorwärtsleitvorgongea speichert und ausgehend von
einer Kurzßchlußimpodans in eine einem offenen Stromkreis entsprechende
Impedanz in Abhängigkeit von irgendeiner daran liegenden Umkehrvorspannung unmittelbar nach dem Leitzustand in
der Vorwärtsvorspannungs-Botriebsart schnell zurückkehrt. Da die Schottky-Diode im wesentlichen keine Minoritätsträger speichert,
ist deren Minoritätsträger-Lebensdauer im wesentlichen Null. Eine ins einseine gehende Beschreibung einer solchen
Schottky-Diode ergibt sich aus dem Artikel von M.P, Lepselter
T)iode
und S.M. Öze mit dem Titel "Silicon Schottky Barrier /With Near-Ideal
!--ν Characteristics" in Boll Cystem Technical Journal,
Band 4-7. Seite 195.
Eine LG^^ngo/^peichor-ri ·ίο :.:.'' -jin·..- normale Pli-fJren
diode, v-rlche Hinori i.ätr- >^"·.- ·■'■'_ ^ -lon Vivr./ärtrj-Lei
Standes speichert und eine verhältnismäßig lange Speicherzeit zur Abgabe von gespeicherten Minoritätsträgern erfordert, wenn
eine Umkehrvorspannung daran unmittelbar nach dem Leitzustand
in der Vorwärts-Vorspannungs-Betriebsart zugeführt wird. Die Minoritätsträger-Lebensdauerf 2 der Ladungs/Speieher-Diode ist
wesentlich größer als die Träger-Lebensdauer f.. der Schottky-
1 ·
Diode. Eine ins einzelne gehende Beschreibung der Ladungsspeicherung
in PN-Grenzflächendioden ergibt sich aus dem Artikel
von J.L. Moll, S. Krakauer und R. Shen mit dem Titel "PN Junction Charge-Storage Diodes" in Procedings of the IRE Januar 1962,
Seite 43.
Unter erneuter Bezugnahme auf Pig. 1 ist ein Informationsbit
in der Gedächtniszelle in Form der gespeicherten Ladung gespeichert,
welche entweder in dem Block der Ladungs/Speicher-Diode 27 oder in der Grenzflächenkapazität der Schottky-Diode
26 sitzen kann.
Die Zellen 20, 21, 22, 23 werden den folgenden vier Betriebsvorgängen
unterworfen: (1) Bereitschaft, (2) Einschreiben, (3)
Speicherung, (4) Auslesung.
1. Bereitschaftsbetrieb
Beim Bereitschaftsbetrieb werden die horizontalen Schienen Y1,
Y2 auf einem Potential gehalten, das niedriger als das Potential der vertikalen Schienen Xl, X2 ist. Die Anoden und Dioden der
Zellen sind mit den horizontalen Wählschienen verbunden, die Kathoden dieser Dioden mit den vertikalen Wählschienen. Auf
diese Weise werden die beiden Dioden in jeder der Gedächtniszellen 20, 21, 22, 23 in Umkehrrichtung vorgespannt und abgeschaltet.
Während des Bereitschaftsbetriebes wird das Potential der horizontalen
Wählschienen Y1, Y2 durch deren zugeordnete Y-Schienen-Wählschaltungen
40, 41 sowie durch die Lese/Schreib-Steuorschal-
10 9817/1858 ~9~
tung 50 bestimmt. Gleichzeitig wird das Potential der vertikalen Schienen Xl, X2 durch eine Schaltungskombination einschließlich
einer Energieversorgung 70, der X-Sehienenwählschaltungen
30, 31, einer Niedrigimpedanz-Fühlschaltung 60 sowie einer Energieversorgung 75 bestimmt.
Jede der Energieversorgungseinrichtungen 70, 75 ist schematisch
als Kreis mit einem Plusvorseichen veranschaulicht. Dies bedeutet,
daß der angegebene Schaltungsknotenpunkt mit dem positiven Anschluß einer Energieversorgung verbunden ist, deren
negativer Anschluß gemasst ist. Eine solche Darstellung ist auch in den anderen Figuren angewendet. In zusätzlichen Figuren
zeigt ein Kreis, der ein negatives Vorzeichensymbol umschließt, einen Schaltungsknotenpunkt an>
der mit dem negativen Anachluß einer Energieversorgung verbunden ist, deren positiver Anschluß
gemasst ist.
Fig. 2 zeigt eine beispielsweise Schaltungsanordnung, welche
für die Y-Schienenwählschaltung 40 verwendet wird. Gemäß Fig.
ist ein Ausgangsanschluß 39 derΎ-SchienenwählBchaltung 40 unmittelbar
mit einem Anschluß der horizontalen Wählschiene Y1 verbunden* was ebenfalls in Fig. 1 gezeigt ist. Ein anderer
Anschluß der Schiene Y1 ist gemäß Fig. 1 über eine Ladungs/ Speicher-Diode mit einem Ausgangsanschluß 51 der Lese/Schreib—
Steuerschaltung 50 verbunden.
Die Y-Schienenwählschaltung 40 nach Fig. 2 umfaßt eine normale transistorisierte Phasenspalterstufe 42, welche eine Gegentaktstufe
43, 44 antreibt, die mit dem Eingang einer Dioden-Oderstufe 45 verbunden ist. Eine positive Energieversorgung 46
ist mit dem anderen Eingang der Dioden-Oderstufe verbunden.
Während der Beroitschaftsstellung wird ein positives Potential
einem Eingangsanschluß 47 zugeführt, wobei der Transistor des Phasenspalters 42 sowie der Transistor 44 eingeschaltet und
der Transistor 43 abgeschaltet worden. Ein Signal von negativem Potential ißt durch den Transistor 44 mit einem Eingang der
109817/1858 " 1° "
Dioden-Oderstufe 45 verbunden. Als Ergebnis wird eine Diode 48
abgeschaltet, und ein verhältnismäßig geringes, nahe Massepotential liegendes Potential wird dem Ausgangsanschluß 39 sowie
der horizontalen Wählschiene Y1 zugeführt.
Pig, 3 zeigt eine beispielsweise Schaltungsanordnung, welche für die Lese/Schreib-Steuerschaltung 50 verwendet wird. Gemäß
Pig. 3 verbindet ein Widerstand 52 den Ausgangsanschluß 51 mit Masse. Die Lese/Schreib-Steuerschaltung 50 umfaßt eine drei
Eingänge aufweisende Dioden-Oderstufe und eine Emitterfolgeschaltung 53. Während der Bereitschaftsstellung liegen alle zu
der Lese/Schreib-Steuerschaltung 50 verlaufenden Eingangssignale auf Massepotential. Da alle Eingänge auf Massepotential
liegen, wird der Emitterfolgetransistor 53 abgeschaltet, und Massepotential wird über die Widerstände 52, 54 dem AusgangsanschluQ
51 zugeführt.
Während des Bereitschaftsbetriebes bewirkt die Y-Schienen-Auswahlschaltung
40 nach Pig. 1, daß ein niedriges, nahe Massepotential liegendes Potential dem einen Ende der horizontalen
Wählschiene Y1 zugeführt wird. Die Lese/Schreib-Steuerschaltung 50 verbindet Massepotential über die Widerstände
52, 54 mit dem anderen Ende der horizontalen Wählschiene Y1. Das vorangehend erwähnte niedrige Potential reicht nicht
aus, um die Ladungs/Speicher-Diode 72 in den Leitzustand nach vorn vorzuspannen, so daß darin keine Ladung gespeichert wird.
Daher wird das Potential der horizontalen Wählschiene Y1 bei einem nahe Massepotential liegenden Potential während des Bereitschaftsbetriebes
gehalten.
Das Potential an der horizontalen Wählschiene Y2 wird in ähnlicher
Weise nahe Massepotential durch die Y2~Schienenwählschaltung 41 sowie die Lese/Schreib-Steuerschaltung 50 gehalten.
Die Y2-Schienenwählschaltung 41 ist, wie sich versteht, ähnlich
der Schaltung 40 nach Fig. 2.
Gemäß Fig. 1 wird die vertikale Wählschiene X1 auf einem rela-
- 11 109817/1858
tiv heben positiven Potential gehalten, welches durch die
Potentialwerte der Energieversorgung 70 sowie durch die X1-Schienenwählschaltung
30 bestimmt ist.
Pig. 4 zeigt eine beispielsweise Schaltungsanordnung für die X1-Schienenwählsehaltung 30, Die Anordnung nach Pig. 4 umfaßt
einen üblichen Transistorschalter, welcher in Abhängigkeit von einem auf Masseniveau befindlichen Eingangssignal während des
Bereitschaftsbetriebes abgeschaltet ist. Da ein Transistor 33 durch einen Widerstand 34 gemäß Pig, 4 sowie einen Widerstand
35 gemäß Pig. 1 mit der Energieversorgung 70 verbunden ist und der Transistor 33 während des Bereitschaftsbetriebes abgeschaltet
ist, wird die Ausgangsgröße der X-Schienen-Wählsehaltung
30 auf einem hohen positiven Potential während des Bereitschaftsbetriebes
gehalten. Dieses positive Potential wird über den Widerstand 36 mit der vertikalen Wählschiene Xl verbunden,
um diese Schiene während des Bereitschaftsbetriebes auf dem
hohen positiven Potential su halten. Das Potential der Energieversorgung
75 ist geringer als das Potential der X-Sehienen, so da3 die Dioden 78, 78' in Rüclcwärtsrichtung vorgespannt
werden.
Die vertikale Wählschiene X2 wird ebenfalls während des Bereitschaftsbetriebes
auf hohem Potential gehalten. Die X2-Schienenwählsehaltung 31, welche ähnlich der Schaltung 30 nach
Pig, 4 ist, steuert dieses Potential der Wählschiene X2.
Somit werden während des Bereitschaftsbetriebes die horizontalen
Wählschienen Y1, Y2 auf einem niedrigen, nahe Massepotential
liegenden Potential gehalten; die vertikalen Wählschienen X1,
X2 werden auf einem verhältnismäßig hohen positiven Potential gehalten. Als Ergebnis dieser Potentialbedingungen werden die
beiden Dioden jeder der Gedächtniszellen 20 - 23 in Rückwärtsrichtung vorgespannt und abgeschaltet. Jedoch bewirkt das
Potential an den Schienen X1, X2, Yl, Y2, daß die Ladungs/Speicher-Dioden
72, 72», 78, 78' in Rückwärtsrichtung vorgespannt
v/erden.
- 12 109817/1858
- 12 2. Einschreibebetrieb
Während jedes Einschreibebetriebes werden eine horizontale und eine vertikale Schiene energiebeaufschlagt, um eine der Gedächtnis
zellen zum Einschreiben zu wählen. Da die Zelle 20 eine typische Zelle ist, beschreibt der typische Einschreibevorgang
den Betriebsvorgang der Zelle 20.
Die Wahl der Zelle 20 tritt auf, indem das Potential des linken Endes der horizontalen Schiene Yl von Fig. 1 mittels der Yl-Schienenwählßchaltung
40 geändert wird und indem das Potential der vertikalen Schiene X1 durch die Xi-Schienenwählschaltung 30
geändert wird. Die Wählschaltungen 30, 40 werden eingeschaltet, um das Potential der Wählschienen Xl, Y1 in Abhängigkeit von
Eingangssignalen zu ändern, welche koizident an den Schaltungen 30, 40 liegen. Gleichzeitig mit dem Auftreten der resultierenden
Potentialänderungen an den Wählachienen Xl, Y1 wird die vertikale Wählschiene X2 auf dem gleichen hohen Potential gehalten,
welches während des Bereitschaftsbetriebes verwendet wurde. Gleichzeitig hält die Y2-Schienenwählschaltung 41 das
linke Ende der horizontalen Wählschiene Y2 auf dem gleichen niedrigen Potential, das während des Bereitschaftsbetriebes
verwendet wird.
Gemäß Fig. 4 liegt ein positives Potential an dem Eingangsanschluß
37 der Xi-Schienenwählschaltung 30» so daß der Transistor
33 leitet und dem AusgangsanschluS 32 Massepotential zuführt. Dieses Massepotential wird danach über den Widerstand 36 gemäß
Fig. 1 der vertikalen Wählschiene X1 zugeführt. Wählstrom wird von der Energieversorgung durch die Diode 78, die Schiene X1 sowie
den Widerstand 36 zu der Wählschaltung 30 geführt. Somit werden Minoritätsträger in der Diode 78 gespeichert.
Gemäß Fig. 2 schaltet ein Massepotential-Signal an dem Eingangsanschluß
47 den Transistor 42 ab. Dadurch werden der Transistor 43 eingeschaltet und der Transistor 44 abgeschaltet.
- 13 109817/1858
Ein niedriges positives Potential wird über den Transistor 43 einem Eingang der Dioden-Oderstufe 45 bei der Anode der Diode
48 zugeführt. Dieses niedrige positive Potential wird über die Oderstufe 45 dein linken Ende der horizontalen Wählschiene Y1
zugeführt. Dieses Potential reicht aus, um die Diode 72, welche Ladung speichert, nach vorn vorzuspannen.
Danach sowie während des Zeitraums, in dem die Schienen X1 und Y1 gewählt bleiben, wird das rechte Ende der horizontalen Wählschiene
Y1 in Pig. 1 mit einem von zwei positiven Potentialpegeln gekoppelt, welche durch die Lese/Schreib-Steuerschaltung
50 erzeugt werden. Unter erneuter Bezugnahme auf Pig. 3 kann entweder der Schreib-"0"- oder der lese-"1"-Eingang aktiviert
werden. Bei der beispielsweisen beschriebenen Betriebsweise wird angenommen, daß der Schreib-"!"-Eingang durch ein verhältnismäßig
hohes positives Potentialpegelsignal aktiviert wird. In Abhängigkeit hiervon befindet sich das Ausgangssignal an dem
Anschluß 51 des Emitterfolge-Transistors 53 ebenfalls auf einem
verhältnismäßig hohen positiven Potentialpegel, welcher über die Diode 72 gemäß Pig. 1 mit der horizontalen Wählschiene Y1
gekoppelt ist. Die Ladungsspeicherdiode 72 vermag auch ein solches Signal herüber zu der Horizontalschiene Y1 wegen der
Minoritätsträger zu koppeln, welche vorangehend in der Ladungs/
Speicher-Diode 72 gespeichert wurden, wobei sich eine Entladung sowie ein Umkehrstrom durch die Diode 72 in Abhängigkeit
von der parallel liegenden Umkehrvorspannung ergibt. Der minimale
positive Potentialpegel an dem Ausgangsanschluß 51 für
den Schreib-"1"-Zustand ist von einer ausreichenden Größe, um Strom durch die Diode 72, die beiden Dioden in der Zelle 20
sowie don Widerstand 36 nach Pig. 1 und ferner durch den Widerstand
34 sowie den Transistor 33 nach Pig. 4 auf Masso zu leiten.
Daher weist die horizontale Schiene Y1 ein verhältnismäßig hohes positives Potential auf, das ihrem linken Ende zugeführt
ist, sowie einen relativ hohen positiven Potentialpegel an dem rechten Ende, welcher an der Schiene Y1 einen positiven
1098 17/1858 -H-
- -14 -
Potentialpegel aufbaut, der wesentlich über dem Massepotentialpegel
liegt, der während des Bereitschaftsbetriebes dieser
Stelle zugeführt wird. Gleichzeitig wird gemäß der vorangehenden Beschreibung die vertikale Wählschiene X1 durch die X1-Scbienenwählschaltung
30 nahe bei Massepotential gehalten.
Somit sind die Dioden 26, 27 in der Zelle 20 auf den leitenden Zustand vorgespannt, und es werden Minoritätsträger in dem
Block der Ladungsspeicherdiode 27 gespeichert, um das Informationsbit "1" darzustellen, das in die Gedächtnisζeile 20 eingeschrieben
wird.
Während die Zelle 20 somit in der nach vorwärts vorgespannten Betriebsart leitet, verbleiben die Gedächtniszellen 21, 22, 23
in Umkehrrichtung vorgespannt. Obgleich die vertikale Wählschiene X1 durch die X1-Schienen-Wählschaltung 30 nahe Massepotential gehalten wird, verbleibt die Zelle 22 in Umkehrrichtung
vorgespannt, weil die Y2-Schienenwählsohaltung 41 das linke Ende der horizontalen Wählschiene Y2 auf einem niedrigen positiven
Potential hält, das unzureichend ist, um die Dioden der Zelle 22 in den Leitzustand vorzuspannen. Gleichzeitig ist der
positive Potentialpegel an der horizontalen Wählschiene Y1 nicht ausreichend, um die Dioden der Zelle 21 in den Leitzustand vorzuspannen,
weil die X2-Schienen-Wählschaltung 31 die vertikale
Wählschiene X2 auf einem hohen positiven Potential hält. Die Zelle 23 verbleibt infolge der Potentialverhältnisse, die ähnlich
den Potentialverhältnissen im Bereitschaftsbetrieb sind, in Umkehrrichtung vorgespannt.
Wenn ein Informationsbit "0" in die Zelle 20 anstelle des Bits
"1" eingeschrieben wurde, während die Schienen X1, Υ1 gewählt wurden, würde ein Eingangssignal dem Schreib-"0M-Eingang der
Lese/Schreib-Steuerschaltung 50 gemäß Fig. 3 zugeführt. Das dem
Schreib-"1"-Eingang zugeführte Eingangssignal würde gemasst werden.
Alsdann erzeugt die Lese/Schreib-Steuerschaltung 50 ein
Schreib-"O"-Ausgangssignal,welches über die Ladungs/Spoicher-Dioden
72 dem rechten Ende der horizontalen Wählschienen X1, X2
109817/1858
zugeführt wird. Der Maximalwert des Schreib-"O"-Ausgangssignals
an dem Anschluß 51 ist in der Größe so beschränkt, daß - wenn überhaupt - lediglich ein geringer Strom durch die Dioden 72, 26,
27 sowie den Widerstand 36 auf die Xi-Schienen-Wählschaltung 30
nach Fig. 1 geleitet werden kann. Im Ergebnis wird eine geringe Ladung in der Ladungs/Speicher-Diode 27 in Abhängigkeit von
einem "0"-Schreibvorgang gespeichert. Die anderen Gedächtniszellen 21, 22, 23 bleiben abgeschaltet, wie wenn sie für den
beispielsweisen Betrieb abgeschaltet werden, bei welchem ein Bit ",1" in die Gedächtniszelle 20 geschrieben wurde.
Aus den vorangehenden Ausführungen ergibt sich, daß die in dem Block einer Ladungs/Speicher-Diode gespeicherte Ladungsmenge in
Abhängigkeit von einem Vorwärtsvorspannungsstrom für eine feste Zeitperiode proportional der Größe des durch die Diode
fließenden Vorwärtsstromes ist. Die X1-Schienen-Wählschaltung 30 sowie die Yi-Schienen-Wälilschaltung 40 halten die Schienen
X1, Y1 gewählt, bis eine ausreichende Zeitperiode für den durch die Gedächtniszelle 20 während des Schreib-"1"-Betriebes geleiteten
Strom verstreicht, um eine vorgegebene Menge der Ladung in der Ladungs/Speicher-Diodo 27 zu speichern. Sobald diese
Periode verstreicht, kehren die Xi-Schienenwählschaltung 30
sowie die Yi-Schienenwählschaltung 40 in ihre entsprechenden
Bereitschaftszustände zurück. Wenn somit ein Bit "1" in die
Zelle 20 geschrieben wird, erfolgt eine Speicherung der bestimmten Ladungsmenge in der Diode 27. Wenn jedoch ein Bit "0"
in die Zelle 20 geschrieben wird, speichert die Diode 27 lediglich einen geringen Teil der bestimmten Menge der Ladung, weil
die Zeitperiode die gleiche ist und der während des Schreib-"0"-Vorganges aufgebaute Vorwärtsstrom wesentlich größer als der bei
dem Schreib-"1"-Vorgang aufgebaute ist.
Wenn ein Eingangs-Informationsbit in irgendeine andere Zelle als die Zelle 20 einzuschreiben wäre, so ist der Einschreibevorgang
ähnlich dem vorangehend beschriebenen Vorgang mit der Ausnahme, daß eine unterschiedliche Kombination von Schienenwählsehättungen
zu betätigen wäre, und zwar in Abhängigkeit davon, welche Zelle
109817/1858 ~ 16 ~
zu wählen ist. Die Potentialpegel der Wählschienen X1, X2, Y1, Y2
ändern sich in Abhängigkeit davon, welche Schienen zu wählen sind und welche Schienen nicht zu wählen sind.
3^ Speicherung
Die Schienen-Wählschaltungen 30, 31, 40, 41 sowie die Lese/ Schreib-Steuerschaltung 50 werden alle in ihre Bereitschaftszustände
zurückgeführt, um das Informationsbit "1" zu speichern,
welches in die Zelle 20 eingeschrieben wurde. Als Ergebnis der Rückführung in die Bereitschaftsstellung werden alle Dioden in
den Zellen 20, 21, 22, 23 in Umkehrrichtung vorgespannt. Für den vorangehend beschriebenen beispielsweisen Einschreibevorgang wird
die Menge der in der Ladungs/Speicher-Diode 27 gespeicherten Ladung von dem Block der Diode 27 auf die Grenzflächenkapazität
der Schottky-Diode 26 übertragen. Wenn ein Bit "0" in die Zelle 20 geschrieben wurde, wäre die Ladungsmenge, die zu der Grenzflächenkapazität
der Diode 26 übertragen wird, wesentlich geringer als die Ladungsmenge, welche dorthin übertragen wird,
wenn ein Bit "1" gespeichert wird. Wenn ein Informationsbit in
irgendeine andere Zelle eingeschrieben wurde, beispielsweise in die Zelle 22, würde die in dem Block der Ladungs/Speicher-Diode
der Zelle 22 gespeicherte Ladung in gleicher Weise zu der Grrenzflächenkapazität
der Schottky-Diode in der Zelle 22 übertragen.
Ein sehr geringer Ladungsabfluß der gespeicherten Ladung tritt von der Zelle 20 oder von irgendeiner anderen Zelle während der
Ladung wegen der niedrigen Umkehrstromcharakteristik auf, welche für die Dioden 26, 27 gewählt wurde. Obgleich die Ladungsspeicherdiode
27 selbst einen großen Umkehrstrom zu leiten vermag, ist der Serienschaltungsweg durch die Dioden 26, 27 in wirksamer
Weise eine offene Schaltung während der Speicherung, weil die Schottky-Diode 26 sehr wenige Minoritätsträger während des
Vorwärts-Leitzustandes speichert. Die Diode 26 erlangt sehr schnell den Abschaltzustand wieder, wobei der Umkehrstrom durch
die Zelle 20 sehr niedrig gehalten wird. Da der Umkehrstrom
109817/1858 " 1? "
niedrig ist, wird die an der Grenzflächenkapazität der Schottky-Diode
26 gespeicherte Ladung über eine verhältnismäßig lange Dauer gegenüber der Gedächtniszugangszeit aufrechterhalten. Die
Speicherdauer der Gedächtniszellen 20, 21, 22, 23 ist etwa eine Sekunde wegen der für die Dioden 26, 27 spezifizierten Kennwerte.
Auf diese Weise können Informationsbits bis zu einer
Sekunde gespeichert werden, ohne daß die Notwendigkeit zur Regenerierung der Bits sowie zum erneuten Einschreiben in die
Gedächtniszellen besteht.
Eine Auslesung wird erzielt, indem eine Zelle aus den Zellen 20 - 23 der Matrix gewählt und danach ein Auslese-Anstiegssignal
der gewählten Zelle zugeführt wird. Die Zelle 20 wird gewählt, indem die vertikale Schiene Xl sowie die horizontale
Schiene Y1 mittels der Xi-Schienenwählsohaltung sowie der Yl-Schienenwählschaltung
in Betrieb gesetzt werden, wie dies vorangehend für den Einschreibevorgang beschrieben wurde. Die Dioden
72, 78 leiten und speichern Minoritätsträger. Wenn die Zelle 20 auf diese Weise für die Auslesung gewählt ist, führt die
Lese/Schreib-Steuerschaltung 50 den horizontalen Schienen Y1,
Y2 eine positive Anstiegsspannung anstelle der zum Einschreiben
verwendeten Potentialpegel zu. Die Anstiegsspannung, welche
den Schienen Y1, Y2 zugeführt wird, ist in Pig. 5 veranschaulicht.
Gemäß Fig. 3 wird diese Anstiegsspannung an dem Ausgangsanschluß
51 in Abhängigkeit von einer anderen Anstiegsspannung
erzeugt, welche dem "Lese-Anstiegs"-Eingangsanschluß zugeführt wird, weil der Emitter-Folge-Transistor 53 an dem Anschluß 51
ein Ausgangssignal erzeugt, welches dem angelegten Eingangssignal folgt. Die Anstiegsapantungsfunktion an dem Ausgangsanschluß
41 wird über die Ladungs/Speicher-Diode 72 gemäß Fig. 1 der horizontalen Schiene Y1 zugeführt. Die Diode 72' verbleibt
- 18 109817/1858
in Umkehrvorspannung und Abschaltung, weil keine darin gespeicherten
Minoritätsträger vorliegen. Die Anstiegsfunktion hat eine positive Polung, so daß sie die Dioden 26, 27 der
gewählten Zelle 20 nach vorn und die Ladungs/Speicher-Dioden 72, 78 in Umkehrrichtung vorspannt.
Wenn die Anstiegsfunktion nach Fig. 5 zuerst der Zelle 20 zwischen
den Zeitpunkten t^, t2 zugeführt wird, liegt eine nicht
ausreichende Größe des Potentials vor, um die Dioden 26, 27 in den bezeichnenden Vorwärtsleitzustand vorzuspannen. Fig. 6
zeigt die Größe des durch die Zelle 20 und die Hiedrigimpedanz-Stromfühlerschaltung
60 geleiteten Stromes. Gemäß Pig. 6 wird zwischen den Zeitpunkten t-, t2 der Leitzustand durch die
Dioden 26, 27 zu der Niedrigimpedanz-Stromfühlerschaltung 60 auf einen ersten Strompegel I- beschränkt. Die Größe dieses
ersten Strompegels I- ist durch die inderungBgeschwindigkeit der
Größe des Spannungsanstieges sowie die Reihenschaltungsanordnung der Grenzflächenkapazität der Dioden 26, 27 bestimmt.
Wenn die Größe des Potentialanstieges steigt, erreicht sie ent-*
weder zum Zeitpunkt tp oder t. eine ausreichende Größe, um zu
bewirken, daß die Ladungs/Speicher-Diode 27 im wesentlichen Vorwärtsstrom leitet. In Fig. 6 ist der Strom als zu zwei unterschiedlichen
Zeitpunkten tp und t. ansteigend veranschaulicht,
und zwar wegen unterschiedlicher Ladungsmengen, welche in der Grenzflächenkapazität der Diode 26 gespeichert sein können,
d.h. unter Darstellung eines Bits "1" oder eines Bits "0". Diese unterschiedlichen Mengen gespeicherter Ladung bewirken, daß
diese zweite Stromstufe zu unterschiedlichen Zeiten auftritt. Die zweite Stromstufe tritt zum Zeitpunkt tp auf, wenn die Zelle
20 ein Bit "1" speichert, weil eine große Ladungsmenge in der Grenzflächenkapazität in der Diode 26 gespeichert ist. Die
zweite Stromstufe wird bis zu dem Zeitpunkt t, verzögert, wenn
ein Bit "0" in der Zelle 20 gespeichert ist, woil eine geringe
Ladungsmenge in der Grenzflächenkapazität der Diode 26 gespeichert ist. Die Extrazeitperiode von dem Zeitpunkt t2 zu dem
Zeitpunkt t. verstreicht, während die Anstiegsfunktion nach
109817/1858 - 19 -
Pig. 5 genügend in der Größe ansteigtj um die Diode 27 in den
im wesentlichen'vorwärtsleitenden Zustand vorzuspannen, während
die Diode 26 die kleinere Ladung des Bits "0" speichert. Die Größe des zweiten Pegels Ip des Stromes wird durch die Änderungsgeschwindigkeit
der Größe des Spannungsanstieges und durch die Grenzflächenkapazität der Schottky-Diode 26 bestimmt.
Wenn die Größe der Anstiegsspannung etwas weiter zunimmt, leiten beide Dioden 26, 27 Strom in ihrem vorwärtsleitenden
Betriebszustand. Der alsdann durch die Dioden 26, 27 geleitete Strom steigt im Wert expotentiell entsprechend den normalen,
dem vorwärtsleitenden Zustand entsprechenden Kennwerten der Dioden an, wie dies durch gestrichelte Linien beginnend annähernd
zum Zeitpunkt t. in Fig. 6 veranschaulicht ist.
In Pig. 1 wird Auslesestrom von der Lese/Schreib-Steuerschaltung
50 durch die Diode 72, die Wählschiene Y1, die Zelle 20, die
Wählschiene X1, die Diode 78 sowie den niedrige Impedanz aufweisenden
Stromfühler 60 zu der Quelle 75 geleitet. Die Dioden 72, 78 leiten Strom in ihrer Stromumkehr-Betriebsart, weil
Minoritätsträger vorangehend darin während des Bereitschaftsund
Speicherbetriebes gespeichert wurden. Die Dioden 72', 78' bleiben abgeschaltet, weil sie keine Minoritätsträger speichern.
Der Fühler 60 von niedriger Impedanz umfaßt einen normalen Impedanzdetektor
mit niedriger Eingangsgröße, welcher in der Lage ist, die Differenz zwischen der Größe des ersten Strompegels
und der Größe des zweiten Strompegels anzuzeigen.
Der niedrige Impedanz aufweisende Fühler 60 wird durch Signale von einer Zeitgeber-Steuerschaltung 80 getastet, so daß der
Fühler 60 den Ablesestrom zu einem Zeitpunkt t~ gemäß Fig. 5,
anpaßt, wobei dieBe Zeit zwischen den Zeitpunkten tp und t,
auftritt. Wenn sich der Ablesestrom bei dem ersten ]§gel I1 befindet,
wenn die Anpassungszsit t~ auftritt, zeigt der Fühler
60 an, daß ein Bit "0" in der Zelle 20 zum Zeitpunkt t-j ge-
109817/1858 -20-
speichert wurde. Wenn andererseits zu der Anpassungszeit t~ der
Auslesestrom sich auf dem zweiten Pegel Ip befindet, zeigt der
Fühler 60 an, daß ein Bit "1" in der Zelle 20 zum Zeitpunkt T^
gespeichert war.
In den anderen Zellen 21 - 23 gespeicherte Informationsbits
können durch einen ähnlichen Auslesevorgang ausgelesen werden, wobei unterschiedliche Schienenwählschaltungen in Betrieb gesetzt
werden, um das besondere auszulesende Informationsbit zu
wählen.
Die Erfindung schafft daher eine Kreuzpunktmatrix-Speicheranordnung,
wobei die Gedächtniszellen 20 - 23 gerade zwei Dioden
mit unterschiedlichen Minoritätsträger-Lebensdauern umfassen. Der Speicher ist für zufälligen Zugang beim Schreiben und Lesen
ausgebildet. In den einzelnen Zellen gespeicherte Informationsbits können darin über angenähert eine Sekunde ohne Regenerierung
gehalten werden. Diese Speicherzeit ist größer als die Minoritätsträger-Lebensdauer
bekannter Ladungs/Speicher-Dioden, wobei diese Zeitdauer ausreicht, um Riß-Puffer (scratch pad)-Gedächtnisfunktionen
für elektronische Umsehaltsysteme zu schaffen, wie sie
in der Telefonindustrie sowie bei im Handel erhältlichen Rechnern verwendet werden.
10981 7/18S8
Claims (5)
- (J^ Kreuzpunkt-Matrixgedächtnis mit mehreren Gedächtniszellen, von denen jede eine erste Diode mit einer ersten Minoritätsträger-Lebensdauer und eine zweite Diode mit einer zweiten Minoritätsträger-Lebensdauer umfaßt, Einschreibeelementen zur Vorwärtsvorspannung einer gewählten Zelle aus den Zellen sowie zur Speicherung einer von zwei verschiedenen Ladungsmengen in dem Block der ersten Diode, gekennzeichnet durch Bauelemente (30, 40, 50s 70, 78, X1, Y1) zur Rückwärtsvorspannung der gewählten Zelle (20) sowie zur Übertragung der gespeicherten Ladungsmenge von dem Block der ersten Diode (27) zu einer Grenzflächenkapazität der zweiten Diode(26).
- 2. Anordnung nach Anspruch 1, gekennzeichnet durch Ausleseelemente (50, 60, 72, 75, 78, Xl, Y1) zur Anlegung einer Vorwärtsvorspannungs-Anstiegsspannung an die gewählte Zelle (20) zum Antrieb der gespeicherten Ladungsmenge von der Grenzflächenkapazität der zweiten Diode (26) dieser Zelle (20).
- 3. Anor'dnung nach Anspruch 2, gekennzeichnet durch Bauelemente (60) in direkter Verbindung mit der gewählten Zelle zur Abfühlung der Ladungsmenge, die aus dieser Zelle ausgetrieben wurde.
- 4. Anordnung nach Anspruch 3, gekennzeichnet durch eine erste Gruppe paralleler Wählschienen (Y1, Y2), eine zweite Gruppe von parallelen Wählschienen (X1, X2) in Orthogonalanordnung mit der ersten Gruppe von Schienen, wobei jede Gedäohtniszelle (20, 21, 22, 23) eine Wählschiene der ersten Gruppe von Schienen mit einer Schiene der zweiten Gruppe von Schienen verbindet.
- 5. Anordnung nach Anspruch 4, gekennzeichnet durch eine erste Menge von Ladungs/Speicher-Dioden (72, 72')» wobei jede Diode das Einschreibe- und Ausleseelement mit einer der Schienen (Y1, Y2) der zweiten Gruppe von Wählsohienen109817/1858 - 2 -verbindet.Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Fühlelemente (60) einen Niedrigimpedanz-Stromfühler umfassen und daß eine zweite Gruppe von Ladungs/Speicher-Dioden (78, 78') vorgesehen ist, wobei jede Diode eine Sohiene der zweiten Gruppe von Wählschienen (X1, X2) mit den Fühlelementen verbindet.Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Zeitgeberelement (80) zur Tastung des Stromfühlers (60) vorgesehen ist, um einen durch die erste und zweite Diode (26 bzw. 27) geleiteten Strom anzupassen, wenn die Vorspannungs-Anstiegsspannung einen bestimmten Wert erreicht, wobei auf diese Weise bestimmt wird, welche der beiden Ladungsmengen in der gewählten Gedächtniszelle gespeichert war.109817/1858 original
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86470569A | 1969-10-08 | 1969-10-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2049076A1 true DE2049076A1 (de) | 1971-04-22 |
DE2049076B2 DE2049076B2 (de) | 1973-08-02 |
DE2049076C3 DE2049076C3 (de) | 1974-03-14 |
Family
ID=25343875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2049076A Expired DE2049076C3 (de) | 1969-10-08 | 1970-10-06 | Speichereinrichtung mit einer Kreuzpunktmatrix |
Country Status (8)
Country | Link |
---|---|
US (1) | US3626389A (de) |
JP (1) | JPS5118137B1 (de) |
BE (1) | BE757114A (de) |
DE (1) | DE2049076C3 (de) |
FR (1) | FR2064203B1 (de) |
GB (1) | GB1323577A (de) |
NL (1) | NL7014711A (de) |
SE (1) | SE355431B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3701119A (en) * | 1971-12-30 | 1972-10-24 | Bell Telephone Labor Inc | Control circuitry and voltage source for use with charge storage diode |
US4646427A (en) * | 1984-06-28 | 1987-03-03 | Motorola, Inc. | Method of electrically adjusting the zener knee of a lateral polysilicon zener diode |
US4845679A (en) * | 1987-03-30 | 1989-07-04 | Honeywell Inc. | Diode-FET logic circuitry |
US4948989A (en) * | 1989-01-31 | 1990-08-14 | Science Applications International Corporation | Radiation-hardened temperature-compensated voltage reference |
US5673218A (en) * | 1996-03-05 | 1997-09-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US5889694A (en) * | 1996-03-05 | 1999-03-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US6956757B2 (en) | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
US6567295B2 (en) * | 2001-06-05 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Addressing and sensing a cross-point diode memory array |
US7813157B2 (en) | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
US8325556B2 (en) | 2008-10-07 | 2012-12-04 | Contour Semiconductor, Inc. | Sequencing decoder circuit |
US10026477B2 (en) * | 2015-01-28 | 2018-07-17 | Hewlett Packard Enterprise Development Lp | Selector relaxation time reduction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3070779A (en) * | 1955-09-26 | 1962-12-25 | Ibm | Apparatus utilizing minority carrier storage for signal storage, pulse reshaping, logic gating, pulse amplifying and pulse delaying |
US3134028A (en) * | 1960-12-23 | 1964-05-19 | Monroe Calculating Machine | Monopulser utilizing a minority carrier storage diode |
US3196405A (en) * | 1961-12-18 | 1965-07-20 | Ibm | Variable capacitance information storage system |
US3356998A (en) * | 1964-03-05 | 1967-12-05 | Rca Corp | Memory circuit using charge storage diodes |
-
0
- BE BE757114D patent/BE757114A/xx unknown
-
1969
- 1969-10-08 US US864705A patent/US3626389A/en not_active Expired - Lifetime
-
1970
- 1970-10-01 SE SE13331/70A patent/SE355431B/xx unknown
- 1970-10-06 GB GB4739170A patent/GB1323577A/en not_active Expired
- 1970-10-06 DE DE2049076A patent/DE2049076C3/de not_active Expired
- 1970-10-07 FR FR7036209A patent/FR2064203B1/fr not_active Expired
- 1970-10-07 NL NL7014711A patent/NL7014711A/xx unknown
- 1970-10-08 JP JP8795970A patent/JPS5118137B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1323577A (en) | 1973-07-18 |
DE2049076B2 (de) | 1973-08-02 |
NL7014711A (de) | 1971-04-14 |
US3626389A (en) | 1971-12-07 |
DE2049076C3 (de) | 1974-03-14 |
FR2064203A1 (de) | 1971-07-16 |
SE355431B (de) | 1973-04-16 |
FR2064203B1 (de) | 1976-05-28 |
JPS5118137B1 (de) | 1976-06-08 |
BE757114A (fr) | 1971-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
DE1499843A1 (de) | Speicherzelle | |
DE1774708B2 (de) | ||
DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2161978C2 (de) | ||
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2620749A1 (de) | Matrixspeicher aus halbleiterelementen | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE2008065C3 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
DE2031038B2 (de) | ||
DE2147833A1 (de) | Halbleiter Speicher | |
DE1959374B2 (de) | Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter-Speicherzelle | |
DE1032010B (de) | Ferroelektrische Speichermatrix fuer elektronische Rechenanlagen und Daten verarbeitende Maschinen | |
DE1240123B (de) | Bistabile-Kippschaltung | |
DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
DE1935318C3 (de) | Zerstörungsfrei auslesbare Speicherzelle mit vier Feldeffekttransistoren | |
DE1918667A1 (de) | Datenspeicher mit Dioden | |
DE1959689A1 (de) | Elektrische Speicherzelle mit niedriger Verlustleistung | |
DE2303786C3 (de) | Mehrstufiges Speicherregister | |
DE2140509B2 (de) | Leseverstärker | |
DE2125680C3 (de) | Speicher mit Feldeffekttransistoren mit veränderlichem Leitfähigkeitsschwellwert |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |