DE2008065C3 - Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren - Google Patents
Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten TransistorenInfo
- Publication number
- DE2008065C3 DE2008065C3 DE2008065A DE2008065A DE2008065C3 DE 2008065 C3 DE2008065 C3 DE 2008065C3 DE 2008065 A DE2008065 A DE 2008065A DE 2008065 A DE2008065 A DE 2008065A DE 2008065 C3 DE2008065 C3 DE 2008065C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- cell
- current
- switch
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 210000004027 cell Anatomy 0.000 description 167
- 230000005611 electricity Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf eine nichtlineare Impedanzeinrichtung nach dem Oberbegriff des Patentanspruchs 1.
In monolithischen Speichern spielt die Wärmeableitung eine wesentliche Rolle. Das Problem wächst mit
fortschreitender Miniaturisierung der Bauelemente für eine angestrebte, möglichst hohe Packungsdichte. Bei
Vergrößerung der Bitdichte werden hochentwickelte und teure Kühlvorrichtungen erforderlich, die die
Herstellungskosten der monolithischen Speicher erhöhen und die Arbeitsgeschwindigkeit und die Größe des
Speichers begrenzen.
Man ist daher bestrebt, die Verlustwärme der Speicherzellen zu verringern. Ein Weg dazu besteht
darin, den Leistungsverbrauch jeder Zelle so niedrig wie möglich zu machen.
Für Halbleiterspeicher aus Feldeffekttransistoren ist is bereits bekannt, nichtlineare Lastimpedanzen zur
Verringerung der Leistungsaufnahme von Speicherzellen zu verwenden. So ist ζ B. im IBM TDB, Vol. 9, Nr. 4.
September 1966. Seiten 420 und 421, eine Impedanzeinrichtung aus komplementären Feldeffekttransistoren
bekanntgeworden und aus dem IBM TDB, Vol. 11, Nr. 6,
November 1968, Seiten 592 und 593, eine mil den kreuzgekoppelten Feldeffekttransistoren in Reihe liegende Diode. Bedingt dadurch, daß es sich bei den
Feldeffekttransistoren um spannungsgesteuerte Halbleiterbauelemente und bei den bipolaren Transistoren
um stromgesteuerte Halbleiterbauelemente handelt, die völlig verschiedene Belriebscharakteristiken und
Widerstandscharakteristiken aufweisen, sind diese Lotungen für Speicher mit bipolaren Transistoren nicht
brauchbar.
Außerdem ist durch das US-Patent 32 26 574 für Speicherzellen mit bipolaren Transistoren eine Lastimpedanz aus einem in Reihe geschalteten Ohmschen
Widerstand mit einer Halbleiterdiode bekanntgeworden. Für die Stromversorgung dieses Speichers werden
zwei Strompegel unterschiedlicher Höhe, nämlich einer für den Ruhezustand der Speicherzelle und einer für den
Betriebszustand der Speicherzelle verwendet Der
ίο mittlere Leistungsverbrauch jeder dieser Speicherzellen
wird dadurch reduziert, daß der Ruhestrompegel im Vergleich zum niedrigen nur für eine relativ kurze
Zeitspanne angelegt wird. Damit ist jedoch der Nachteil verbunden, daß der Strom im Zeitraum des niedrigen
is Pegels doch noch auf einem relativ hohen Wert
gehalten werden muß um sicherzustellen, daß die Speicherzelle stabil bleibt, d.h. nicht unerwünscht in
einen anderen Speicherzustand umschaltet. Obwohl hier gezeigt ist, daß durch die Einführung einer nichtlinearen
Impedanz zwei Strompegel unterschiedlicher Höhe für die Stromversorgung verwendet werden können,
wodurch die Leistungsaufnahme reduziert werden kann, hat diese Lösung jedoch den Nachteil, daß einmal der
rein Ohmsche Widerstand in monolithischer Technik
einen sehr hohen Platzbedarf aufweist und zum anderen
die Leistungsaufnahme noch nicht auf einen Wert
gesenkt werden kann, der wünschenswert wäre, um das
stabile Arbeiten der Sp» eherzellen nicht zu gefährden.
jo eine nichtlineare Impedanzeinrichtung für Speicherzellen mit kreuzgekoppelten bipolaren Transistoren zu
schaffen, die den Leistungsbedarf im Zei'raum des
niedrigen Strompegels ohne Gefahr eines unerwünschten Umschaltens der Speicherzelle in den anderen
Zustand und ohne Verringerung der Arbeitsgeschwindigkeit noch wesentlich weiter reduziert
Die erfindungsgemäße Lösung dieser Aufgabe besteht im Kennzeichen des Patentanspruchs 1. Weitere
vorteilhafte Ausgestaltungen ergeben sich aus dem
Durch die Verwendung der Dioden in Reihe mit je einem kreuzgekoppelten bipolaren Transistor der
Speicherzelle wird der Vorteil erzielt, da3 eine Spannungsverstärkung von mindestens.zwei erreicht
wird, wenn einer der beiden kreuzgekoppelten Transistoren sich im leiten.(en Zustand befindet, und zwar
auch dann, wenn die stromquelle einen sehr niedrigen
Strom liefert, da die Impedanz jeder der in Reihe geschalteten Dioden genauso groß ist wie die Impedanz
der Basis-Emitter-Verbindung eines kreuzgekoppelten
Transistors. Somit stellt die Verwendung von zwei in Reihe geschalteten Dioden sicher, daß einer der
kreuzgekoppelten Transistoren sicher leitend bleibt, auch wenn die Stromquelle nur einen sehr kleinen oder
niedrigen Strom liefert. Damit werden ohne Einbuße an die Funktionssicherheit die Vorteile einer Verminderung des Stromverbrauchs der Speicherzelle und damit
der Verlustwärme erzielt, wodurch die Bitdichte steigt.
Dieses wiederum führt zu einer Senkung der Kosten pro
Bit. Durch die aufgrund des Verhältnisses größer als 1
erzielte Spannungsverstärkung wird sichergestellt, daß der leitende Transistor leitend und der nichtleitende
Transistor nichtleitend bleibt
f>5 einzelnen erläutert. Es zeigen
Fig. 1 bis 6 Schaltbilder verschiedener Speichereinheiten, die die erfindungsgemäße nichtlineare Impedanzeinrichtung benutzen, und
F i g. 7 zwei Kurven, die das Verhältnis von Strom und
Spannung einer Speicherzelle mit einer erfindungsgemäßen nichtlinearen Impedanzeinrichtung zeigen.
In F i g. 1 ist eine Flip-Flop-Speicherzelle to mit den
beiden kreuzgekoppelten NPN-Transistoren 11 und 12 gezeigt Jeder Transistor ist mit seiner Basis an den
Kollektor des anderen Transistors angeschlossen.
Der Kollektor des Transistors 11 ist über zwei in Reihe geschaltete Dioden 13 und 14 an einen Leiter 15
angeschlossen. Di%er ist über einen Schalter 16, der
z. B. durch einen Transistor gebildet werden kann, an eine Spannungsquelle 17 angeschlossen, die die
Schaltung mit einem niedrigen konstanten Strom versorgt, und an eine Spannungsquelle 18, die die
Schaltung mit einem hohen konstanten Strom versorgt. Der Kollektor des Transistors 12 ist ebenfalls über die in
Reihe geschalteten Dioden 19 und ZO an den Leiter 15 angeschlossen.
Durch Verwendung der Dioden 13 und 14 in Reihe mit dem Transistor 11 und der Dioden 19 und 20 in
Reihe mit dem Transistor 12 wird eine Spannungsverstärkung von mindestens 2 sichergestellt, wenn einer der
beiden Transistoren 11 und 12 sich im leitenden Z .stand
befindet, auch wenn die Stromquelle 17 einen sehr niedrigen Strom liefert, da die Impedanz jeder der
Dioden 13 und 14 oder 19 und 20 genauso groß ist wie die Impedanz über der Basis-Emitter-Verbindung des
Transistors 11 oder IZ Somit stellt die Verwendung von
zwei in Reihe geschalteten Dioden ^,eher, daß der
Transistor 11 oder 12 leitend bleibt, auch wenn die Stromquelle 17 nur einen sehr niedrigen Strom liefert
Der Transistor 11 ist mit einem ersten Emitter 21 mit
Erde verbunden, und zwar über einen Leiter 22 und einen Widerstand 23. Der Transistor 12 ist mit einem
ersten Emitter 24 auf demselben Weg mit Erde verbunden. Jede andere Speicherzelle in einer bestimmten Reihe des monolithischen Speichers ist auf ähnliche
Weise mit Erde verbunden. In derselben Zehe wie die Speicherzelle 10 ist eine weitere Speicherzelle 25
gezeigt, die ebenfalls an den Leiter 22 angeschlossen ist
Der Transistc. 11 ist mit einem zweiten Emitter 26 an
eine »O«-Bit-Leitung 27 angeschlossen. Der Transistor 12 ist mit einem zweiten Emitter 28 ap eine
»!«-Bit-Leitung 29 angeschlossen. Die Bitleitungen 27 und 29 sind über Widerstände 31 bzw. 32 mit einem
Treiber 30 verbunden. Der Treiber 30 kann ein NPN-Transistc." sein, dessen Emitter geerdet ist und
dessen Kollektor mit den Widerständen 31 und 32 verbunden ist.
Die Bitleitungen 27 und 29 sind außerdem mit allen anderen Speicherzellen verbunden, die in derselben
Spalte angeordnet sind wie die Speicherzelle 10. Eine weitere Zelle 33 ist in derselben Spalte gezeigt und mit
den Leitungen 27 und 29 verbunden.
Die Zelle 33 ist mit einer Stromquelle für konstanten niedrigen Strom 34 oder einer Stromquelle für
konstanten hohen Strom 35 über den Schalter 36 und eine Leitung 37 verbunden. Wenn der Treiber 30 erregt
wird und das Potential auf den Leitungen 27 und 29 indert. wird somit gleichzeitig nur eine der mit dem
Treiber 30 verbundenen Zellen erregt, was davon abhängt, welche Zeile in der Spalte mit der Stromquelle
für konstanten hohen Strom verbunden ist.
Wenn z. B. der Schalter 16 mit der Stromquelle für
konstanten hohen Strom 18 verbunden ist, wird aus der Zelle 10 gelesen oder in die Zelle geschrieben, da keine
andere Zelle in dieser Spalte gleichzeitig mit der Zelle 10 über ihren Schalter rtit der Stromquelle für
konstanten hohen St-om verbunden sein kann, d. h., der Schalter 36 kann nicht mit der Stromquelle 35
verbunden werden, wenn der Schalter 16 bereits mit dieser Stromquelle für konstanten hohen Strom 18
durch die Decodierschaltungen verbunden ist
Wenn die Zelle 10 mit der Stromquelle für konstanten niedrigen Strom 17 verbunden ist fließt ein sehr kleiner
Strom durch die Zelle. Infolgedessen führt die Leitung 22 im wesentlichen Erdpotential, da am Widerstand 23
ίο nur ein sehr kleiner Spannungsabfall auftritt Somit ruft
eine Potentialänderung auf den Leitungen 27 und 29, angeregt durch den Treiber 30, nicht die Abgabe oder
den Empfang eines Signals durch die Transistoren 11 und 12 von den Leitungen 27 und 29 hervor, wenn die
Zelle 10 mit der Stromquelle für konstanten niedrigen Strom 17 verbunden ist Solange also eine Zelle mit ihrer
Stromquelle für konstanten niedrigen Strom verbunden ist, resultiert die Erregung des Treibers für seine
Bitleitungen nicht im Auslesen oder Einschreiben der
jeweiligen Zelle.
Sobald eine der Zellen in der Spal'-. der Zelle 10
gelesen oder geschrieben werden soll, wild >Jer Treiber
30 erregt und ändert das Potential auf den Leitungen 27 und 29. Wenn gelesen werden soll, muß ein Schalter 38
der Bitleitun6- 27 mit dem Erdkontakt 39 und die
Bitleitung 29 über einen Schalter 40 mit dem Erdkoniakt 41 verbunden werden.
Somit ist beim Lesen die bestimmte Zelle in der Spalte mit dem Treiber 30, mit den Bitleitungen 27 und
jo 29 und mit der Stromquelle für hohen Stron- verbunden.
leitenden der beiden Transistoren 11 und 12 und verursacht einen wesentlichen Spannungsabfall am
Widerstand 23. Dementsprechend steigt das Potential auf der Leitung 22 von Erdpotential an. Dadurch fließt
ein Strom durch den leitenden Transistor auf c!:e
angeschlossene Leitung 27 oder 29. Wenn der Transistor 12 leitet verursacht also der Potentialanstieg
auf der Leitung 22 einen Stromfluß durch den Emitter 28 auf die Leitung 29. Der Treiber 30 liegt natürlich an
Erdpotential, wodurch der Strom durch die Leitung 29
und den Treiber 30 fließt und ein Signal auf dieser
Leitung erzeugt. Somit würde ein nicht dargestellter Abfrageverstärker, der an die Leitungen 27 und 29
angeschlossen ist, sicherstellen, daß das Signal von der Speicherzelle 10 den leitenden Zustand des Transistors
ro 12 anzeigt.
Wenn ein neue Information in die Speicherzelle 10
geschrieben werden soll, wird der Treiber 30 wieder erregt und ein Schalter 38 oder 40 in die Erdkontaktstellung geschaltet. Wenn eine Information in eine Zelle
über die »0«-Bit-Leitung 27 geschrieben werden soll,
wird der Schalter 40 für die Leitung 29 mi. einem Kontakt 42 verbunden, welcher seinerseits an eine erste
positive Spannungsquelle + V angeschlossen ist. Wenn eine Information in eine Zelle über die »!«-Bit-Leitung
29 geschrieben werde.ι soll, wird der Schalter 38 der Leitung 27 mi*, einem Kontakt 43 verbunden, der
seinerseits an eine zweite positive Spannungsquelle ·*· V
angeschlossen ist. Außerdem muß der Schalter 16 der Zelle 10 mit der Stromquelle für konstanten hohen
Wenn eine Information in die Zelle 10 über die Leitung 27 geschrieben werden soll, stellt der Schalter
40 die Verbindune zum noMtiven Snannuncrsknntalct 42
her, und eine Diode 44 in der Leitung 29 hält das Potential auf der Leitung 29, so daß es nicht abfällt,
wenn der Treiber 30 durch Anlegen der Leitung 29 an das positive Potential des Kontaktes 42 erregt wird.
Somit kann nur das Potential auf der Leitung 27 abfallen. In gleicher Weise verhindert eine Diode 45 in
der Leitung 27 einen Spannungsabfall auf dieser Leitung, wenn über die »I «Bit-Leitung 29 geschrieben
werden soll. Zur Verbindung der Leitung 27 mit positivem Potential muß der Schalter 38 natürlich mit
dem positiven Spannungskontakt 43 verbunden sein.
Wenn angenommen wird, daß der Transistor 12
leitend ist und der Transistor 11 durch Schreiben über
die Leitung 27 eingeschaltet und dadurch der Zustand der bistabilen Zelle 10 geändert werden soll, wird der
Schalter 38 mit dem Erdkontakt 39 verbunden, während der Schalter 40 mit dem positiven Spannungskontakt 42
verbunden wird. Wenn der Schalter 16 dann an die Stromquelle für konstanten hohen Strom 18 angeschlossen wird, fiieüi Strom durch den Transistor \i zum
Emitter 24, wodurch der Spannungsabfall am Widerstand 23 ziemlich groß wird. Dadurch wird der Emitter
24 positiv, und zwar relativ zum Emitter 26 des Transistors 11, jedoch nicht zum Emitter 28, der durch
den Schalter 40 positiv gehalten wird.
Die Basis des Transistors 11 ist am Anfang relativ zur
Basis des Transistors 12 um einige 100 Millivolt negativ, wodurch der Transistor 11 nichtleitend wird. Wenn
jedoch der Emitter 26 des Transistors Il ebenfalls realtiv zum Emitter 24 des Transistors 12 um einige 100
Millivoli negativ wird, beginnt der Transistor 11 zu
leiten.
Jetzt entlädt der Transistor U schnell die Basis des Transistors 12 und macht diesen nichtleitend. Somit
wird der Transistor 11 ein- und der Transistor 12 ausgeschaltet und die Zelle 10 hat jetzt eine neue
Information gespeichert.
Wenn der Transistor 11 leitend war, als der Schalter
38 mit dem Erdkontakt 39 und der Schalter 40 mit dem positiven Spannungskontakt 42 verbunden war, wurden
die Bedingungen der Transistoren Il und 12 nicht verändert, d. h„ der Transistor 11 blieb im leitenden und
der Transistor 12 im nirhilpitpnripn 7nctanH
Wenn aus der Zelle 33 gelesen werden soll, ist der
Treiber 30 noch erregt und die Schalter 38 und 40 noch mit den Erdkontakten 39 und 41 verbunden. Der einzige
Unterschied besteht darin, daß der Schalter 36 mit der Stromquelle für konstanten hohen Strom 35 und nicht
der Schalter 16 mit der Stromquelle für konstanten hohen Strom 18 verbunden ist.
Wenn eine Information in die Zelle 33 geschrieben
werden soll, muß der Schalter 36 mit der Stromquelle für konstanten hohen Strom 35 verbunden werden. Die
Schalter 38 und 40 stellen natürlich dieselben Verbindungen her wie beim Schreiben in die Zelle 10, die davon
abhängen, auf welcher der Bitleitungen 27 und 29 eine
Information in die Zelle geschrieben wenden solL
Gemäß Darstellung in F i g. 1 hat jede Zellenspalte ihren eigenen Treiber, d. h, die Zelle 25 ist mit einem
Treiber 46 verbunden, der genauso aufgebaut ist wie der Treiber 30 für die Spalte mit den Zellen 10 und 33. Der
Treiber 46 ist mit der Zelle 25 über eine »O«-Bit-Leitung
47 und eine »1«-Bit-Leitung 48 verbunden, die den Bitleitungen 27 und 29 entsprechen.
In der Leitung 47 liegt ein Schalter 49, der mit einem
Erdkontakt 50 und einem positiven Spannungskontakt 51 zusammenarbeitet. Der positive Spannungskontakt
51 ist an den Kontakt 43 angeschlossen, da alle
»O«-Bit-Leitungen für alle Zellenspalten mit derselben
positiven Spannungsquelle verbunden sind. Auf ähnliche Weise ist die Leitung 48 geschaltet.
Wenn daher die in der Zelle 25 gespeicherte -, Information gelesen werden soll, muß der Treiber 46
und nicht der Treiber 30 erregt werden. Die Schalter 49 und 52 sind mit den Erdkontakten 50 bz*. 53 verbunden.
Die Zelle 25 empfängt ihren Strom von der Stromquelle für konstanten hohen Strom 18 über den damit
in verbundenen Schalter 16. Die Zelle 10 wird zu diesem
Zeitpunkt nicht erregt, da der Treiber 30 abgeschaltet ist.
Wenn geschrieben werden soll, wird einer der beiden Schalter 49 und 52 mit dem positiven Spannungskontakt
r. 51 bzw. 54 verbunden, während der andere mit seinem
Erdkontakt verbunden bleibt. Dadurch wird eine neue Information in die Zelle 25 geschrieben, die mit der
Stromquelle für konstanten hohen Strom 18 über den Schalter 16 verbunden ist.
JIi Die Schalter für alle Bitleitungen sind mit den
positiven Spannungskontakten verbunden, wenn weder gelesen noch geschrieben wird. So sind z. B. die Schalter
38 und 40 für die Bitleitungen 27 und 29 mit den Kontakten 43 bzw. 42 verbunden.
j-, Anstelle der Dioden 13 und 14 sowie 19 und 20 als
Lastimpedanzen für die Speicherzelle 10 bei Anschluß entweder der Stromquelle für konstanten niedrigen
Strom 17 oder hohen Strom 18 kann auch eine Schaltung vorgesehen werden, in der die Dioden nur in
κι der Zeit benutzt werden, in welcher ein niedriger Strom
an die Transistoren 11 und 12 geliefert wird. Das gilt
auch für alle übrigen Speicherzellen im Speicher.
In F i g. 2 ist diese Anordnung gezeigt, wo der
Transistor Il mit seinem Kollektor über einen
ii Widerstand 55 und zwei Dioden 56 und 57 an eine
Leitung 58 angeschlossen ist, die mit einer Stromquelle für konstanten niedrigen Strom 59 verbunden ist. Diese
Stromquelle 59 ist ähnlich aufgebaut wie die in F i g. 1 gezeigte Stromquelle 17 und ist mit allen anderen
4(i Speicherzellen in derselben Zeile wie die Zelle 10
verbunden.
Der Transistor 12 ist über einen Widerstand 60 und a.„ n;~)«- c<
-.-J ei ~j· <4=>- Strom"'-*:!!: für
konstanten niedrigen Strom 59 verbunden. Wenn also
4) die Transistoren Il und 12 nur mit der Stromquelle für
konstanten niedrigen Strom 59 verbunden sind, befindet sich die Zelle 10 in ihrem Ruhezustand. Somit stellen die
Dioden 56 und 57 sicher, daß die Spannungsverstärkung des Transistors 11 mindestens 2 beträgt, wenn dieser
vi Transistor in der Zelle sich im leitenden Zustand
berindet. In gleicher Weise stellen die Dioden 61 und 62 sicher, daß der Transistor 12 eine Spannungsverstärkung von mindestens 2 hat, wenn er leitend ist. Somit
bleibt der leitende der beiden Transistoren 11 und 12 in
seinem leitenden Zustand, sobald er nur mit der Stromquelle für konstanten niedrigen Strom 59
verbunden ist.
Wenn gelesen oder geschrieben werden soll, wird eine Stromquelle für konstanten hohen Strom 64 durch
to einen Schalter 65 mit jedem der Transistoren 11 und 12
verbunden. Diese Stromquelle 64, die außerdem an alle anderen Zellen in derselben Zeile wie die Zelle 10
angeschlossen ist, ist über eine Sperrdiode 66 und einen
Widerstand 55 mit dem Transistor 11 und über eine
Sperrdiode 67 und den Widerstand 60 mit dem
Transistor 12 verbunden. Bei der Größe des von der Stromquelle für konstanten hohen Strom 64 gelieferten
Stroms weisen die Dioden 66 und 67 im wesentlichen
•.cmc Impedanz ,mi. so chill die ges.nnti Kollektor
I asdmpotlan/ fur clic beiden I ransisioren Il und 12
dmch die Widerstand': 55 b/u. W) gebildet wird Somit
resultiert diese Anordnung in einer nichtlincarcn
Impediin/. die für den Transistor 11 von dm Dioden 56
und 57 und für den Transistor 12 von den Dioden 61 und 62 gebildet wird, die nur im Ruhezustand der
Transistoren 11 und 12 benii'/t werden.
In Ii g. J ist eine weitere I orm einer Speicher/eile
gc/eigt. die mit der crfindungsgemäßcn nichtlinearen
Impedanz arbeitet. Die Speicher/eile umfaßt zwei NI1N-1 ransistoren 70 und 71 mit ic einem einzelnen
!■!mitter, der mit einem Schalter 72 verbunden ist. Der
Schalter 72 ist entweder an rine Stromquelle 73
angeschlossen, die einen konstanten niedrigen Strom
liefert, oder an eine Stromquelle 74. die einen
konstanten hohen S'rom liefert. Heide Stromquellen erzeugen einen negat; .en Strom.
Der I ransistor 70 ist mit seinem Kollektor über einen
Widerstand 75 und die Dioden 76 und 77 an eine Leitung 78 angeschlossen, die über einen Widerstand 79 an l!rcle
führt. Der Transistor 71 ist mit seinem Kollektor über
einen Widerstand 80 und die Dioden 81 und 82 ebenfalls an die Leitung 78 und über den Widerstand 79 an !!rde
angeschlossen. Die Dioden 76 und 77 bilden die nichtlincare Impedanz für den Transistor 70, während
die Dioden 81 und 82 die nichtlmeare Impedanz für den Transistor 71 bilden
Die Iransisloren 70 und 71 sind in Hip-I lop-Schallurig
miteinander verbunden. Die Bais des Transistors 70 ist mit dem Kollektor des Transistors 71 über einen
Widerstand 80 verbunden, wählend die Basis des Transistors 71 über einen Widerstand 75 mit dem
Kollektor des Transistors 70 verbunden ist.
Wenn die Schaltung 72 mit der Stromquelle für
konstanten niedrigen Strom 73 verbunden ist. entsteht am Widerstand 79 kein Spannungsabfall. Wenn die in
der Zelle gespeiche-te Information gelesen werden soll,
wird der Schalter 72 an die Stromquelle für konstanten hohen Strom 74 angeschlossen.
Gleichzeitig wird das Potential auf den Bitleitungen «ι ιιηΛ λα η;» 'jer: Leitungen 27 -j-d 29 der Fi-.:
entsprechen, angehoben, da ein Treiber 84'. der z. B.
eine E!mitterfolg<;schaltung sein kann, erregt wird. Die
Leitung 83 ist über eine Diode 85 zwischen der Diode 76 und dem Kollekiorwiderstand 75 angeschlossen, während
die Leitung 84 über eine Diode 86 zwischen der Diode 81 und dem Kollektorwiderstand 80 angeschlossen
ist.
Außer der Erregung des Treibers 84' zur Potentialerhöhung auf den Leitungen 83 und 84 müssen diese
beiden Leitungen durch Schalter 87 und 87' mit den positiven Spannungskontakten 88 und 88' über die
Dioden 89 und 89* in den Leitungen 83 und 84 verbunden werden. Die Schalter 87 und 87' stehen auch
in dieser Stellung, wenn die Speicherzelle im Ruhezustand ist
Das Potential an den Kontakten 88 und 88' ist wesentlich niedriger als das vom Treiber 84' gelieferte
PotentiaL Der Treiber 84' kann z.B. 3 Volt liefern, während das Potential an jedem der Kontakte 88 und
88' etwa 400 Millivolt beträgt
Wenn also der Transistor 70 leitet fällt das Potential
auf der Leitung 78 aufgrund des Spannungsabfalls am Widerstand 79 ab. Der Transistor 70, der gerade leitet
weist an Gegensatz zum Transistor 71 einen Span- -aBBgsabfall an seinem Kollektorwiderstand 75 auf.
Demzufolge leitet die Diode 85, während die Diode 86 mehl leitet. Somit und durch ein Signal auf der Leitung
85 festgestellt, daH der Iransistoi 70 der Speicherzelle
leitend ist Das zeigt einem Abirageverstärker (nicht
dargestellt), der mit den beulen Bitleitungen 83 und 84 verbunden ist. an. daß die /eile in der Stellung steht, in
welcher der Transistor 70 leitet.
Wenn eine Information in die Speicherzelle geschrieben
wcf'lrn soll, wird der Schalter 72 wieder mit der
Stromquelle für konstanten hohen Strom 74 verbunden. (gleichzeitig wird der Treiber 84' für die Leitungen 83
und 84 erregt, !!ine dieser beiden Leitungen hegt jedoch
auf einem niedrigeren Potential als die andere, da der
Schalter der Leitung nut seinem I rdkontakt verbunden
ist.
Wenn der "I ransistor 70 leitet und der bistabile
Zustand der /eilen so gi'.mcleri werden soll, daß der
"Iransisior 71 leitend wird, wird das Potential auf der
Leitung 83 angehoben, während das Potential der Leitung 84 dadurch abgesenkt wird, daß der Schalter 87'
an seinen !'rdkontakt angeschlossen wird. Dementsprechend fließt Strom durch die Diode 85 z'.ir Basis des
Transistors 71 und hebt deren Potential relativ zum Lmittcr an.
Durch die Verbindung der Basis des Transistors 71 mit dem Kollektor des Transistors 70 über den
Widerstand 75 verhindert dieser einen zu großen Stromfluß von der Leitung S3 durch den Transistor 70.
Dadurch wird ein schnelleres Umschalten des Transistors 71 in den leitenden Zustand und des Transistors 70
in den nichtleitenden Zustand ermöglicht.
Wenn die Basis des Transistors 71 relativ zu seinem Fmitter positiv genug wird, um einen kräftigen Strom zu
ziehen, schaltet der Transistor 71 ein. Dadurch entlädt
sich die Ladung an der Basis des Transistors 70 über den Widerstand 80 und den Transistor 71 und infolgedessen
schaltet der Transistor 70 ab.
Wenn die Zelle in dem bistabilen Zustand war, in welchem der Transistor 71 bereits leitete, wird der
bistabile Zustand der Zelle dadurch nicht geändert, daß ein höheres Potential auf die Leitung 83 gegeben und
das niedrigere Potential an die Leitung 84 gelegt wird.
rzrz''zr 71 leitend \ird der
Transistor 70 nichtleitend bleibt.
Wenn eine Information in der Zelle so gespeichert werden soll, daß der Transistor 70 leitet, wird das
Potential auf der Leitung 84 auf einen höheren positiven Wert angehoben, während das Potential auf der Leitung
83 auf einem niedrigeren Potential gehalten wird. Dadurch schaltet der Transistor 70 ein. wenn das nicht
bereits geschehen ist. und der Transistor 71 schaltet aus. Wenn Her Transistor 70 bereits eingeschaltet ist, ändert
sich natürlich der bistabile Zustand der Zelle nicht.
Der Speicher verfügt natürlich über weitere Spalten mit Speicherzellen, wodurch Zellenzeilen gebildet
werden. Somit ist jede Speicherzelle, die in der Zeile angeordnet ist zu denen die Transistoren 70 und 71
gehören, über einen Schalter 72 mit einer der Stromquellen 73 und 74 verbunden. Jede dieser Zellen
ist jedoch an zwei andere »0«- und »1 «-Bit-Leitungen als an die Bitleitungen 83 und 84 angeschlossen, und
zwar genauso, wie es im Zusammenhang mit F i g. 1 beschrieben wurde.
In F i g. 4 ist eine weitere Form eines monolithischen Speichers gezeigt der die erfindungsgemäße nichtlineare Impedanzeinrichtung verwendet Durch die nichtlineare Impedanz wird bei jeder Speicherzelle des in
Fig.4 gezeigten Speichers nur ein Emitter für jeden Transistor benötigt Der Speicher nutzt die Tatsache,
daß die Große des Stroms bei Verbindung der
Stromquelle für konstant·'! holten Streun mn der
Speicherzelle um einige Größenordnungen hohei sein
kann als der im Ruhc/ustand der /eile an diese
gelieferte Strom. Das ist bei Verwendung der
nichtlinearen Impedanz.'inrkhtung möglich,da diese die
gewünschte .Spannungsversi.irkung über den leitenden
Transistor bei eine'" sehr mc Ingen Strom aufrechter
hält.
Gemäß F ι g. 4 : '.nd zwei Speicherzellen 90 und 91 in
einer Spalte angeordnet Die Speicherzelle 90 umfaßt die beiden NPN-Transistoren 92 und 91.
Der Transistor 92 ist mit seinem Lmiiter an die
M)«ßit Leitung 94 und der Transistor 9} nut seinem
Emitter an die »1« Hit Leitung 95 angeschlossen. Die
beiden Bitleitungen 94 und 95 sind an eine positive Spannungsquclic und Knie genauso angeschlossen wie
die Leitungen 27 und 29 der I i p. I Die Leitungen 94
Und 95 sind außerdem ,n einen Treiber 96 angeschlossen,
der ähnlich aufgebaut ist wie der Treiber 30.
Der Transistor 92 ist mit seinem Kollektor über zwei
In Reihe geschaltete Dioden 97 und 98, die als hiehtlineare Impedanz die Lastimpedanz für den
Transistor 92 bilden, an eine Leitung 99 angeschlossen.
Die Leitung 99 ist über einen Schalter 100 an eine Stromquelle für konstanten niedrigen Strom 101 und
tine Stromquelle für konstanten hohen Strom 102 geführt. Die Größe des Stroms von der Quelle 102 ist
Um viele Größenordnungen höher als die des Stroms VonderQuelle 101.
Der Transistor 93 ist nut seinem Kollektor über zwei
In Reihe geschaltete Dioden 103 und 104, die als Itichtüneare Impedanz die Lastimpedanz des Transillors
93 bilden, an die Leitung 99 angeschlossen. Somit lind beide Transistoren 92 und 93 gleichzeitig über den
Schalter 100 mit jeweils einer der beiden Stromquellen ♦erbunden.
Die Transistoren 92 und 93 sind in Flip-Flop-Schallung miteinander so verbunden, daß die Basis des
Transistors 92 an den Kollektor des Transistors 93 und <ie Basis des Transistors 93 an den Kollektor des
Transistors 92 angeschlossen ist. Somit leitet nur immer tiner der beiden Transistoren.
Jede der Dioden 97 und 98 hat dieselbe Impedanz wie 4ic odsia-Eiiiiucr-Gren/schicnt des Transistors 92,
tngeachtet des durch ihn fließenden Kollektorstroms. In gleicher Weise hat jede der Dioden 103 und 104 dieselbe
Impedanz wie die Basis-Emitter-Grenzschicht des Transistors 93. ungeachtet des durch ihn fließenden
Kollektorstroms. Somit liefert jeder der beiden Transistoren 92 und 93 im leitenden Zustand eine
$pannungsverstärkung von 2. ungeachtet des durch ihn
ließenden Kollektorstroms.
Die Zelle 91 umfaßt zwei in bekannter Flip-Flop-Art •liteinander verbundene NPN-Transistoren 105 und
106. Diese beiden Transistoren sind mit ihren Emittern an die Bitleitungen 94 bzw. 95 angeschlossen.
Der Transistor 105 ist mit seinem Kollektor über zwei Dioden 107 und 108, die die nichtlineare Lastimpedanz
für den Kollektor des Transistors 105 bilden, an eine Leitung 109 angeschlossen, die über einen Schalter 110
an eine Stromquelle für konstanten niedrigen Strom 111
und eine Stromquelle für konstanten hohen Strom 112
geführt ist. Die Größe des Stroms von der Quelle 112 ist
um viele Größenordnungen höher als die des Stroms von der Quelle 111.
Der Transistor 106 ist über zwei Dioden 113 und 114,
die die mchtüneare Lastimpedar.z für den Kollektor des
Transistors 106 bilden, an eine Leitung 109 angeschlossen.
Wenn demnach der Schalter 110 mit der Stromquelle für konstanten niedrigen Strom 111
verbunden ist, befindet sich die Zelle 91 im Ruhezustand. Ist der Schalter HO mit der Stromquelle für konstanten
hohen Strom 112 verbunden, befindet sich die Zelle 91
im Arbeitszustand.
Der Speicher verfüg: natürlich über weitere Spalten mit Speicherzellen, wodurch Zellenzeilen gebildet
werden. Somit wäre jede Speicherzelle, die in derselben
Zeile wie die Zelle 90 angeordnet ist, mit der Leitung 99 verbunden. Jede dieser Zellen ist jedoch mit einem
anderen Paar von »0«- und »!«-Rii-I.eitungen. jedoch
nicht mit den Leitungen 94 und 95. genauso verbunden, wie es im Zusammenhang mit I ι g. I beschrieben
wurde.
In ähnlicher Weise ist jede Speicherzelle in der Zeile,
in der die Zelle 91 liegt, mit der Leitung 109 verbunden. Genauso wie es für F" i g. 1 beschrieben wurde, wird irde
Zelle in derselben Zeile mit einem anderen Paar von »()«- und »I« Hil-I pilnngpn vprhiir.Hrn. wr>hei dieses
Bitleitungspaar mit allen Zellen einer bestimmten Spalte verbunden ist.
Wenn die in de; Zelle 90 gespeicherte Information
z. B. gelesen werden soll, wird der Treiber 96 erregt und
der Schalter 100 mit der Stromquelle für konstanten hohen Strom 102 verbunden. Die Bitleitungen 94 und 95
sind über die Dioden mit ihren Frdkontakten genauso verbunden, wie es für die Leitungen 27 und 29
beschrieben wurde.
Wenn nur die Zelle 90 mit ihrer Stromquelle für konstanten hohen Strom verbunden ist und alle anderen
Zellen in derselben Spalte mit der Stromquelle für konstanten niedrigen Strom, ist die Summe der durch
die anderen Speicherzellen, die in derselben Spalte wie die Zelle 90 liegen, fließenden Ströme um einige
Größenordnungen kleiner als der von der Zelle 90 fließende Strom.
Wenn der Transistor 92 also leitet, resultiert der durch
diesen Transistor fließende Strom von der Stromquelle für konstanten hohen Strom 102 in einem Strom auf der
Bitleitung 94, der wesentlich größer ist als der Strom auf der Bitleitung 95. Infolgedessen stellt ein in die
Bitleitungen 94 und 95 angeschlossener Abfrageverstär-Ker (nicht dargestellt) lest, daß das Signal von der
Speicherzelle 90 auf der Bitleitung 94 liegt. Somit ist der bistabile Zustand der Zelle 90 einwandfrei festgestellt.
Wenn eine Information in die Zelle 90 geschrieben werden soll, wird der Schalter 100 wieder mit der
Stromquelle für konstanten hohen Strom 102 verbunden und der Treiber % erregt. Die übrigen Zellen, die in
derselben Spalte liegen wie die Zelle 90, sind zu diesem Zeitpunkt nicht mit ihrer Stromquelle für konstanten
hohen Strom verbunden.
Da sich nun der von der Stromquelle für konstanten hohen Strom erzeugte Strom um einige Größenordnungen
von dem Strom der Stromquelle für konstanten niedrigen Strom unterscheidet, ist die Zeit zum
Umschalten des bistabilen Zustandes der an die Stromquelle für konstanten hohen Strom angeschlossenen
Zelle wesentlich kürzer als die Zeit zum Umschalten des bistabilen Zustandes irgendeiner anderen Zelle, die
an die Stromquelle für konstanten niedrigen Strom angeschlossen isL Durch Benutzung von zum Arbeitszyklus
des Treibers 96 relativ kurzen Impulsperioden kann also nur die Zelle umgeschaltet werden, die an die
Stromquelle für konstanten hohen Strom angeschlossen ist, wenn eine der Bitleitungen 94 und 95 einen
.Schreibimpuls führ'. Keine Speicherzelle, die an die
SiromqiifMe für konstanten niedrigen Strom eingeschlossen
ist. kann durch die dichte folge von zwei separaten Impulsen /.. B. auf eine der BitlciUingen
g~schaltet wc.den, wenn man den Arbeitszyklus des 11 eibers 96 relativ lang zum Impuls auslegt.
Wenn in die Zelle 90 so geschrieben werden soll, dall der Transistor 92 leitend wird und der Transistor 9.3
jetzt leitend ist. wird ciie Bitleitung 95 an ihren positiven
Spannungskontakt angeschlossen, während die Pitleitung 94 mit ihrem Erdkontakt verbunden bleibt.
Infolgedessen wird der Emitter des Transistors 93 relativ zu seiner Basis positiv, so (IaR der Transistor 93
nicht mehr leiten kann und dadurch seine Kollektorspannung
ansteigt. Gleichzeitig veranlaßt der durch Erregung des rreibers 96 hervorgerufene Potentialah
fall auf der Leitung 94 den Emitter des Transistors 42
relativ zur Basis d1 Transistors negativer zu werden,
wodurch der Strom durch der, Transistor 92 zu flicÖen
beginn!.
Wenn tier .Strom durch den TidüMMui 92 /u iiifLien
beginnt, fangt das Kollektorpotential des Transistors 92
an abzusinken, wodurch die Basis des Transistors 93 in bezug auf den Emitter negativer wird. Der Emitter war
positiver gemacht worden durch Anschließen der leitung 95 an ihren positiven Spannungskontakt. Somit
wird der Transistor 92 eingeschaltet wal^-end der
Transistor 93 abgeschaltet wird, uno uie Zelle 90 hat
jetzt eine neue Information gespeichert.
Wenn der Transistor 92 bereits leitend war. als die Leitung 94 an ihren Erdkontakl un·' die Leu;, j 95 an
ihren positiven .Spannungskontakt angeschlossen wurden,
ändert sich der Zustand der Transistoren 92 und 9.3 nicht, d. h.. der Transistor 92 bleibt leitend und der
Transistor 93 bleibt nichtleitend.
Da der Strom von der Stromquelle mit konstantem niedrigem Strom 111 um einige Größenordnungen
kleiner is; als der Strom von der Stromquelle mit konstantem hohem Strom 112, hat die Zelle 91 nicht
genug Zeit, um ihren bistabilen Zustand umzuschalten, wenn der Treiber % für eine nur kurze Zeit, verglichen
mit der Zeit, die er abgeschaltet ist, eingeschaltet bleibt. Der Treiber % darf nicht so dicht hinter seiner
vorhereehenden Erreeune wieder pingpcrhalipt wpr.
den, daß die Zelle 91 ihren bistabilen Zustand aufgrund der Summe der beiden Perioden umschalten kann, in
denen der Treiber % erregt ist. Das gilt auch für alle anderen Speicherzellen in derselben Spalte wie die
Zelle 90.
In F i g. 5 ist ein weiterer Speicher dargestellt, der die
nichtlineare Impedanz der vorliegenden Erfindung verwendet. Der Speicher der Fig. 5 ist die Umkehrung
des in F i g. 4 gezeigter, Speichers.
Gemäß Darstellung in Fig. 5 sind die beiden Speicherzellen 120 und 121 in einer Spalte angeordnet.
Die Speicherzelle 120 umfaßt zwei NPN-Transistoren 122 und 123.
Der Kollektor dec Transistors 122 ist über einen
Widerstand 124 und zwei Dioden 125 und 126, die die nichtlineare Lastimpedanz für den Transistor 122 bilden,
»n eine »O«-Bit-Leitung 127 angeschlossen. Der
Transistor 123 ist mit seinem Kollektor an eine »le-Bit-Leitung 128 über einen Widerstand 129 und die
beiden Dioden 130 und 131 angeschlossen, die die «ichtlineare Lastimpedanz für den Transistor 123 bilden.
Die Emitter der Transistoren 122 und 123 sind mit
einer Leitung 132 verbunden, die über einen Schalter 133 entweder an eine Stromquelle für konstanten
niedrig :, Strom 134 oder für konstanten hohen Strom
135 fuhrt. Heide Stromquellen sind negativ. Die
Stromquelle 135 liefert einen um einige Größcnordium gen größeren Strom als die Stromquelle 134.
Die Transistoren 122 und 123 sind in eim'r
F-lip-Flop-Schaltung miteinander verbunden. Die Bas.s
des Transistors 122 ist mit dem Kollek.or des
Transistors 123 über den Widerstand £29 verbunden,
während die Basis des Transistors 123 an den Kollektor in des Transistors 122 über den Widerstand 124 ange
schlossen ist.
Die Speicherzelle 121 umfaßt zwei NPN-Transistoren
136 und 137. Der Kollektor des Transistors 136 ist an die
»0« Bit- Leitung 127 über einen Widerstand 138 und
ι, zwei Dioden 139 und 140 angeschlossen, die die
nich:iine«re Impedanz des Transistors 136 bilden. IVt
Transistor 137 ist an die »!«-Bit-Leitung 128 über einen
Widerstand 141 und zwei Dioden 142 und 143
angeschlossen, die die nichtlineare Impedanz des
jii Transistors I 37 bilden.
Die Emitter der Transistoren i36und Ü7 sinii an eine
Leitung 144 angeschlossen, die über einen Schalter 145
entweder die Stromquelle für konstanten niedrigen
Strom 146 c r hohen Strom 1-1Γ führt. Die beiden
)-> Stromquellen sind negativ, und die .Stromquelle 147
liefert einen um einige Größenordnungen größeren
Strom als die Stromquelle 146, genauso, wie es für die
.Stromquellen 135i'nd 134 beschrieben wurde.
Die Transistoren 136 und 137 sind in einer
in Flip- Flop-Schaltung miteinander verbunden. Die Basis
des Transistors 136 ist mit dem Kollektor des Transistors 137 über den Widerstand 141 verbunden,
wahrend die Basis des Transistors 137 an den Kollektor des Transistors 136 über den Widerstand 138 ange-
r, schlossen ist.
In Fig. 5 ist zwar nur eine Spalte mit Speicherzellen
gezeigt, andere Spalten können jedoch zur Bildung von Zellenzeilen mit den Zellen 120 und 121 und weiteren
Zellen in den Spalten verwendet werden. Jede weitere Zellenspalte verfügt über ein eigenes »0«- und
»!«-Bit-Leitungspaar, wie es in Fig. I dargestellt wurde. Jede Zelle in diesen übrigen Spalten ist an die
Stromquellen in derselben Zeile angeschlossen. Alle anrtprpn 7pllon Acr 7ol|o in ivaUar A\& 2e!!e !20 Üe"!.
4t sind über die Leitung 132 mit einer der Stromque.1 ?n
134 und 135 verbunden.
Die ^«-Bit-Leitung 127 ist an einen Treiber 148 über
einen Widerstand 149 angeschlossen. Die »1 «-Bit-Lei
tung 128 ist über einen Widerstand 150 an den Treiber
ίο 148 angesi ossen. Der Treiber 148 kann z. B. aus einer
Emitter-Folgeschaltung bestehen, deren Emitter an die Widerstände 149 und 150 angeschlossen ist.
Wenn die in der Zelle 120 gespeicherte Information z. B. gelesen werden soll, wird der Schalter 133 aus der
Verbindung mit der Stromquelle für konstanten niedrigen Strom 134 herausgenommen und an die
Stromquelle für konstanten hohen Strom 135 angeschlossen. Dann fließt ein Strom durch den leitenden
Transistor der Zelle 120, der um einige Größenordnungen größer ist als die Summe der Ströme aller anderen
Zellen in der Spalte, die an ihre Stromquelle für konstanten niedrigen Strom angeschlossen sind. Wenn
z.B. der Transistor 123 leitet, tritt ein großer
Spannungsabfall am Widerstand 150 aufgrund des Stroms auf, der durch den Transistor 123 fließt. Wie
bereits gesagt, ist die Summe aller anderen Ströme nicht groß genug, um einen wesentlichen Spannungsabfall am
Widerstand 149 oder einen zusätzlichen
Spannungsabfall am Widerstand 150 hervorzurufen. Somit fühlt ein nicht dargestellter und an die Leitungen
127 und 128 angeschlossener Abfrageverstärker den großen Spannungsabfall am Widerstand 150 ab und
zeigt an, daß die 7elle 120 in dem bistabilen Zustand
steht, in welchem der Transistor 123 leitet.
Wenn eine neue Information in die Zelle 120 geschrieben werden soll, wird der Schalter 133 wieder
mit der Stromquelle für konstanten hohen Strom 135 verbunden. Wenn angenommen wird, daß der Transistor
123 leitet und die Zelle 120 anzeigen soll, daß der Transistor 122 leitet, muß der Transistor 123 ab- und der
Transistor 122 eingeschaltet werden.
Dementsprechend wird zum Schreiben dieser Information in die Zelle 120 die Bitleitung 127 über eine
Diode 151 vermittels des Schalters 153 an ihren Erdkontakt 152 angeschlossen. Beim Lesen verbindet
der Schalter 153 die Leitung 127 mit einem Kontakt 154, der an eine positive Spannungsquelle + V angeschlossen
ist
Bei derr Schreibvorgang, bei welchem der Transistor
122 leitend gemacht werden soll, bleibt die »1 «-Bit-Leitung 128 über ihre Diode 155 und einen Schalter 156 an
ihren positiven Spannungskoniakt 157 angeschlossen. Der Schalter 156 wird mit einem Kontakt 158
verbunden, der nur dann mit Erde verbunden ist. wenn der Transistor 123 oder einer der anderen Transistoren,
die an die Bitleitung 128 angeschlossen sind, leitend gemacht werden sollen.
Um also den Transistor 122 leitend zu machen, senkt die durch die Erregung des Treibers 148 hervorgerufene
Stromverminderung im Widerstand 149 das Potential am Kollektor des Transistors 122 relativ zum Potential
am Kollektor des Transistors 122 relativ zum Potential am Kollektor des Transistors 123. Da die Basis des
Transistors 122 zwischen den Widerstand 129 und die Diode 130 gelegt ist. wird die Basis des Transistors 122
relativ zum Emitter positiv, so daß der Transistor 122 ein- und der Transistor 123 jetzt ausschaltet.
Der Widerstand 129 stellt sicher, daß an der Basis des
Transistors 122 ein ausreichendes Potential liegt, wenn der Transistor 122 eingeschaltet werden soll. Der
Widerstand 129 liefert einen hinreichenden Spannungsabfall, ungeachtet der Ladung an der Basis des
Transistors 123.
In F i g. 6 ist eine weitere Form eines monolithischen
Speichers gezeigt, der die erfindungsgemäße nichtlineare Impedanz verwendet. Die in F i g. 5 gezeigte einzelne
Speicherzelle 160 umfaßt zwei NPN-Transistoren 161 und 162, die in einer Flip-Flop-Schaltung so miteinander
verbunden sind, daß die Basis des einen Transistors an den Kollektor des anderen angeschlossen ist und
umgekehrt. Die Emitter der Transistoren 161 und 162 sind geerdet.
Der Kollektor des Transistors 161 ist über zwei in Reihe geschaltete Dioden 163 und 164. die die
nichtlineare Lastimpedanz für den Transistor 161 bilden, an eine Leitung 165 angeschlossen. Die Leitung 165
führt über einen Schalter 166 zu einer Stromquelle für konstanten niedrigen Strom 167 und einer Stromquelle
für konstanten hohen Strom 168. Der von der Stromquelle für konstanten hohen Strom 168 gelieferte
Strom liegt um einige Größenordnungen über dem von der Stromquelle für konstanten niedrigen Strom 167
gelieferten Strom.
Der Transistor 162 ist mit seinem Kollektor über zwei
in Reihe geschaltete Dioden 169 und 170, die die nichtlincarc Lastimpedanz für den Transistor 162 bilden,
an die Leitung 165 angeschlossen. Somit sind beide Transistoren 161 und 162 gleichzeitig über den Schalter
166 an eine der beiden Stromquellen 167 und 168 angeschlossen.
, Die Basis des Transistors 161 ist mit der Basis des
N PN-Transistors 171 verbunden, dessen Kollektor über eine Diode 172 an die »O«-Bit-Leitung 173 angeschlossen
ist. Der Emitter des Transistors 17J ist mit dem Kollektor eines N PN-Transistors 174 verbunden.
in Die Basis des Transistors 174 ist über einen Schalter
175 entweder mit einem Kontakt 176, der an eine positive Spannungsquelle + V angeschlossen ist, oder
einem Kontakt 177, der geerdet ist, verbunden. Der Emitter des Transistors 174 ist an einen geerdeten
ι -, Kontakt 178 oder an einen Kontakt 179 angeschlossen,
der über einen Schalter 180 mit einer positiven Spannungsquelle + Vverbunden ist.
Die Basis des Transistors 162 ist mit der Basis eines
N PN-Transistors 181 verbunden, dessen Kollektor über
j(i eine Diode 182 an die »1« Bit-Leitung 183 angeschlossen
ist. Der Emitter des 1 ransistors 181 ist außerdem mit
dem Kollektor des Transistors 174 verbunden.
Die Bitleitung 173 ist mit einem Ende über einen Widerstand 184 mit Erde und über einen gleichgroßen
ji Widerstand 185 mit einer positiven Spannungsquelle
+ Vverbunden. Ein NPN-Transistor 186 ist mit seinem
Kollektor an die Bitleitung 173 über die Verbindung der Widerstände 184 u"d 185 angeschlossen. Der Emitter
des Transistors 186 ist geerdet, so daß dieser Transistor
«ι parallel zum Widerstand 184 liegt. Die Widerstände 184
und 185 und der Transistor 186 stellen den Treiber für die Bitleitung 173 dar.
Die Bitleitung 183 ist mit einem Ende über einen Widerstand 187 mit Erde und mit dem anderen Ende
ti über einen gleichgroßen Widerstand 188 an eine
positive Spannungsquelle + V angeschlossen. Der Kollektor eines NPN-Transistors 189 ist mit der
Bitleitung 183 über die Verbindung der Widerstände 187 und 188 verbunden. Der Emitter des Transistors 189 ist
geerdet, so daß der Transistor parallel zum Widerstand 187 hegt. Die Widerstände 187 und 188 bilden
zusammen mit dem Transistor 189 den Treiber für die Bitleitung 183.
Wenn sich die Speicherzelle 160 im Ruhezustand oder
aufnahmebereiten Speicherzustand befindet, steht der Schalter 166 mit der Stromquelle für konstanten
niedrigen Strom 167, der Schalter 165 mit dem Erdkontakt 177 und der Schalter 180 mit dem positiven
Spannungskontakt 179 in Verbindung. Somit ist der Transistor 174 abgeschaltet.
Zu diesem Zeitpunkt sind die Transistoren 186 und 189 abgeschaltet, wodurch ein Potential an den beiden
Bitleitungen 173 und 183 liegt Dieses Potential ist halb
so groß wie das Potential der Spannungsqueile + V. Da der Transistor 174 jedoch nicht leitet, fließt durch die
Transistoren 171 und 181 kein Strom.
Wenn eine in der Speicherzelle 160 gespeicherte Information gelesen werden soll, wird der Schalter 175
an den positiven Spannungskontakt 176 und der Schalter 180 an den Erdkontakt 178 angeschlossen. Jetzt
kann Strom durch den Transistor 174 fließen. Der Schalter 166 verbindet die Leitung 165 mit der
Stromquelle für konstanten hohen Strom 168, wodurch die Zelle 160 eingeschaltet wird.
Die Bitleitungen 173 und 183 haben je ein positives Potential, das halb so groß ist wie das der Spannungsquelle + V, die an den Treiber angeschlossen ist. Wenn
angenommen wird, daß der Transistor 161 leitend ist
und der Transistor 162 nicht, so führt die Basis des
Transistors 161 ein hohes Potential, welches auf die Basis des Transistors 171 übertragen wird. Dadurch
beginnt der Transistor 171 zu leiten, da auf der Leitung
173 ein positives Potential liegt und der Transistor 174 leitet Gleichzeitig leitet der Transistor 181 nicht, da
seine Basis relativ zur Basis des Transistors 171 negativ ist.
Ein an die Bitleitungen 173 und 183 angeschlossener, nicht dargestellter Abfrageverstärker stellt den Stromfluß von der Bitleitung 173 durch den Transistor 171
durch Abfühlen der Differenz im Spannungsabfall an den Widerständen 185 und 188 fest Der Abfrageverstärker liefert ein Signal, welches anzeigt, daß die
bistabile Speicherzelle 160 so eingestellt ist daß der Transistor 161 leitet
Wenn jedoch der Transistor 162 und nicht der Transistor 161 leitete, war der Transistor 181 leitend,
während der Transistor 171 nicht leitete. Der Strom fließt dann von der Bitleilung 183 durch den Transistor
181 und den Transistor 174.
In derselben Spalte und in derselben Reihe wie die
Zelle 160 sind natürlich noch mehr Speicherzellen angeordnet. Jede dieser Zellen in derselben Spalte
verfügt über mehrere Zellen in derselben Zeile, genauso. wie es für die Matrix aus Spalten und Zeilen in
Zusammenhang mit F i g. 1 beschrieben wurde.
Wenn Informationen in die Zelle 160 geschrieben werden sollen und angenommen wird, daß der
Transistor 162 leiten und der Transistor 161 nicht leiten soll, so führt die Bitleitung 173 ein Potential, welches im
Vergleich zum Potential auf der Bitleitung 183 negativ ist. Das wird erreicht durch Einschalten des Transistors
186 zur Verbindung der Bitleitung 173 mit Erde, während die Bitleitung 183 auf einem höheren Potential
bleibt, da sie noch die halbe Spannung von ihrer Spannungsquelle + Vempfängt.
Wenn auch der Transistor 174 so geschaltet ist. daß sein Emitter mit Erde und seine Basis über den Schalter
17S mit dem positiven Spannungskontakt 176 verbunden ist. so hört der Strom von der Bitleitung 173 über
den Transistor 171 auf zu fließen, da die Bitleitung 173 Erdpotential führt. Infolgedessen fließt kein Strom
durch den Kollektor des Transistors 171.
Es fließt jedoch noch Strom durch die Basis-Emitter-Verbindung des Transistors 171, da der Transistor 174
leitet. Dieser Strom wird an die Basis des Transistors 171 vom Transistor 161 geliefert, wodurch das Potential
der Basis des Transistors 161 abfällt, und der Transistor
161 leitet dann nicht mehr.
Wenn der Transistor 161 aufhört zu leiten, steigt sein Kollektorpotential und dadurch auch das Basispotential
des Transistors 162 relativ zum geerdeten Emitter an. und drr Transistor 162 wird eingeschaltet. Ungefähr
gleichzeitig schaltet auch der Transistor 181 ein, dessen Basis mit der Basis des Transistors 162 verbunden ist.
Strom fließt dann durch den Transistor 181 zum Transistor 174 von der Bitleitung 183, da diese über den
Widerstand 188 mit der positiven Spannungsquelle + V verbunden ist.
Durch die Reduzierung des Potentials auf der Leitung 173 relativ zum Potential auf der Leitung 183 wird also
der Transistor 162 ein- und der Transistor 161 der Zelle
160 ausgeschaltet. Wenn der Transistor 163 leitend war, als die η ;ue Schreibinformation geliefert wurde, wäre er
natürlich in diesem Zustand verblieben aufgrund des relativ zum Potential auf der Bitleitung 173 positiven
Potentials auf der Bitleitung 183.
Die Kurve in Fig.7 zeigt die Beziehung zwischen Spannung und Strom an den Anschlüssen einer
Speicherzelle. Wenn die Zelle im Ruhezustand oder im aufnahmebereiten Speicherzustand ist und also weder
ausgelesen noch eingeschrieben wird, beträgt die Spannung an den Anschlüssen etwa 1,3 Volt welches am
Punkt 190 dargestellt ist. Wenn diese Kurve einmal die Spannung an der Zelle 10 des in F i g. 1 gezeigten
Ausführungsbeispiels darstellen soll, so wird der Schalter 16 z. B. mit der Stromquelle für konstanten
niedrigen Strom 17 und die Bitleitungen 27 und 29 mit den positiven Spannungskontakten 43 bzw. 42 verbunden. Dadurch wird eine niedrige Spannung und ein
niedriger Strom erzeugt
Wenn die Zelle 10 ausgelesen werden soll, wird der Schalter 16 auf die Stromquelle für konstanten hohen
Strom 18 und die Schalter 38 und 40 auf die Erdkontakte
39 bzw. 41 geschaltet Dadurch steigt die Sprßnung an der Zelle 10 auf etwa 2,6 Volt, und der Strom nimmt
exponentiell aufgrund der nichtlinearen Lastimpedanz der Dioden za Das ist am Punkt 191 in F i g. 7 gezeigt.
Für alle Zellen, die in derselben Zeile liegen wie die
Zelle 10, werden die Bitleitungen mit den positiven Spannungskontakten verbunden. Infolgedessen liegt
ihre Spannung unter der Betriebsspannung von etwa 2,6 Volt, nämlich bei rund 2,2 Volt wodurch der Strom
wesentlich kleiner ist. Somit ist der an die anderen Zellen in derselben Zeile wie die Zelle 10 gelieferte
Strom noch nicht halb so groß wie der an die Zelle 10 gelieferte Strom, und zwar wegen der nichtlinearen
Lastimpedanz der Dioden. Diese Beziehung ist am Punkt 192 in F i g. 7 aufgezeigt.
Für alle Zellen in derselben Spalte, in der die Zelle 10
liegt, sind die Bitleitungen mit Erde verbunden, (ede
dieser Zellen ist jedoch an ihre Stromquelle für konstanten niedrigen Strom angeschlossen, so daß sie
den beim Punkt 190 gezeigten Strompegel aufweist.
Wenn eine neue Information in die Zelle 10 geschrieben werden soll, wird einer der Schalter 38 oder
40 auf den positiven Spannungskontakt, der andere auf den Erdkontakt geschaltet. Wenn somit die Zelle 10 mit
der Stromquelle für konstanten hohen Strom 18 verbunden und einer der Schalter 38 oder 40 auf den
Erdkontakt geschaltet ist. liegt wieder der volle Betriebsstrom an der Zelle 10 an. An keiner Zelle in
derselben Zeile wie die Zelle 10 liegt der volle Betriebsstrom, obwohl sie mit der Stromquelle für
konstanten hohen Strom 18 verbunden sind, da die Bitleitungen jeder Zelle in derselben Reihe wie die Zelle
10 mit den positiven Spannungskontc'tten verbunden
sind. In gleicher Weise weist keine Zelle in derselben Spalte wie die Zelle 10 den vollen Betriebsstrom auf.
obwohl ihre Bitl?itungen mit Erde verbunden sind, da
alle Zellen in derselben Spalte mit Ausnahme der Zelle 10 mit ihren Stromquellen für konstanten niedrigen
Strom verbunden sind.
Die beschriebene nichtlineare Impedanzeinrichtung
läßt sich auch für alle anderen nichtmonolithischen Flip-Flop-Speicherzellen sowie für alle Schaltungen mit
mindestens zwei Transistoren verwenden, von denen jeweils einer leitet und der andere nicht. Außer den in
der Beschreibung verwendeten Dioden kann auch jede andere nichtlineare Impedanzeinrichtung verwendet
werden, welche ihre Impedanz mit abnehmendem Strom nichtlinear vergrößert.
Der Leistungsverbrauch aller übrigen Zellen außer der ausgewählten ist bei allen erfindungsgemäßen
Ausfuhrungsformen nach den Fig. I bis 6 beim Lesen
und Schreiben weniger als halb so groß wie der der ausgewählten Zelle. Damit wird eine wesentliche
Verminderung des gesamten Leistungsverbrauchs eines Speichers erreicht, in dem die erfindungsgemäßen
nichtlinearen Impedanzen verwendet werden.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Nichtlineare Impedanzeinrichtung für bistabile
Speicherzellen mit kreuzgekoppelten bipolaren
Transistoren, die über die jedem Traniistor zugeordneten nichtlinearen Lastimpedanzen mit einem
gemeinsamen Schalter verbunden sind, der im Ruhezustand die Speicherzellen mit einer Stromquelle verbindet, die einen konstanten niedrigen
Strom abgibt, und der im Lese- oder im Schreibzustand die Speicherzellen mit einer Stromquelle
verbindet, die einen genügend hohen Strom zum Schreiben oder Lesen abgibt, dadurch gekennzeichnet, daß die nichtlineare Impedanzeinrichtung, die in Serie mit je einem kreuzgekoppelten Transistor (11; 12) geschaltet ist, aus zwei in
Reihe geschalteten Halbleiterdioden (13,14; 19, 20) gebildet wird, so daß eine Spannungsverstärkung
von mindestens zwei sichergestellt wird, wenn einer der beiden kreuzgekoppelten bipolaren Transistoren (11; 12) sich im leitenden Zustand befindet.
2. Nichtlineare Impedanzeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß für jede Zeile
des Halbleiterspeichers eine umschaltbare Stromquelle (17,18; 34,35) angeordnet ist, die über einen
Schalter (16; 36) an einen Leiter (15; 37) angeschlossen ist, wobei in dem einen Zustand ein niedriger
konstanter Strom und in dem anderen Zustand ein hoher konstanter Strom abgegeben wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80292769A | 1969-02-27 | 1969-02-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2008065A1 DE2008065A1 (de) | 1970-09-10 |
DE2008065B2 DE2008065B2 (de) | 1980-06-26 |
DE2008065C3 true DE2008065C3 (de) | 1981-06-04 |
Family
ID=25185110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2008065A Expired DE2008065C3 (de) | 1969-02-27 | 1970-02-21 | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren |
Country Status (5)
Country | Link |
---|---|
US (1) | US3573758A (de) |
JP (1) | JPS5115388B1 (de) |
DE (1) | DE2008065C3 (de) |
FR (1) | FR2033807A5 (de) |
GB (1) | GB1292355A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703710A (en) * | 1970-01-05 | 1972-11-21 | Hitachi Ltd | Semiconductor memory |
CH519251A (de) * | 1970-07-01 | 1972-02-15 | Ibm | Integrierte Halbleiterschaltung zur Speicherung von Daten |
US3764825A (en) * | 1972-01-10 | 1973-10-09 | R Stewart | Active element memory |
US3753011A (en) * | 1972-03-13 | 1973-08-14 | Intel Corp | Power supply settable bi-stable circuit |
US3849675A (en) * | 1973-01-05 | 1974-11-19 | Bell Telephone Labor Inc | Low power flip-flop circuits |
DE2739283A1 (de) * | 1977-08-31 | 1979-03-15 | Siemens Ag | Integrierbare halbleiterspeicherzelle |
NL188721C (nl) * | 1978-12-22 | 1992-09-01 | Philips Nv | Halfgeleidergeheugenschakeling voor een statisch geheugen. |
JPS594787B2 (ja) * | 1979-12-28 | 1984-01-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 低インピ−ダンス感知増幅器を有し読取専用メモリ及び読取一書込メモリに共用可能なメモリ装置 |
DE3685654D1 (de) * | 1986-08-22 | 1992-07-16 | Ibm | Dekodierverfahren und -schaltungsanordnung fuer einen redundanten cmos-halbleiterspeicher. |
US5121357A (en) * | 1990-04-30 | 1992-06-09 | International Business Machines Corporation | Static random access split-emitter memory cell selection arrangement using bit line precharge |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3363115A (en) * | 1965-03-29 | 1968-01-09 | Gen Micro Electronics Inc | Integral counting circuit with storage capacitors in the conductive path of steering gate circuits |
-
1969
- 1969-02-27 US US802927*A patent/US3573758A/en not_active Expired - Lifetime
-
1970
- 1970-01-22 GB GB3246/70A patent/GB1292355A/en not_active Expired
- 1970-01-23 JP JP45005784A patent/JPS5115388B1/ja active Pending
- 1970-02-02 FR FR7003447A patent/FR2033807A5/fr not_active Expired
- 1970-02-21 DE DE2008065A patent/DE2008065C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5115388B1 (de) | 1976-05-17 |
DE2008065B2 (de) | 1980-06-26 |
GB1292355A (en) | 1972-10-11 |
DE2008065A1 (de) | 1970-09-10 |
US3573758A (en) | 1971-04-06 |
FR2033807A5 (de) | 1970-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2008065C3 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
DE2460146B2 (de) | Bipolare Leseschaltung für integrierte Speichermatrix | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE2513165A1 (de) | Transistorspeicherelement und damit gebildeter integrierter speicher | |
DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
DE2031038B2 (de) | ||
DE2360378A1 (de) | Speicherzelle | |
DE2129166A1 (de) | Halbleiterspeicher | |
DE1258467B (de) | Magnetspeicher | |
DE2152706B2 (de) | Monolithischer integrierter halbleiterspeicher fuer binaere daten | |
DE2021414A1 (de) | Binaerspeicherschaltung | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE1774928B2 (de) | Lese- und schreibschaltung fuer einen matrixspeicher | |
DE1499744A1 (de) | Elektronisches Speicherelement | |
DE2140509B2 (de) | Leseverstärker | |
DE3004565A1 (de) | Integrierte digitale halbleiterschaltung | |
DE1499744C (de) | Elektronisches Speicherelement mit zwei Transistoren | |
DE2310626B2 (de) | Assoziativer Speicher | |
DE2024451C (de) | Leseverstärker-Schreibtreiberschaltung | |
DE2151173C3 (de) | Assoziatives Speicherelement | |
DE2622874C3 (de) | Speicherzelle | |
DE2230875C3 (de) | Mit großer Dichte integrierbarer Binärinformationsspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |