DE2460146B2 - Bipolare Leseschaltung für integrierte Speichermatrix - Google Patents

Description

Die Erfindung betrifft eine bipolare Leseschaltung für eine integrierte Speichermatrix, bei der ein das Lesesignal als Differenzspannung lieferndes Bitleitungspaar an die Steuereingänge eines Differentialverstärkers angeschlossen ist und die beiden Ausgänge des Differentialverstärkers symmetrisch ein als Verriegelungskreis dienendes, kreuzgekoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe angeschlossen ist

Moderne, insbesondere in der Computertechnik verwendete Speicheranordnungen sind in integrierter Halbleitertechnik hergestellt und bestehen aus einer Vielzahl von in bestimmter Weise organisierten Speicherzellen, die auf monolitischen Halbleiterchips in hoher Packungsdichte untergebracht sind.

In den meisten Fällen handelt es sich bei den einzelnen Speicherzellen um kreuzgekoppelte Flipflops, die durch ihre beiden möglichen stabilen Schaltzustände den jeweiligen binären Speicherinhalt, also die Information, bestimmen. Die Speicherzellen sind matrixförmig auf dem Halbleiterchip integriert, wobei das Einschreiso ben und Auslesen von Information, also der Zugriff zu den Speicherplätzen, über parallel verlaufende, mit den einzelnen Speicherzellen verbundene Spalten- und senkrecht dazu verlaufende Zeilenleitungen erfolgt.

Betrachtet man beispielsweise wortorganisierte Schreib/Lesespeicher, so sind für jede Speicherzelle in jeder Spalte jeweils zwei Bitleitungen und entsprechend in jeder Zeile eine Wortleitung vorgesehen. Beim Auslesen der gespeicherten Information, was hier angesprochen wird, wird durch geeignetes Ansteuern der Speichermatrix erreicht, daß eine oder mehrere bestimmte Speicherzellen ein ihre jeweilige Schaltlage kennzeichnendes Lesesignal abgeben. Im allgemeinen liefern die Speicheranordnungen das Lesesignal über jeweils ein Bitleitungspaar, das mit dem Knoten der betrachteten, aus kreuzgekoppelten Flipflops bestehenden Speicherzellen verbunden ist. Das Lesesignal besteht demnach aus einer kleinen Differenzspannung auf den beiden Bitleitungen eines Bitleitungspaares.

Dieses Lesesignal wird mit Hilfe eines Leseverstärkers abgefflhlt, verstärkt und an eine geeignete Auswerteschaltung weitergeleitet.

Es ist bereits eine große Anzahl von Lese- oder Abfühischaltungen für derartige Speichermatrizen bekannt Das im Einzelfall eingesetzte Schaltungssystem richtet sich natürlich nach dem benützten Speichertyp, dessen Organisation und der Art der eingesetzten Speicherzellen und ist den dort jeweils vorliegenden Bedingungen angepaßt ι ο

Bei integrierten Speichermatrizen, die das Lesesignal in Form einer Differenzspannung auf einem Bitleitungspaar liefern, werden bereits bevorzugt Leseverstärker benützt, die aus zwei ais Differentialverstärker geschalteten Transistoren bestehen. Die beiden Transistoren sind emittergekoppelt Die Basen der Transistoren sind mit den Bitleitungen verbunden, die zu der oder den Speicherzellen führen. An einem oder an beiden Kollektoren der beiden Transistoren wird das aus dem Lesesignal gewonnene Ausgangssignal abgenommen. Eine derartige Leseschaltung ist beispielsweise im »IBM Technical Discolure Bulletin« Vol. 10, Nr. 12, Mai 1968, Seiten 1998 und 1999 beschrieben. Im Prinzip entsprechende Leseschaltungen sind in großer Anzahl bekannt und beispielsweise auch bereits bei Ke. nspeichermatrizen verwendet worden, was beispielsweise der DE-PS 19 59 990 zu entnehmen ist

Bei integrierten Speicheranordnungen wird das in der mitintegrierten Leseschaltung gewonnene, verstärkte Lesesignal zum Ausgang des Halbleiterchips geliefert. Die weitere Verarbeitung des Signals erfolgt Ln außerhalb des Halbleiterchips gelegenen Speichersteuerschaltungen. In modernen Halbleiteranordnungen besteht nun die Forderung, das Lesesignal bereits auf dem Halbleiterchip über längere Zeit, beispielsweise mehrere Schreibzyklen zu speichern, da auf diese Weise eine beträchtliche Vereinfachung der notwendigen Steuerlogik erzielt werden kann. Zu diesem Zweck ist es deshalb bereits bekannt, an den Ausgang des Leseverstärkers eine diese Zwischenspeicherung bewirkende, ebenfalls auf den Halbleiterchip mitintegrierte Verriegelungsschaltung in Form eines Flipflops vorzusehen. Eine derartige Anordnung ist beispielsweise in der DE-OS 23 54 734 beschrieben.

Da die auf dem Halbleiterchip zwischengespeicherten Lesesignale zum Zwecke der Weiterverarbeitung zu einem bestimmten Zeitpunkt zu außerhalb des HaIbleiteichips liegenden Steuerschaltungen weiterzuleiten sind, ist es zweckmäßig, auf dem Chip geeignete, an den Verriegelungskreis anzuschließende Ausgangstreiberschaltungen vorzusehen. Diese Ausgangstreiberschaltungen haben die Aufgabe, Rückwirkungen der eine relativ große Last darstellenden und hier nicht näher zu beschreibenden Steuerschaltungen auf das Halbleiterchip zu verhindern und die Signalausgabe zu beschleuni- gen.

Die bisher bekannten Anordnungen zeigen zwar im Hinblick auf Integrierbarkeit, Schaltgeschwindigkeit, Leistungsverbrauch und Störanfälligkeit bereits gute Ergebnisse, den weiter steigenden Anforderungen hinsichtlich höherer Packungsdichte, geringerer Verlustleistung und höherer Schaltgeschwindigkeit sind sie jedoch in den meisten Fällen nicht mehr gewachsen. Es ist die der Erfindung zugrundeliegende Aufgabe, eine integrierbare, bipolare Leseschaltung anzugeben, bei der der als Leseverstärker dienende Differentialverstärker mit einer Verriegelungsschaltung und einer Ausgangstreiberstufe optimal kombiniert und auf einfache Weise verknüpft ist so daß ein Maximum an Arbeitsgeschwindigkeit bei gleichzeitig geringer Verlustleistung und geringer Störsignalanfälligkeit gewährleistet wird.

Gemäß der Erfindung wird diese Aufgabe für eine Leseschaltung, bei der ein das Lesesignal als Differenzspannung lieferndes Bitleitungspaar an die Steuereingänge eines Differentialverstärkers angeschlossen ist laid die beiden Ausgänge des Differentialverstärkers symmetrisch ein als Verriegelungskreis dienendes kreuzgekoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe angeschlossen ist dadurch gelöst daß der Differentialverstärker ein emittergekoppelter Stromschalter ist dessen beide im Kollektorkreis liegenden Lastelemente gleichzeitig die Lastelemente des flipflops bilden, und daß jedes Lastelement durch einen Rückkopplungskreis überbrückt ist dessen Leitzustand jeweils dem Leitzustand des zugehörigen Flipflop-Transistors entspricht und mit diesem gesteuert wird.

Eine zusätzlich im Sinne der Aufgabenstellung wirkende Ausgestaltung besteht darin, daß der ausgangsseitige Flipflop-Transistor zusammen mit einem weiteren Transistor ebenfalls einen emittergekoppelten Stromschalter bildet wobei der weitere Transistor vom Kollektorausgang dieses Flipflop-Transistors gesteuert ist

Eine vorteilhafte Maßnahme besteht weiterhin darin, daß in den Rückltopplungskreis zur Einstellung des Ansprechwertes des Flipflops ein Spannungsbegrenzungselement eingeschaltet ist.

Vorteilhafte Ausgestaltungen der Erfindung sind in Unteransprüchen niedergelegt.

Zusammengefaßt bietet die erfindungsgemäße Leseschaltung folgende Vorteile. Die spezielle Verknüpfung des als Verriegelungskreis dienenden Flipflops mit dem als Leseverstärker dienenden Stromschalter hat den Vorteil, daß durch die gemeinsamen Lastelemente ein optimales Leistungs-Geschwindigkeitsprodukt erzielt wird. Die symmetrische Ansteuerung des Flipflops erhöht die Ansprechempfindlichkeit und die Gleichtakt-Störunterdrückung der Leseschaltung. Während der Aktivierung des Flipflops über den Stromschalter wird durch den Rückkopplungskreis in Verbindung mit dem Begrenzungselement ein Abschalten beider Flipflop-Transistoren verhindert. Das Verknüpfen des ausgangsseitigen Flipflop-Transistors mit einem weiteren Transistor zu einem Stromschalter bewirkt daß trotz asymmetrischer Ansteuerung der Ausgangstreiberstufe das Flipflop durch die Ausgangsstufe nur minimal belastet wird. Das die Zwischenspeicherung übernehmende Flipflop kann somit als vollkommen symmetrisch angesehen werden, so daß eine optimale Stabilität und Arbeitsweise gewährleistet wird.

Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild der erfindungsgemäßen Leseschaltung,

F i g. 2 das Schaltbild eines erfindungsgemäßen Ausführungsbeispiels und

F i g. 3 den bei einer Leseoperation wesentlichen Spannungs-Zeitdiagramme.

Im Blockschaltbild der F i g. 1 ist lediglich ein Teil der auf einem Halbleiterchip angeordneten Speichermatrix, nämlich ein Bitleitungspaar mit einer daran angeschlossenen Speicherzelle, und die erfindungsgemäße Leseschaltung dargestellt. Der tatsächliche Aufbau der

einzelnen Speicherzellen und die Organisation des Speichers ist für die Funktion der erfindungsgemäßen Leseschaltung von untergeordneter Bedeutung. Es sei nur zur Vermeidung von Mißverständnissen darauf hingewiesen, daß ein die Zwischenspeicherung bewirkendes Flipflop von mehreren Leseverstärkern, also emittergekoppelten Stromschaltern, angesteuert werden kann und daß eine der Anzahl der Bits pro Wort entsprechende Anzahl von Flipflops vorgesehen ist.

Bei der Speicherzelle 1 handelt es sich beispielsweise um ein kreuzgekoppeltes Transistor-Flipflop. Die Basen der beiden Flipflop-Transistoren, d. h. also die beiden Zellknoten sind jeweils über Koppelelemente Di, D2 mit einer der beiden Bitleitungen £0 und B1 verbunden. Bei einer Leseoperation wird damit dem Bitleitungspaar ein von der jeweiligen Schaltiagc des Füpflop abhängiges Differenzsignal zugeführt. Der restliche Teil der in F i g. 1 dargestellten Schaltung betrifft die erfindungsgemäße Leseschaltung, über die das an dem Bitleitungspaar liegende Differenzsignal abgefühlt, 2η verstärkt in einem Verriegelungskreis zwischengespeichert und über eine nicht dargestellte Ausgangstreiberstufe zu außerhalb des Halbleiterchips liegenden Kontroll- bzw. Auswerteschaltungen weitergeleitet wird. Die gesamte Leseschaltung einschließlich der >> Ausgangstreiberstufe ist auf den die Speichermatrix enthaltenden Halbleiterchips mit integriert. Die Leseschaltung enthält zunächst einen Differentialverstärker 3, der, wie im einzelnen noch anhand der F i g. 2 zu beschreiben ist, aus einem emittergekoppeltem Strom- jo schalter besteht. Den beiden Steuereingängen dieses Differentialverstärkers wird das an dem Bitleitungspaar liegende Differenzsignal zugeführt. Dieses Differenzsignal besteht zunächst aus einer Differenzspannung und wird im Differentialverstärker 3 in ein entsprechendes Differenzstromsignal umgewandelt und über die beiden Ausgänge auf die Leseleitungen 51 und S 2 gegeben. Ein weiterer wesentlicher Bestandteil der Leseschaltung ist das als Verriegelungskreis dienende Flipflop 2. Dieses Flipflop hat die Aufgabe, das aus der Speicherzelle ausgelesene Signal zu speichern und zu einem gegebenen Zeitpunkt zur Ausgangstreiberstufe weiterzuleiten. Im betrachteten Beispiel handelt es sich um ein übliches kreuzgekoppeltes Transistorflipflop mit den beiden Flipflop-Transistoren T\ und Γ2, in deren Kollektorkreis Lastwiderstände R 1 und R 2 angeordnet sind. Die Leseleitung Sl ist über eine Schottky-Diode D1 mit dem Kollektor des Flipflop-Transistors T\ und damit mi; der Basis des Flipflop-Transistors TI verbunden, während die Leseleitung 52 über eine Schottky-Diode D2 mit dem Kollektor des Flipflop-Transistors 7"2 und damit der Basis des Flipflop-Transistors Ti verbunden ist Ein wesentliches Merkmal der erfindungsgemäßen Leseschaltung besteht nun darin, daß die beiden Lastwiderstände R 1 und R 2 gleichzeitig die Lastelemente des Differentialverstärkers 3 bilden. Ein weiteres wesentliches Merkmal stellen die beiden Rückkopplungskreise 5 und 6 dar, die jeweils den Lastwiderstand R1 bzw. R 2 überbrücken und mit ihrem Steuereingang St mit der Basis des zugeordneten eo Flipflop-Transistors Ti bzw. Γ2 verbunden sind Die prinzipielle, anhand der vollständigen Schaltung gemäß F i g. 3 noch im einzelnen zu beschreibenden Funktionsweise besteht nun darin, daß die bei einer Leseoperation auf den beiden Leseleitungen 51 und 52 gelieferten Differenzströme das Flipflop 2 steuern und dessen Schaltlage bestimmen. Das Flipflop wird also symmetrisch vom Differentialverstärker 3 angesteuert und besitzt mit ihm gemeinsame Lastwiderstände. Durch diese Kombination wird eine hohe Geschwindigkeit bei geringer Verlustleistung und geringer Störsignalanfälligkeit erreicht. Außerdem wird durch diese Kombination ein weiterer Differenzverstärker eingespannt, eine hohe Gleichtakt-Störsignalunterdriickung und ein automatischer Pegeltransfer erreicht. Die beiden Rückkopplungskreise 5 und 6 sind so gesteuert, daß sie jeweils den Lastwiderstand R1 bzw. R 2 leitend überbrücken, dessen Flipflop-Transistor leitend ist, während der jeweils andere Rückkopplungskreis nicht leitend ist. Bei einem Schaltvorgang des Flipflop 2 wird also gleichzei" tig der zum leitend werdenden Flipflop-Transistor gehörige Rückkopplungskreis in den leitenden Zustand umgeschaltet Nach der Umschaltung übernimmt der jeweils leitende Rückkcpplungskrcis den Lcsestrorn der zugehörigen Leseleitung 51 bzw. S 2. Diese Wirkungsweise gewährleistet aufgrund der Rückkopplungswirkung eine extrem hohe Schaltgeschwindigkeit des Flipflop 2. Außerdem bewirken die in das Flipflop 2 einintegrierten Rückkopplungskreise 5 und 6 eine stabile Arbeitsweise des stromgesteuerten Flipflops. Dies umsomehr, als die Eingangsspannung des Flipflops über die Rückkopplungskreise auf eine bestimmte Spannung eingestellt werden kann. Schließlich besteht ein weiteres wesentliches Merkmal der erfindungsgemäßen Leseschaltung darin, daß der ausgangsseitige Flipflop-Transistor 7"2 zusammen mit einem weiteren, in F i g. 1 nicht dargestellten Transistor einen Differentialverstärker 1 bildet, der wiederum nach Art eines emittergekoppelten Stromschalters aufgebaut ist. Aufgrund der Wirkungsweise eines emittergekoppelten Stromschalters ist also bei leitendem Flipflop-Transistor Γ2 der weitere Transistor gesperrt, während er bei gesperrtem Flipflop-Transistor T2 leitend ist. Ober diesen mit dem Flipflop 2 verkoppeltem Differentialverstärker 4 wird die Ausgangstreiberstufe angesteuert. Die Vorteile dieser Anordnung ergeben sich aus der folgenden Überlegung. Um eine einwandfreie Funktion des Flipflops auch bei kleinerer Verlustleistung sicherzustellen, sollte es symmetrisch angesteuert sowie ausgelesen werden. Die symmetrische Ansteuerung ist. wie bereits beschrieben, gegeben. Ein symmetrisches Auslesen würde normalerweise eine weitere Differentialverstärkerstufe erfordern, was eine erhöhte Verzögerung und eine zusätzliche Verlustleistung bedeuten würde. Die speziell aufgebaute Differentialverstärkerstufe 4, die in optimaler Weise mit dem Flipflop 2 verknüft ist sorgt aufgrund des Stromschalterprinzips dafür, daß das Flipflop durch die anzusteuernde Ausgangstreiberstufe nahezu nicht belastet wird und somit seine maximale Empfindlichkeit bezüglich des seinen beiden Eingängen zugeführten Steuersignals behält Die gesamte Schaltung arbeitet mit geringster Verzögerung bei kleiner Verlustleistung.

Im folgenden wird der Schaltungsaufbau und die Wirkungsweise anhand einer vollständig ausgeführten Schaltung, wie sie in Fi g. 2 dargestellt ist im einzelnen betrachtet Von der Speichermatrix ist lediglich das Bitleitungspaar BO, Bi dargestellt Dieses Bitleitungspaar führt das Lesesignal in Form einer Spannungsdifferenz zwischen beiden Leiseleitungen. Der eigentliche Leseverstärker besteht aus den Transistoren T5 und T6, deren Emitter miteinander verbunden und an eine Konstantstromquelle geführt sind. Diese Konstantstromquelle besteht im einfachsten Fall aus einem gemeinsamen Emitterwiderstand R 5, der bei den betrachteten Polaritäten an den negativen Pol einer

Betriebsspannungsquelle geführt ist. Die Basis des Transistors 7*5 ist an die Bitleitung SO und die Basis des Transistors 7*6 an die Bitleitung B1 gelegt. Die Kollektoren der beiden Transistoren sind mit den Leseleitungen 51 und 52 verbunden. Außerdem sind die beiden Kollektoren über Widerstände R 9 und R10 und einen gemeinsamen, als Diode D 3 geschalteten Transistor an den positiven Pol der Betriebsspannungsquelle gelegt, der in betrachtetem Ausführungsbeispiel Massepotential führt. Der auch unter dem Begriff Stromübernahmeschalter bekannte emittergekoppelte Stromschalter hat die Wirkungsweise, daß die Summe der über beide Kollektorausgänge fließenden Ströme in jedem Betriebsfall konstant ist. Beim vorgesehenen Einsatz führt aufgrund des über die Bitleitungen BQ und B1 zugeführten differentieüen Steuersignals entweder der Transistor 7*5 oder der Transistor T% diesen gesamten Strom. Über die Diode D 3 und die beiden Widerstände R9 und Λ10 wird die Spannung an den Kollektoren eingestellt

Das die Speicherung des Lesesignals übernehmende Flipflop enthält, wie bereits anhand des Blockschaltbildes in F i g. 1 beschrieben, die beiden Flipflop-Transistoren 7Ί und 7*2, deren Basen jeweils mit dem Kollektor des anderen Transistors verbunden sind. Als Lastelemente dienen die Widerstände Ri, RV und R 2 und RT!. In den Emitterkreisen der beiden Transistoren angeordnete Widerstände R 3 und R 4 dienen der Symmetrierung des Flipflops, wobei der im Emitterkreis des ausgangsseitigen Flipflop-Transistors 7*2 angeordnete Widerstand R A zur Bildung eines weiteren emittergekoppelten Stromschalters erforderlich ist Als Rückkopplungskreise dienen die beiden Transistoren Γ3 und 7*4. Dabei ist die Kollektor-Basisstrecke des Transistors 7*4 parallel zu den Lastwiderständen R 2, R 2' geschaltet, während die Kollektor-Basisstrecke des Transistors 7*3 parallel zu den Lastwiderständen R1, R Γ liegt Die Basis des Rückkopplungstransistors 7*3 ist mit der Basis des Flipflop-Transistors 7*1 verbunden. Entsprechend ist auch die Basis des Rückkopplungstransistors 7*4 an die Basis des Flipflop-Transistors T2 angeschlossen. Die Emitter der beiden Rückkopplungstransistoren 7*3 und 7*4 sind zusätzlich mit den zugeordneten Leseleitungen 51 und 52 verbunden. Durch diese Anordnung der beiden Rückkopplungstransistoren TZ und TA wird erreicht, daß der Leitzustand dieser Transistoren immer dem Leitzustand des zugeordneten Flipflop-Transistors entspricht und bei einem Schaltvorgang gleichzeitig umgeschaltet wird. Die Rückkopplungstransistoren lösen daher während des Umschaltens des Flipflops eine Rückkopplungswirkung aus, indem sie den Lastwiderstand des in den leitenden Zustand umzuschaltenden Flipflop-Transistors überbrücken. Auf diese Weise wird der Umschaltvorgang außerordentlich beschleunigt Nach dem Umschalten des Flipflops übernimmt der leitende Rückkopplungstransistor T3 bzw. TA den Lesestrom der zugeordneten Leseleitung 51 bzw. 52. Jede der beiden Leseleitungen 51, 52 ist über eine Schottky-Diode Dl, 2? 2 mit dem Kollektor des zugeordneten Flipflop-Transistors 7Ί, T2 verbunden. Durch diese Dioden läßt sich die Ansprechschwelle des Flipflops in geeigneter Weise einstellen.

Das Auslesen des Schaltzustandes des Flipflops über eine Ausgangstreiberstufe erfolgt nun unter Zwischenschaltung einer einem Differenzverstärker ähnlichen Schaltung, die durch Verknüpfung des ausgangsseitigen Flipflop-Transistors T2 mit einem weiteren Transistor Tl gebildet ist. Der Emitter des weiteren Transistors Tl ist mit dem Emitter des Flipflop-Transistors T2 verbunden, so daß der Widerstand R 4 als gemeinsamer Emitterwiderstand dient. Der Kollektor des Flipflop- Transistors T2 ist mit der Basis des weiteren Transistors Tl verbunden. Im Kollektorkreis des weiteren Transistors Tl liegen als Lastelemente die Widerstände R 6 und R 6'. Die beiden Transistoren 72 und Tl bilden demnach wiederum einen emittergekoppelten Strom-

to schalter, wobei durch die Kollektor-Basisverbindung der beiden Transistoren sichergestellt ist, daß der über den gemeinsamen Emitterwiderstand A4 gezogene konstante Strom entweder über den leitenden Flipflop-Transistor T2 oder über den weiteren Transistor Tl fließt. Diese Schaltungsanordnung bewirkt offensichtlich, daß eine an den Kollektorausgang des Transistors Tl angeschlossene Ausgangstreiberstufe nahezu keine Rückwirkung auf das Flipflop haben kann. Das heißt also, die Ausgangstreiberstufe belastet das Flipflop nicht. Damit ist die Symmetrie und eine extrem hohe Schaltgeschwindigkeit des Flipflop gewährleistet, obwohl zur Verminderung des Leistungsverbrauchs mit extrem kleinen Betriebs- und Steuerspannungen gearbeitet werden kann.

Als Ausgangstreiberstufe ist im betrachteten Ausführungsbeispiel ein in Emitterbasisschaltung betriebener Transistor T9 mit nachgeschalteter Emitterfolgestufe T9 vorgesehen. Dazu ist die Basis des Transistors 7*8 mit dem Kollektor des Transistors Tl verbunden. Am Kollektorwiderstand Rl des Transistors 7*8 liegt die Basis des die Emitterfolgestufe bildenden Transistors T9. Am Emitterwiderstand RS des Transistors T9 ist der Ausgang O der Leseschaltung, von dem aus das gewonnene Lesesignal zu außerhalb des Halbleiterchips liegenden Schaltungen weitergeleitet wird. In bekannter Weise dient der Transistor T8 der Verstärkung des Lesesignals während die Emitterfolgestufe mit Transistor T9 einen niederohmigen Ausgang gewährleistet Zur Vermeidung der Sättigung der beiden Flipflop- Transistoren Ti und T2, des weiteren Transistors Tl und des Transistors Γ8 sind zusätzliche Transistoren TlO bis Γ13 vorgesehen. Es ist jeweils der Emitter des sättigungsverhindernden Transistors mit dem Kollektor und der Kollektor mit der Basis des Transistors verbunden, dessen Sättigung verhindert werden soll. Die Basen der sättigungsverhindernden Transistoren sind an geeignete Steuerspannungen führende Schaltungsknoten geführt So ist die Basis des Transistors 7*10 am Flipflop-Transistor 7*1 mit dem gemeinsamen Verbindungspunkt der beiden Lastwiderstände R 2 und R 2' des anderen Flipflop-Transistors T2 verbunden. Entsprechend ist die Basis des Transistors 7*11 an die Lastwiderstände R1 und R Γ des Flipflop-Transistors Ti angeschlossen. Die Basis des Transistors Γ12 liegt ebenfalls am gemeinsamen Verbindungspunkt der beiden Widerstände R 2 und R 2'. Die Basis des Transistors T13 ist mit dem gemeinsamen Verbindungspunkt der Lastwiderstände R 6 und R 6' des Transistors Tl verbunden.

Zur Erläuterung der Wirkungsweise der Leseschaltung ist zusätzlich auf die Spannungs-Zeitdiagramme in Fig.3 zu verweisen. Ohne Berücksichtigung der absoluten Spannungshöhen sind in Fig.3 die Verläufe der Spannungen in wesentlichen Schaltungsknoten in Abhängigkeit von der Zeit aufgezeichnet Zunächst wird angenommen, das Flipflop sei so gesetzt, daß der Flipflop-Transistor Ti leitend und demzufolge der Flipflop-Transistor 7*2 gesperrt ist In diesem Schaltzu-

stand ist das Potential an der Bitleitung BO positiver als das an der Bitleitung Bi. Das bedeutet, daß der Transistor T5 leitend ist und der Lesestrom über die Leseleitung 51 und die den ebenfalls leitenden Rückkopplungstransistor T3 zum positiven Pol der Betriebsspannungsquelle, im betrachteten Beispiel also Masse, fließt. Die Transistoren 7*6, T4 und TS sind gesperrt. Der mit dem Flipflop-Transistor 7*2 einen Stromsschalter bildende Transistor Tl ist leitend, ebenso wie der die Emitterfolgestufe bildende Transistör T9. Das Potential Vl am Kollektor des Flipflop-Transistors TX ist damit negativer als das Potential V2 am Kollektor des Flipflop-Transistors T2. Am Ausgang O liegt bei leitendem Transistor 7*9 ein relativ positives Potential VO. Es wird nun ein Lesevorgang betrachtet, bei dem die Bitleitung B1 ein positiveres Potential annimmt als die Bitleitung BO. Das bedeutet, daß ein Schaltvorgang des Flipflops ausgelöst wird. Das positivere Signal an der Bitleitung B1 bewirkt an der Basis des Transistors T6, daß dieser Transistor den zuvor über den Transistor T5 fließenden Strom übernimmt und auf die Leseleitung 52 gibt. Der Beginn des Schaltvorganges ist in F i g. 3 durch den Zeitpunkt Null gekennzeichnet Das Potential V52 am Emitter des Transistors 7*4 wird, wie aus der Fig.3 zu ersehen, während etwa der ersten vier Nanosekunden zu negativeren Werten heruntergezogen. Über die Diode D 2 wird gleichzeitig das Potential V2 am Kollektor des zunächst noch gesperrten Flipflop-Transistors 7"2 abgesenkt Der gleiche Potentialverlauf ergibt sich durch die Kreuzkopplung auch an der Basis des zunächst noch leitenden Transistors Ti. Auf diese Weise bewirkt der Lesestrom in der Leseleitung 52, daß der Flipflop-Transistor Π in den gesperrten und der Flipflop-Transistor T2 in den leitenden Zustand übergeht. Das Potential Vl am Kollektor des Flipflop-Transistors Tl bzw. an der Basis des Flipflop-Transistors Γ2 steigt zu positiveren Werten, so daß auch die Basisspannung am Rückkopplungstransistor 7*4 steigt. Der Rückkopplungstransistor T4 wird damit leitend und bewirkt eine Rückkopplung auf die Leseleitung 52. Während des Umschaltens des Flipflops ist; der Spannungsverlauf auf der Leseleitung 52 zunächst negativ gerichtet um dann plötzlich wieder einen positiven Verlauf anzunehmen. Der Rückkopplungstransistor Γ4 wirkt demnach ähnlich wie ein Emitterfolger und übernimmt nach dem Umschalten des Flipflops den Lesestrom auf der Leseleitung 52. Der Rückkopplungstransistor 7*3 geht mit dem Flipflop-Transistor Ti in den gesperrter. Zustand über. Der leitende Flipflop-Transistor T2 bewirkt die Sperrung des Transistors TT. Damit wird der Transistor TS leitend und Basis und Emitter von Transistor T9 nehmen ein negatives Potential an, so daß am Ausgang O nunmehr das negativere Signal ansteht. Durch entsprechende Dimensionierung der Ströme durch die Transistoren Tl, T2 und Tl sowie der Widerstände R 3 und A4 liegen an den Emittern der Transistoren Tl und T2 gleiche Spannungspegel. Hierdurch wird die Symmetrie des Flipflops gewährleistet Wie bereits ausgeführt, verhindern die Transistoren TlO bis T13 eine Sättigung der zugeordneten Transistoren. Anstelle der Transistoren TlO bis T13 sind auch Schottky-Dioden einsetzbar. Die Dioden Di und D 2 dienen der Einstellung der Ansprechspannung des Flipflops. Für das Umschalten des Flipflops in den anfänglichen Schaltzustand ergeben sich entsprechende Arbeitsabläufe.

Hierzu 2 Blatt Zeichnungen

Claims (13)

Patentansprüche:

1. Bipolare Leseschaltung für integrierte Speichermatrix, bei der ein das Lesesignal als Differenzspannung lieferndes Bitleitungspaar an die Steuereingänge eines Differentialverstärkers angeschlossen ist und die beiden Ausgänge des Differentialverstärkers symmetrisch ein als Verriegelungskreis dienendes, kreuzgekoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe angeschlossen ist, dadurch gekennzeichnet, daß der Differentialverstärker (3) ein emittergekoppelter Stromschalter ist, dessen beide im Kollektorkreis liegenden Lastelemente (Ri, R2) gleichzeitig die Lasteleinente des Flipflops (2) bilden, und daß jedes l^astelement (R 1, R 2) durch einen Rückkoppiungskreis (5,6) überbrückt ist, dessen Leitzustand jeweils dem Leitzustand des zugehörigen Flipflop-Transistors (Ti, T2) entspricht und mit diesem gesteuert wird

2. Bipolare Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der ausgangsseitige Flipflop-Transistor (T2) zusammen mit einem weiteren Transistor (77) ebenfalls einen emittergekoppelten Stromschalter (4) bildet, wobei der v/eitere Transistor (T7) vom Kollektorausgang dieses Flipflop-Transistors gesteuert ist

3. Bipolare Leseschaltung nach Anspruch 2, dadurch gekennzeichnet, daß an den Kollektorausgang des weiteren Transistors (T7) eine Emitterbasisstufe (TS) mit nachgeschalteter Emitterfolgestufe (T9) als Ausgangstreiberstufe angeschlossen ist

4. Bipolare Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Rückkopplungskreis (5, 6) aus der Kollektor-Emitterstrecke eines Transistors (T3, 7*4) besteht, dessen Basis mit der Basis des zugehörigen Flipflop-Transistors (Ti, T2) verbunden ist

5. Bipolare Leseschaltung nach Anspruch 4, dadurch gekennzeichnet daß in den Rückkopplungskreis (S, 6) zur Einstellung des Ansprechwertes des Flipflops (2) ein Spannungsbegrenzungselement eingeschaltet ist

6. Bipolare Leseschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Spannungsbegrenzungselement eine Schottky-Diode (D 1, D 2) ist, die in die Verbindung zwischen Emitter des Rückkopplungstransistors (T3, 74) und Kollektor des zugehörigen Flipflop-Transistors (Ti, T2) eingefügt ist

7. Bipolare Leseschaltung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder Flipflop-Transistor (Ti, T2) mit einem sättigungsverhindernden Element verbunden ist

8. Bipolare Leseschaltung nach einem oder mehreren der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der weitere Transistor (T7) mit einem sättigungsverhindernden Element verbunden ist.

9. Bipolare Leseschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Emitterbasisstufe (TS) mit einem sättigungsverhindernden Element verbunden ist.

10. Bipolare Leseschaltung nach Anspruch 7, dadurch gekennzeichnet, daß als sättigungsverhinderndes Element ein Transistor (TiO, Γ11) dient, dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des jeweiligen Flipflop-Transi-

stors (Ti, T2) angeordnet und dessen Basis mit einem Abgriff des Lastelementes (Ri, R2) des jeweils anderen Flipflop-Transistors verbunden ist

11. Bipolare Leseschaltung nach Ansprüche, dadurch gekennzeichnet, daß als sättigungsverhinderndes Element ein Transistor (T 12) die&t, dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des weheren Transistors (T7) angeordnet und dessen Basis mit einem Abgriff des Lastelementes (R 2) des ausgangsseitigen Flipflop-Transistors (T2) verbunden ist

IZ Bipolare Leseschaltung nach Anspruch 9, dadurch gekennzeichnet daß als sättigungsverhinderndes Element ein Transistor (T 13) dient dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des Transistors (TS] der Emitterbasisstufe angeordnet und dessen Basis mit einem Abgriff am Lastelement (R 6, R 6') des weiteren Transistors (TT) verbunden ist

13. Bipolare Leseschaltung nach den Ansprüchen 7 bis 9, dadurch gekennzeichnet daß als sättigungsverhindemdes Element eine Schottky-Diode parallel zur Kollektor-Basisstrecke des jeweiligen Transistors angeordnet ist.