DE2429771A1

DE2429771A1 - Speichermatrix mit steuerbaren vierschichthalbleitern

Info

Publication number: DE2429771A1
Application number: DE2429771A
Authority: DE
Inventors: John Edwin Gersbach
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-06-25
Filing date: 1974-06-21
Publication date: 1975-01-23
Also published as: CA1031866A; JPS5330620B2; FR2234632A1; US3863229A; IT1012361B; JPS5023947A; GB1464122A; FR2234632B1

Description

Böblingen, den 18. Juni 1974 ru-fr/aa

Aninelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: FI 972 146

Speichermatrix mit steuerbaren Vierschichthalbleitern

Die Erfindung betrifft eine Speichermatrix mit steuerbaren Vierschichthalbleitern, die in Zeilen und Spalten angeordnet sind, wobei jeweils zwei kreuzgekoppelte Vierschichthalbleiter eine Speicherzelle bilden.

Die prinzipielle Wirkungsweise eines derartig steuerbaren Vierschichthalbleiters und seine Verwendung in Matrixspeichern elektronischer Rechenmaschinen ist in dem Artikel "Steuerbare Vierschichthalbleiter und ihre Verwendung als Binärspeicher" von Reinald Greiller in "Elektronische Rechenanlagen", Heft 6, Dez. 1965, Seiten 293-302 beschrieben. Diese Vierschichthalbleiter eignen sich besonders für die monolithische Technik, weshalb sie für die Herstellung von Speicherwerken elektronischer Rechenmaschinen besonders geeignet erscheinen. In dem genannten Artikel ist festgestellt worden, daß ein Binärspeicher einen Kreis zur Tastung, (Wechsel des Speicherinhalts von 0 auf 1) erfordert, weiterhin einen Kreis zur Löschung (Wechsel des Speicherinhalts von 1 nach 0) und einen Ausgangskreis zur Weitergabe der gespeicherten Information an nachfolgende Elemente des Speichers. Diese Kreise werden in diesem Artikel als Tasteingang, Löscheingang und Ausgang bezeichnet, an denen der Vierschichthalbleiter gezündet oder gelöscht werden kann, bzw. wo dem Vierschichthalbleiter

409884/0993

ein Impuls entnommen werden kann. In diesem Artikel wird weiterhin darauf hingewiesen, daß bei einem stromdurchflossenen Vierschichthalb leiter die drei Grenzschichten in Durchlaßrichtung gepolt und daher niederohmig sind. Des weiteren wird ausgeführt, daß der Vierschichthalbleiterspeicher in der angegebenen Schaltung den Nachteil hat, daß er eine Speicherzeit von 2,4 Mikrosekunden benötigt, bis die beiden Basisschichten von Ladungsträgern frei sind und das Element wieder Spannung übernehmen kann, woraus sich ergibt, daß das Einschreiben von Informationen relativ viel Zeit in Anspruch nimmt. Außerdem besitzt diese Schaltung den Nachteil, daß auch die Lesezeiten noch relativ lang sind, da die Ladungsträger von den Grenzschichten nur langsam abgeführt werden.

Um diesen Speicher zu verbessern, wurde durch die deutsche Offenlegungsschrift 1 537 181 eine Speicherzelle mit steuerbaren Vierschichthalbleitern für einen Matrixspeicher bekannt, die dadurch charakterisiert ist, daß das Einschreiben einer Information in die aus Vierschichthalbleitern aufgebauten Speicherzellen über eine mit den Eingangselektroden aller zu einer Gruppe gehörenden Vierschichthalbleitern verbundene Wortleitung und über Bitleitungen, die vorher, gleichzeitig oder danach mit Bitimpulsen bestimmter Größe aus.bekannten Treiberschaltungen gespeist werden, erfolgt und daß das Lesen von Informationen nur durch Beaufschlagung der genannten Wortleitungen mit Leseimpulsen erfolgt. Zwischen der Anode eines Vierschichthalbleiters und der Kathode desselben ist hier ein Spannungsteiler geschaltet, dessen Abgriff über eine Entkoppeldiode mit einer Steuerelektrode des Vierschichthalbleiters verbunden ist, wodurch die Spannung, bei der der Vierschichthalbleiter leitend wird, entsprechend der Dimensionierung des genannten Spannungsteilers wesentlich herabgesetzt wird. Die Vierschichthalbleiter sind insbesondere hier als Doppelemittervierschichtdioden ausgeführt. Zwischen der oberen Steuerelektrode und den mit der Wortleitung gekoppelten Emitter des Vierschichthalbleiters ist ein Widerstand geschaltet, der es ermöglicht, daß zum Leitendmachen des Vierschicht-

Fi 972 146 409884/099 3

- 3 halbleiters eine relativ niedrige Spannung benötigt wird.

Diese bekanntgewordenen Speicherzellen mit Vierschichthalbleitern haben jedoch insbesondere den Nachteil/ daß zur Aufrechterhaltung der gespeicherten Information und zum Einschreiben von neuen Informationen in den Speicher zu große Leistungen erforderlich sind, um die Integrationsdichte noch wesentlich herabdrücken zu können.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Speichermatrix mit Speicherzellen aus VierSchichthalbleitern für eine Speichermatrix zu schaffen, die mindestens aus einem Paar kreuzgekoppelter Vierschichthalbleiter bestehen und zur Aufrechterhaltung des Speicherzustands sowie zum Einschreiben äußerst geringe Ströme benötigen, so daß die Integrationsdichte auf einem Halbleiterplättchen gegenüber den bekannten Speichern wesentlich erhöht werden kann.

Die erfindungsgemäße Lösung dieser Aufgabe besteht insbesondere in den Kennzeichen der Ansprüche 1 und 2.

Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben.

Ks zeigen:

Fig. 1 eine Speichermatrix mit Vierschichthalbleiter-¹ Speicherzellen und

Fig. 2 ein Schaltbild einer Speicherzelle mit Vierschichthalbleitern.

Die in Fig. 1 gezeigte Organisation einer Speichermatrix 10 enthält über Reihen und Spalten ansteuerbare Speicherzellen 15. Jede Speicherzelle hat nach außen vier Verbindungspunkte, bei der der Verbindungspunkt 16 mit einer Spannungsquelle über die Wortleitung 17 in Verbindung steht, die Verbindungspunkte BO und B1

Fi 972 146 409884/099 3

die Verbindungen der Zelle, insbesondere der Tor- bzw. Steuerelektroden mit den Bitleitungen darstellen und der Verbindungspunkt 18 jeder Zelle mit einer gemeinsamen Leitung 13 verbunden ist.

Die Bitleitungen sind über Bitauswahltreiberwiderstände RBO und RB1 mit Treibern, die nicht dargestellt sind, über die Anschlußpunkte 11 verbunden. Wie bereits ausgeführt, sind die Verbindungspunkte 18 jeder Speicherzelle 15 mit einer gemeinsamen Leitung, die hier als Wortleitung 13 fungiert, verbunden. An diese Wortleitung 13 ist ein Worttreiber 12 angeschlossen, der die Wortleitung 13 in einer nachfolgend beschriebenen Art und Weise negativ pulst. Außerdem sind die Bitleitungen der Speichermatrix mit Abfühlverstärkern und Bittreibern 15 in bekannter Art und Weise verbunden. Eine Speicherzelle wird durch Pulsen der betreffenden Bitauswahlleitungen durch eine Stromquelle an den Verbindungspunkten 11 ausgewählt und außerdem durch Pulsen der Wortleitung 13 durch den entsprechenden Worttreiber 12. Insbesondere soll hier als erfindungswesentlich erklärt werden, daß die obere gemeinsame Leitung 17 der Speicherzellen 15 über eine einzige Impedanz, im vorliegenden Fall einem Widerstand RWT, mit einer Stromquelle, hier dargestellt durch die Bezeichnung +V, verbunden ist.

Wie bereits ausgeführt, bestehen die Zellen 15 aus PNPN-HaIbleitern, die vier Anschlußpunkte aufweisen. Wie nun aus Fig. 2 zu ersehen ist, besteht jede Speicherzelle aus zwei Vierschichthalbleitern, die jeder aus zwei komplementären Transistoren bestehen. Die Transistoren T1 und T3 bilden dabei den einen PNPN-Vierschichthalbleiter und die beiden Transistoren T2 und T4 den anderen Vierschichthalbleiter der Speicherzelle. Die Transistoren T1 und T2 sind dabei vom NPN-Typ, während die Transistoren T3 und T4 vom PNP-Typ sind. In der in Fig. 2 gezeigten Schaltung sind der Kollektor des Transistors T3 mit dem Kollektor des Transistors T2 und der Kollektor des Transistors T4 mit dem Kollektor des Transistors T1 verbunden. Die Verbindung

Fi 972 146 A0988A/0993

der Kollektoren T4 und T1 ist am Punkt NO gekennzeichnet und die Verbindung von T2 und T3 am Punkt N1. Die Emitter der Transistoren T1 und T2 sind mit der Wortleitung 13 verbünden, während die Emitter T3 und T4 mit einer zweiten Impedanz verbunden sind, in diesem Beispiel mit dem Widerstand R1, der die Emitter über den Verbindungspunkt 16 mit der Leitung 17 verbindet.

Mit dem für die beiden die Speicherzelle bildenden Vierschichthalbleiter gemeinsamen Verbindungspunkt 18 ist einmal über die Wortleitung 13 eine Stromquelle 12, die an der anderen Seite an Masse liegt, und zum anderen ein widerstand RWB, der mit seinem anderen Anschlußpunkt ebenfalls an Masse liegt, verbunden, um die entsprechenden Spannungspegel an die Emitter der Transistoren T1 und T2 zu bringen.

Um eine Speicherzelle auszulesen und eine neue Information über eine bereits gespeicherte einzuschreiben, sind Tor- bzw. Steuermittel bei den Punkten NO und N1 vorhanden und außerdem an die Toranschlußpunkte BO und B1 gelegt. Wie aus Fig. 2 zu ersehen ist, bestehen die Tor- bzw. Steuermittel aus den Dioden D1 und D2, die insbesondere zur Vereinfachung der Fertigung als Schottky-Dioden ausgeführt sein können. Um eine Sättigung zu verhindern und den Strom über die Transistoren T1 und T2 zu begrenzen, wird die Basiskollektorverbindung dieser Transistoren auf einer bestimmten Spannung festgehalten. Die Schottky-Dioden D3 und D4 bewirken dies in der vorliegenden Schaltung für die Kollektorbasisverbindung der Transistoren T2 und T1 bzw. für die Basiskollektorverbindung der Transistoren T4 und T3.

Zum Lesen des gespeicherten Inhalts einer Speicherzelle werden zuerst die Bitabfühlleitungen 0 und 1 durch einen positiven Impuls, der kleiner als die Spannung +V ist, z.B. 1,3 V, gepulst. Es wird angenommen, daß die Spannung bei +V in der Größenordnung von 2,5 V liegt. Der entsprechend zugeordnete Worttreiber 12 wird dann negativ gepulst, wodurch die Spannung von der Leitung 17 zu der auf der Wortleitung 13 angehoben wird. Ange-

Fi 972 146 409884/0993

nommen, die Transistoren T1 und T3 sind leitend, dann bewirkt das negative Pulsen auf der Wortleitung durch den Worttreiber 12 eine Erhöhung der Leitfähigkeit dieser Transistoren. Eine Erhöhung verursacht letztendlich ein Absinken der Spannung am Kollektor des Transistors T1, wodurch die Spannung über den Widerstand RBO abfällt und die Spannung am Steuer- bzw. Toranschluß BO absinkt. Der positive Impuls an der Anode der Diode D2 verursacht eine Erhöhung der Kollektorspannung des Transistors T2 (welcher ausgeschaltet ist) und deshalb eine Erhöhung der Basisspannung des Transistors T1, was eine Erhöhung der Leitfähigkeit des Transistors T1 bewirkt. Weil nun über die Diode D2 ein kleinerer Strom als über die Diode D1 fließt, fließt auch ein kleinerer Strom über den Widerstand RB1 und deshalb ist die Spannung am Tor- bzw. Steueranschlußpunkt B1 höher als am Steuer- bzw. Toranschlußpunkt BO. Der Abfühlverstärker 14 wird deshalb die Differenzspannung zwischen den Steuer- bzw. Toranschlußpunkten B1 und BO anzeigen, was bedeutet, daß sich die Speicherzelle in einem speichernden Zustand befindet.

Das Schreiben einer einzelnen Zelle 15 erfolgt wie folgt:

Es sei angenommen, daß die Transistoren T1 und T3 leitend sind und es erwünscht ist, die Differentialspannung über den Anschlußpunkten B1 und BO zu wechseln. Zuerst wird der Bittreiber 14 den Anschlußpunkt B1 auf 0 Volt festhalten. Weil die Anode der Diode D2 auf 0 Volt liegt, wird deshalb kein Strom über diese Diode fließen. Die Bitleitungen werden dann, wie beschrieben, gepulst, und zwar mit einer Spannung kleiner +V und gleichzeitig werden die Wortleitungen mit negativen Impulsen beaufschlagt. Der Stromfluß durch die Diode D1 bewirkt, daß die Spannung an der Basis des Transistors T2 angehoben wird und die Basis des Transistors T3 ihr Potential erhöht. Wenn der Transistor T2 unterhalb der Kollektorspannung leitend zu werden beginnt, verursacht dies, daß die Spannung an der Basis des Transistors mehr negativ wird, wodurch der Transistor T4 leitend und der Transistor T1 nichtleitend wird. Die Kollektorspannung vom

_{FI 972} ·,₄₆ 409884/0993

Transistor Tl wird dadurch angehoben und die Basis des Transistors T3 wird mehr positiv, wodurch der Transistor T3 in den ausgeschalteten Zustand übergeht.

Mit den kreuzgekoppelten Vierschichthalbleitern, die eine bistabile Speicherzelle bilden, ist es möglich, die gespeicherten Daten aufrechtzuerhalten, ohne an die unterste Grenze der im Ruhezustand anliegenden Speisespannung irgendwelche Begrenzungen setzen zu müssen. Dies trifft inbesondere auf eine Unterschreitung der Spannung zu, da die obige Schaltung auch dann noch ihre Information gespeichert behält, wenn quasi kein Strom der Speicherzelle zugeführt wird.

Bedingt durch die kleinen Ströme innerhalb der Zelle kann eine sehr hohe Integrationsdichte erreicht werden, weil die abzuführende Wärme der Verlustleistung sehr klein ist. Ein weiterer Vorteil dieser Zelle besteht darin, daß die Niederfrequenzwege, nämlich die Transistoren T3 und T4, parallel mit dem Verzögerungsweg durch die Speicherzelle laufen,. so daß die Leistungsfähigkeit der Zelle dadurch nicht verringert wird. Außerdem dienen die besagten Transistoren T3 und T4 gleichzeitig als Ladequellen für die Transistoren T1 und T2.

Bei den bisher bekanntgewordenen Strukturen und Organisationen der Speicher mit Vierschichthalbleitern wurde der Widerstand R1 direkt an +V gelegt, wodurch es sehr schwierig war, über Dioden Daten in die Zelle einzuschreiben. Wenn z.B. Daten in die Zelle eingeschrieben werden sollen, die Transistoren T1 und T3 leitend sind und es erforderlich ist, die Zelle umzuschalten, dann muß der Strom, der über die Diode D1 fließt, über den Strom des Kollektors des Transistors T1 liegen, bevor der Transistor T2 eingeschaltet werden kann. Der Kollektorstrom des Transistors Tt wird bestimmt durch die Spannung an der Leitung 17.. Wenn eine große Anzahl von Zeilen an einer Reihe liegt, dann sind alle halbselektierten Zellen an einer konstanten Spannung zwischen der Leitung 17 und der Wortleitung 13. Der Strom im Transistor

pi 972 146 409884/0993

T1 ist deshalb äußerst genau definiert und sehr klein. Die Spannung von der Leitung 17 zur Wortleitung 13 wird mehr durch das Festhalten aller anderen an der Wortleitung hängenden Zellen bestimmt als durch die selektierte Zelle.

Wenn jede Zelle von einer positiven Spannungsquelle gepulst würde, dann würde dies ein Absinken der Spannung auf der Wortleitung bedeuten, wodurch der Worttreiber eingeschaltet würde und der Strom sich über den Transistoren T1 und T3 sehr wesentlich erhöhen würde, so daß das Einschreiben in die Zelle äußerst schwierig würde. Deshalb ist es unbedingt erforderlich, daß ein gemeinsamer Widerstand RWT vorhanden ist, der den Spannungspegel für die Leitung 17 festlegt. Wenn kein gemeinsamer Widerstand RWT vorhanden wäre, dann würde der Widerstand R1 durch die Anzahl der Zellen in der Reihe mal dem Wert von RWT bestimmt. Bei der gezeigten Technik könnte sowohl der Widerstand R1 relativ klein sein als auch der Widerstand RWT (beide in etwa 2 Kiloohm) . Angenommen, es sind in einer Reihe 64 Zellen vorhanden und es wäre kein gemeinsamer Widerstand RWT vorhanden, dann würde sich der Widerstandswert vom Widerstand R1 auf 64 χ 2 KOhm =128 KOhm belaufen, wodurch es fast unmöglich wird, einen derartigen Widerstand in eine einzelne Zelle unterzubringen, ohne daß die Speicherzelle überhitzt wird. Wenn wiederum der Widerstand R1 einen sehr niederen Wert hätte, dann könnte der Widerstand in der Zelle selbst plaziert werden, und zwar mit sehr wenig Leistungsaufnahme und Wärmeentwicklung. Auch dadurch ist eine hohe Integrationsdichte zu erreichen.

Der Widerstand R1 ist erforderlich, um zu garantieren, daß der Strom zwischen den Zellen an einer Wortleitung richtig aufgeteilt wird. Eine sehr wichtige Funktion des Widerstands R1 besteht darin - in Speicherzellen mit Vierschichthalbleitern zeigt der eingeschaltete Vierschichthalbleiter, nämlich hier die Transistoren T1 und T3, eine Charakteristik, die einen negativen Widerstand über einen relativ großen Spannungsbereich darstellt diesen negativen Widerstand zu eliminieren. Dies hat zur Folge,

Fi 972 146 409884/0 99 3

daß beim Absinken der Spannung sich der Strom erhöht, so daß bei irgendeinem stabilen Betriebspunkt eine Zelle den gesamten verfügbaren Strom in einer Reihe aufnimmt, so daß alle anderen an diese Reihe angeschlossenen Zellen nur noch einen sehr kleinen oder gar keinen Strom haben. Mit anderen Worten, der Widerstand R1 hat die Aufgabe, den negativen Widerstand des Vierschichthalbleiters zu eliminieren. Der Widerstand von der Wortleitung 13 zur Masse, der mit RWB bezeichnet ist und für jede Speicherzellenreihe im Speicher vorhanden ist, dient zur Begrenzung des Stromes für den Ruhezustand, während die Spannung sich auf einem relativ hohen Level befindet, so daß, wenn der Worttreiber in irgendeiner Reihe nicht eingeschaltet ist, aber die Bitauswahl vorliegt, die Zellen durch einen Worttreiber nicht so beeinflußt werden, daß der Speicherzustand zerstört wird, wenn die zugehörigen Bitleitungen selektiert werden. Ein typischer Wert des Widerstands RWB liegt bei etwa 2 KOhm. Durch diese Spei- -cherzellenorganisatxon aus kreuzgekoppelten Vierschichthalbleitern wird ein extrem niedriger Strom im Ruhezustand erreicht, der Zugriffsweg über die ausgewählten Zellen liegt parallel zu den niederfrequenten Teilen (hier den Transistoren T3 und T4), so daß sich daraus eine äußerst schnelle Zugriffszeit ergibt. Die Schreibfähigkeit wird durch den gemeinsamen Widerstand RWT erhöht und ebenfalls durch das Eliminieren der negativen Widerstandseigenschaften durch den Widerstand R1, so daß sich daraus ein Optimum für eine Speicherorganisation in integrierter Technik ergibt.

971 146 409,88 A/0993

Claims

PATENTANSPRÜCHE

Speichermatrix mit über Bit- und Wortleitungen steuerbaren Vierschichthalbleitern, die in Zeilen und Spalten angeordnet sind, wobei jeweils zwei kreuzgekoppelte Vierschichthalbleiter eine Speicherzelle bilden, dadurch gekennzeichnet, daß die Speicherzellen (15) einen Widerstand (R1) zum Eliminieren der negativen Widerstandscharakteristik aufweisen und daß damit je eine Leitung (16) verbunden ist, daß diese Leitungen (16) mit einer gemeinsamen Leitung (17) verbunden sind, die über eine einzige Impedanz (RWT) mit einer Spannungs- bzw. Stromquelle (+V) verbunden ist, daß eine Wort-Leitung (13) über eine Leitung (18) mit Emittern (e) der die Speicherzellen bildenden Transistoren (T1 und T2) verbunden ist, die von einer Stromquelle (12) gespeist wird und am anderen Ende mit einem Widerstand (RWB) zur Masse verbunden ist, und daß zwischen den Kollektoren (c) der genannten Transistoren (T1 und T2) und den Anschlußpunkten (BO und B1) für die Bitleitungen Tor- bzw. Steuermittel (D) angeordnet sind.
2. Speichermatrix nach Anspruch 1, dadurch gekennzeichnet, daß ein Vierschichthalbleiter einer Speicherzelle (15) aus jeweils inversen Transistoren (z.B. T1 und T3 bzw. T2 und T4) gebildet wird und daß als Tor- bzw. Steuermittel

(D) Schottky-Dioden (D1 und D2) angeordnet sind.
3. Speichermatrix nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß an die Anschlußpunkte (BO und B1) die Bit-Abfühlleitungen für die binären Informationen 0 und 1 angeschlossen sind, die zum Lesen einen positiven Impuls, der kleiner als die Spannung +V ist, erhalten und daß die entsprechenden zugeordneten Worttreiber (12) negative Impulse auf die Wortleitungen (13) und damit auf

146 409884/0 99 3

die Emitter (e) der Transistoren (T1 und 2) einer Speicherzelle (15) geben.
4. Speichermatrix nach Anspruch 1, dadurch gekennzeichnet, daß für die Speicherzellen eines Wortes in der Halbleiterstruktur ein gemeinsamer Widerstand (RWT) außerhalb
der Speicherzelle angeordnet ist.

Fi 972 146 409884/0993