DE2303409A1 - Monolithisch integrierbare speicheranordnung - Google Patents

Monolithisch integrierbare speicheranordnung

Info

Publication number
DE2303409A1
DE2303409A1 DE2303409A DE2303409A DE2303409A1 DE 2303409 A1 DE2303409 A1 DE 2303409A1 DE 2303409 A DE2303409 A DE 2303409A DE 2303409 A DE2303409 A DE 2303409A DE 2303409 A1 DE2303409 A1 DE 2303409A1
Authority
DE
Germany
Prior art keywords
bistable
arrangement according
voltage
resistor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2303409A
Other languages
English (en)
Other versions
DE2303409C2 (de
Inventor
Evan Ezra Davidson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2303409A1 publication Critical patent/DE2303409A1/de
Application granted granted Critical
Publication of DE2303409C2 publication Critical patent/DE2303409C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

Böblingen, den 18. Januar 19 73 gg-sn
Änmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuannteldung Aktenzeichen der Änmelderin: FI 971 108
Monolithisch integrierbare Speicheranordnung
Die Erfindung betrifft eine monolithisch integrierbare Speicheranordnung mit in den Kreuzungspunkten der Ansteuerungsleitungen angeordneten Speicherzellen, die einen bistabilen, durch entgegengesetzt gepolte Spannungen an den zugeordneten Ansteuerungsleitungen in zwei Zustände unterschiedlichen Widerstandswertes umschaltbaren Widerstand enthalten.
Bistabile Widerstände in monolithischen Speicheranordnungen sind deswegen von Interesse, weil sie in der Lage sind, die einzelnen Schaltzustände dauernd aufrechtzuerhalten. Sie weisen einen Zustand hohen und einen Zustand niedrigen Widerstandes auf und sind durch Anlegen elektrischer Spannungen entgegengesetzter Polaritäten in diese beiden Schaltzustände umschaltbar. Derartige bistabile Widerstände sind bereits in mehreren Ausführungen bekannt. Es sei hier beispielsweise auf die in den US-Patentschriften 3 241 009 und 3 46 7 9 45 beschriebenen Widerstandselemente verwiesen. Weiterhin ist aus dem US-Patent 3 336 514 ein aus einer Schichtung aus Metall-rJiobiumoxyd-Wismut oder Antimon bestehende Widerstand bekannt. Es sind auch bereits bistabile Widerstände vorgeschlagen worden, die aus materialverschiedenen Halbleiterübergängen bestehen.
Schließlich ist auf die als Ovonic-Elemente bezeichneten bistabilen Widerstände zu verweisen, die beispielsweise aus der
309844/1023
Zeitschrift Electronics, September 28, 19 70, Seite 56 bekannt sind.
Sämtliche der genannten bistabilen Widerstände weisen die in Fig. 3 dargestellte Strom-Spannungskennlinie auf. Die Widerstände können zwei bestimmte Widerstandszustände einnehmen, nämlich einen Zustand relativ hohen Widerstandes, wie er durch Linie gekennzeichnet ist, und einen Zustand relativ niedrigen Widerstandes, wie er durch Linie 31 in Fig. 3 wiedergegeben ist. Befindet sich das bistabile Widerstandselement im Zustand hohen Widerstandes, so kann es, wie durch die gestrichelte Linie 32 angedeutet ist, durch Anlegen einer über einer Schwellspannung V liegenden .positiven Spannung in den Zustand niedrigen Widerstandes umgeschaltet werden. Beim Umschalten vom niedrigen in den Zustand des hohen Widerstandes muß eine über einem Schwellwert V liegende negative Spannung angelegt werden.
Beim Einsatz derartiger bistabiler Widerstände in monolithischen Speicheranordnungen, die sich noch im Entwicklungszustand befinden, ist in erster Linie darauf zu achten, daß die Speicherfähigkeit erhalten bleibt, daß kurze Schreib- und Lesezeiten erreicht werden und daß übereinstimmende Schaltschwellen eingehalten werden können. Im Hinblick auf die zunehmende Speicherdichte monolithischer Speieheranordnungen ergibt sich auch die Notwendigkeit einer minimalen Verlustleistung.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine Speicheranordnung mit derartigen bistabilen Widerständen als Speicherzellen anzugeben, die kurze Schreib- und Lesezeiten aufweisen, übereinstimmende Schaltschwellwerte gewährleisten, in konventioneller Planartechnik integrierbar sind und mit einer minimalen Verlustleistung, behaftet sind.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß jede Speicherzelle eine die beiden jeweils zugeordneten Ansteuerungsleitungen verbindende Reihenschaltung des bistabilen und eines
FI 971 108 309844/1023
festen Widerstandes und einen Transistor enthalten, dessen Steuereingang mit dem gemeinsamen Verbindungspunkt der Reihenschaltung, dessen eine Elektrode mit einer Spannungsquelle und dessen andere, den Ausgang bildende Elektrode mit einem Leseverstärker verbunden ist.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten, bevorzugten Ausführungsbeispiels näher beschrieben. Es zeigen:
Fig. 1 das Schaltbild eines Teils einer erfindungsge
mäßen Speichermatrix mit vier Speicherzellen,
Fig. 2 eine Schnittansicht einer planaren monolithisch
integrierten Speicheranordnung, aus der hervorgeht, wie bistabile, schaltbare Widerstände mit konventionellen integrierten Schaltungselementen, wie Transistoren oder Widerständen, integriert werden können, um die aus der Fig. 1 ersichtlichen, erfindungsgemäßen Speicherzellen zu verwirklichen,
Fig. 3 eine Strom-Spannungskennlinie, aus der die zwei
Widerstandszustände bekannter, erfindungsgemäß verwendbarer bistabiler Widerstände zu ersehen sind, und
Fig. 4 ein Impuls-Zeitdiagramm, das die Funktion der er
findungsgemäßen Speicherzellen bei typischen Schreib- und Leseoperationen wiedergibt.
Die im Ausschnitt in Fig. 1 dargestellte Speichermatrix enthält in bekannter Weise eine Mehrzahl von Wortleitungen W,, W~ und eine Mehrzahl von die Wortleitungen kreuzenden Bitleitungen B , B«. An jede Wortleitung ist eine steuerbare Spannungsquelle V 1 und V angeschlossen. Diese Spannungsquelle wird in bekannter Weise durch
!,! 971 108 309RAA/1023
Adressiereinrichtungen gesteuert. Jeder vertikalen Spalte der Speicherzellen ist eine Datenleitung D , D zugeordnet. An jede dieser Datenleitungen ist eine zweite steuerbare Spannungsquelle Vdl' Vd2 an'3esc^i^ossent die ebenfalls über nicht dargestellte Adressiereinrichtungen aktiviert wird. Jede im Kreuzungspunkt einer Wort- und einer Bitleitung gebildete Speicherzelle enthält einen Spannungsteiler 10, der sich aus der Reihenschaltung eines veränderlichen, schaltbaren bistabilen Widerstandes 11 und eines festen Widerstandes 12 zusammensetzt. Der eine Anschluß der Reihenschaltung liegt an der Wortleitung, beispielsweise an der Wortleitung D„, während der andere Anschluß mit der Datenleitung, beispielsweise der Datenleitung D^ verbunden ist. Der gemeinsame Verbindungspunkt der beiden Widerstände 11 und 12 ist an die Basis 14 eines Transistors 15 geführt. Der Kollektor 16 dieses Transistors liegt an einer festen Spannungsquelle V , während der Emitter 17 mit der zugeordneten Bitleitung B oder B„ verbunden ist. Jede Bitleitung ist über einen Widerstand außerdem nach Masse geführt. Die Spannung (V,-) an jeder Bitleitung wird über einen angeschlossenen Leseverstärker 19 abgefühlt.
Als variable Widerstände 11 sind beispielsweise die in der Beschreibungseinleitung zum Stand der Technik genannten Widerstandselemente verwendbar, die, wie aus der Strom-Spannungskennlinie gemäß Fig. 3 zu ersehen ist, einen Zustand hohen und einen Zustand niedrigen Widerstandes einnehmen zu können.
Die Wirkungsweise der erfindungsgemäßen Speicheranordnung sei im folgenden für eine Speicherzelle 20 anhand einer Schreib- und einer Leseoperation beschrieben. Es sei zunächst angenommen, der schaltbare Widerstand 11 befinde sich im Zustand hohen Widerstandes, der durch die Linie 3O in Fig. 3 gekennzeichnet ist und der anzeigt, daß in der Speicherzelle 20 eine binäre 0 gespeichert ist. Wie aus Fig. 4 zu ersehen ist, wird beim Einschreiben einer binären 1 in die Speicherzelle 2O die Spannung der Spannungsquelle V, „, die normalerweise 0 Volt beträgt, auf 1,5 Volt angehoben. Gleichzeitig wird die im Normalzustand ebenfalls 0 Volt betragende
FI 971 108 309844/1023
Spannung der Spannungsquelle V^2 auf -1 Volt abgesenkt. Durch diese Maßnahmen erhält man einen der Serienschaltung der beiden Widerstände 11 und 2 einen Spannungsabfall von 2,5 Volt. Am schaltbaren Widerstand 11 tritt zwischen den Knoten 13 und 21 ein Spannungsabfall von über 2 Volt auf. Da die Schaltspannung V = 2 Volt ist, (Fig. 3), schaltet der Widerstand 11 vom Zustand hohen Widerstandes (Linie 30) in den Zustand niedrigen Widerstandes (Linie 31) um, was durch Linie 32 in Fig. 3 angedeutet ist. Der Zustand niedrigen Widerstandes entspricht der Speicherung einer binären 1.
Beim Einschreiben einer binären O in die Speicherzelle 20 wird von der Spannungsquelle V 2 eine Spannung von -1 Volt und von der Spannungsquelle V^2 eine Spannung von +1 Volt an die Reihenschaltung der beiden Widerstände 11 und 12 angelegt, so daß ein Spannungsabfall von 2 Volt auftritt. Das bedeutet aber, daß am schaltbaren Widerstand 11 eine Spannung von über 1,5 Volt entgegengesetzter Polarität abfällt. Da die Schaltspannung V für das Umschalten des Widerstandes 11 vom Zustand niedrigen Widerstandes· in den Zustand hohen Widerstandes 1,5 Volt beträgt, wird der Widerstand in den Zustand hohen Widerstandes (Linie 30) umgeschaltet, was durch die Linie 33 in Fig. 3 angedeutet ist. Der Zustand hohen Widerstandes ist der binären 0 zugeordnet.
Es sei nunmehr das Auslesen einer Speicherzelle 20 näher betrachtet. Dabei wird von der Spannungsquelle V „ ein Leseimpuls von 1,5 Volt geliefert. Da die Datenleitung D2 auf Massepotential bleibt, beträgt der Spannungsabfall an der Reihenschaltung der Widerstände 11 und 12 etwa 1,5 Volt. Die Werte der beiden Widerstände sind so abgestimmt, daß am gemeinsamen Verbindungspunkt eine Spannung ansteht, die ausweist, den Transistor 15 dann in den leitenden Zustand umzuschalten, wenn sich der schaltbare Widerstand 11 im Zustand geringen Widerstandes befindet. Dabei wird die Spannung V, ~ auf der Bitleitung B auf O,6 Volt angehoben, was eine binäre 1 kennzeichnet. Befindet sich dagegen der schaltbare Widerstand 11 im Zustand hohen Widerstandes, so bleibt der
FI 971 108 309844/1023
Transistor 15 gesperrt und die Spannung V, „ hält sich auf einem unteren Pegel, was einer binären O entspricht.
In Abhängigkeit von den Parametern des festen und des schaltbaren Widerstandes hat es sich gezeigt, daß es in vielen Fällen von Vorteil ist, den festen Widerstand 12 dadurch mit einem richtungsabhängigen Schaltelement zu überbrücken, daß der gemeinsame Verbindungspunkt 13 über eine Diode 40 mit der Spannungsquelle V-, verbunden wird. Dies ist in Fig. 1 gestrichelt dargestellt. Die Diode 40 ist während einer Leseoperation gesperrt, so daß sie keinen Einfluß auf die Spannungsteilung hat. Während einer Schreiboperation jedoch ist die Diode 40 während der Zufuhr der positiven Spannung von der Spannungsquelle V, dann leitend, wenn eine binäre 0 eingeschrieben wird. Dieses Hilfsmittel ist zweckmäßig, da der für die Lesebedingung ausgelegte feste Widerstand bei einer Umschaltung von 1 nach 0 eine relativ hohe Spannung erforderlich macht. Befindet sich der bistabile Wider-
stand im Schaltzustand entsprechend einer binären 1, so kann der Spannungsabfall am festen Widerstand 12 im Vergleich zu dem am niederohmigen bistabilen Widerstand 11 relativ groß sein. Das bedeutet aber, daß die Spannungsquellen V „ und V,, relativ hohe Spannungen liefern müssen, um am bistabilen Widerstand 11 die für das Umschalten in den Zustand hohen Widerstandes erforderliche hohe Spannung zu gewährleisten. Aus Verlustleistungs- bzw. Erwärmuhgsgründen kann es aber wünschenswert sein, hohe Spannungen zu vermeiden. Aus diesem Grunde kann die Diode 14 in der beschriebenen Weise eingesetzt werden, um bei einer Schreiboperation für eine binäre 0 den festen Widerstand 11 zu überbrücken und so die Umschaltung des bistabilen Widerstandes zu erleichtern.
Anhand der Fig. 2 wird gezeigt, wie die erfindungsgemäße Speicherzelle in einer integrierten Schaltung verwirklicht werden kann. Die Fig. 2 zeigt in teilweise gebrochener Darstellung die monolithische Struktur der Speicherzelle im Querschnitt. Die Struktur besteht aus einem planaren Substrat, das sich aus drei aufeinanderfolgenden Zonen zusammensetzt, nämlich einer P -Zone 44, einer
30984W 1023
N -Zone 22 und einer P-Zone 23. Die elektrischen Isolationszonen 24, die beispielsweise aus Siliciumdioxyd bestehen, ergeben die erforderliche Isolation der Zelle. Eine N -Zone 22, die als Kollektor 16 des Transistors 15 (Fig. 1) dient, kann als gemeinsame Kollektorzone für eine Vielzahl von Speicherzellen und damit als gemeinsame Zuleitung zu der Spannungsquelle V verwendet werden.
+ c
Die N -Zone 25 dient als Emitter 17, während die P-Zone 23 zwischen den W -Zonen 22 und 25 die Basis des Transistors darstellt. Auf das Substrat sind zwei Isolationsschichten 26 und 27 aus Siliciumdioxyd aufgebracht. Der den bistabilen Widerstand 11 bildende Teil besteht aus der Schichtfolge mit einer Antimonschicht 28, einer Niobiumoxydschicht 29 und einer Niobiumschicht 34. Dieser bistabile Widerstand kann in der im US-Patent 3 336 514 beschriebenen Weise hergestellt werden. Die Spannungsquelle V, kontaktiert einen Teil der P-Zone 23 über metallische Kontakte 35 und 36. Dieser Teil der P-Zone 23 zwischen der diffundierten "N -Zone 37 und der N -Zone 22 stellt einen P inch-Wide rs tand dar, der die Funktion des festen Widerstandes 12 übernimmt. Der, gemeinsame Verbindungspunkt 13 der beiden Widerstände 11 und 12 kann also an der in der Struktur nach Fig. 2 mit 13 bezeichneten Stelle liegend angenommen werden. Der Emitter 25 ist mit Hilfe von Kontakten 38 und 39 mit der Bitleitung verbunden. Die Antimonschicht 28 wird gleichzeitig als Wortleitung verwendet. In der Struktur nach Fig. 2 ist die Hilfsdiode 40 nach Fig. 1 eingefügt. Diese Diode entsteht am Übergang zwischen der N -Zone 37 und der P-Zone 23. Die Überbrückung des Widerstandes 12 durch die Diode 40 verläuft damit von der Spannungsquelle V, über die Kontakte 35 und 36, über die Zone 23, den Halbleiterübergang 41, die Zone 37 und über die Kontakte 42 und 43 zurück zum gemeinsamen Verbindungspunkt
Es sei bemerkt, daß der Transistor 15 eine ausreichend hohe Verstärkung aufweisen sollte, so daß die gespeicherten Daten direkt auf die Bitleitungen B„ gegeben werden können, von der sie dann direkt ohne zusätzliche Zwischenverstärkung auf den Leseverstärker 19 gegeben werden können. Auf diese Weise erhält man eine relativ hohe Lesegeschwindigkeit. Der Transistor bietet den zu-
Fi 971 108 30984WI023
sätzlichen Vorteil, daß die Basis 14 auch bei leitendem Transistor 15 in bezug auf den gemeinsamen Verbindungspunkt 13 einen hohen Widerstand darstellt und daß damit der leitende Transistor 15 keinen Einfluß auf den aus der Reihenschaltung der Widerstände 11 und 12 bestehenden Spannungsteiler ausübt.
pi 971 108 3098Λ4/1023

Claims (8)

  1. PATENTANSPRÜCHE
    Monolithisch integrierbare Speicheranordnung mit in den Kreuzungspunkten der Ansteuerungsleitungen angeordneten Speicherzellen, die einen bistabilen, durch entgegengesetzt gepolte Spannungen an den zugeordneten Ansteuerungsleitungen in zwei Zustände unterschiedlichen Widerstandswertes umschaltbaren Widerstand enthalten, dadurch gekennzeichnet, daß jede Speicherzelle eine die beiden jeweils zugeordneten Ansteuerungsleitungen (B, V, ) verbindende Reihenschaltung des bistabilen (11) und eines festen Widerstandes (12) und einen Transistor (15) enthalten, dessen Steuereingang (14) mit dem gemeinsamen Verbindungspunkt (13) der Reihenschaltung, dessen eine Elektrode (16) mit einer Spannungsquelle (V ) und dessen andere, den Ausgang bildende Elektrode (17) mit einem Leseverstärker (19) verbunden ist.
  2. 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die an die beiden Ansteuerungsleitungen angeschlossenen Spannungsquellen bei einer Schreiboperation entweder zwei erste, entgegengesetzt gepolte Spannungen zur Umschaltung in den ersten, oder zwei zweite, entgegengesetzt gepolte Spannungen zur Umschaltung in den zweiten Zustand abgeben und daß bei einer Leseoperation die eine Spannungsquelle eine dritte Spannung abgibt, die aufgrund des Spannungsteilerverhältnisses der Reihenschaltung den an sich gesperrten Transistor nur im einen Zustand des bistabilen Widerstandes in den leitenden Zustand umschaltet.
  3. 3. Speicheranordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der bistabile Widerstand aus einem materialverschiedenen Halbleiterübergang mit einer ersten Zone eines ersten Halbleitermateriales und eines ersten Leitungstyps und einer zweiten Zone eines zweiten, eine hohe Störstellendichte aufweisenden Materials des zweiten
    FI 971 108 309844/1023
    - 10 Leitungstyps besteht.
  4. 4. Speicheranordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der bistabile Widerstand aus einer Schichtstruktur mit einem Niobium-Kontakt, einer Niobiumoxyd-Isolationsschicht und einem weiteren Metallkontakt besteht.
  5. 5. Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Metallkontakt aus Antimon besteht.
  6. 6. Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Metallkontakt aus Wismut besteht.
  7. 7. Speicheranordnung nach den Ansprüchen 2 bis 6, dadurch gekennzeichnet, daß zum festen Widerstand ein richtungsabhängiges Element parallel geschaltet ist, das nur beim Umschalten in den einen Zustand durchlässig ist.
  8. 8. Speicheranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das richtungsabhängige Element eine Diode ist.
    309844/1023
    FI 971 108
    Leerseite
DE2303409A 1972-04-18 1973-01-24 Monolithisch integrierbare Speicheranordnung Expired DE2303409C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24522172A 1972-04-18 1972-04-18

Publications (2)

Publication Number Publication Date
DE2303409A1 true DE2303409A1 (de) 1973-10-31
DE2303409C2 DE2303409C2 (de) 1982-12-02

Family

ID=22925789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2303409A Expired DE2303409C2 (de) 1972-04-18 1973-01-24 Monolithisch integrierbare Speicheranordnung

Country Status (5)

Country Link
US (1) US3761896A (de)
JP (1) JPS561717B2 (de)
DE (1) DE2303409C2 (de)
FR (1) FR2180688B1 (de)
GB (1) GB1419834A (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846768A (en) * 1972-12-29 1974-11-05 Ibm Fixed threshold variable threshold storage device for use in a semiconductor storage array
GB1469814A (en) * 1973-04-26 1977-04-06 Energy Conversion Devices Inc Solid state electronic device and circuit therefor
US4142112A (en) * 1977-05-06 1979-02-27 Sperry Rand Corporation Single active element controlled-inversion semiconductor storage cell devices and storage matrices employing same
US4180866A (en) * 1977-08-01 1979-12-25 Burroughs Corporation Single transistor memory cell employing an amorphous semiconductor threshold device
US4235501A (en) * 1979-03-20 1980-11-25 Bell Telephone Laboratories, Incorporated Connector
US4431305A (en) * 1981-07-30 1984-02-14 International Business Machines Corporation High density DC stable memory cell
DE3277665D1 (en) * 1981-08-07 1987-12-17 British Petroleum Co Plc Non-volatile electrically programmable memory device
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
JPH05283118A (ja) * 1992-03-28 1993-10-29 Nippon Seiki Co Ltd 電気接続装置
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US8134140B2 (en) * 2000-02-11 2012-03-13 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US8218350B2 (en) 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
US7385219B2 (en) 2000-02-11 2008-06-10 A{umlaut over (x)}on Technologies Corporation Optimized solid electrolyte for programmable metallization cell devices and structures
US6456525B1 (en) 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US7362604B2 (en) * 2005-07-11 2008-04-22 Sandisk 3D Llc Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7542337B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Apparatus for reading a multi-level passive element memory cell array
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
US20100092656A1 (en) * 2008-10-10 2010-04-15 Axon Technologies Corporation Printable ionic structure and method of formation
US8233309B2 (en) * 2009-10-26 2012-07-31 Sandisk 3D Llc Non-volatile memory array architecture incorporating 1T-1R near 4F2 memory cell
CN102136835B (zh) * 2010-01-22 2013-06-05 清华大学 温控开关、其应用方法及使用该温控开关的报警系统
CN102136836B (zh) * 2010-01-22 2013-02-13 清华大学 压控开关、其应用方法及使用该压控开关的报警系统
WO2019019920A1 (en) * 2017-07-26 2019-01-31 The Hong Kong University Of Science And Technology FIELD EFFECT / HYBRID MEMORY TRANSISTOR MEMORY CELL AND ITS INFORMATION CODING SCHEME

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3241009A (en) * 1961-11-06 1966-03-15 Bell Telephone Labor Inc Multiple resistance semiconductor elements
US3336514A (en) * 1965-03-29 1967-08-15 Gen Electric Bistable metal-niobium oxide-bismuth thin film devices
US3467945A (en) * 1966-03-08 1969-09-16 Itt Electrically controlled matrix

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3206730A (en) * 1961-06-13 1965-09-14 Nippon Electric Co Tunnel diode memory device
US3201764A (en) * 1961-11-30 1965-08-17 Carlyle V Parker Light controlled electronic matrix switch
US3363240A (en) * 1964-06-22 1968-01-09 Burroughs Corp Solid state electron emissive memory and display apparatus and method
US3488636A (en) * 1966-08-22 1970-01-06 Fairchild Camera Instr Co Optically programmable read only memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3241009A (en) * 1961-11-06 1966-03-15 Bell Telephone Labor Inc Multiple resistance semiconductor elements
US3336514A (en) * 1965-03-29 1967-08-15 Gen Electric Bistable metal-niobium oxide-bismuth thin film devices
US3467945A (en) * 1966-03-08 1969-09-16 Itt Electrically controlled matrix

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics, 28.9.70, Seiten 56, 60 *
Elektronik, 1962, Seiten 376 bis 378 *
Elektronik-Informatioum, 1970, Heft 12, Seiten 20/21 *

Also Published As

Publication number Publication date
DE2303409C2 (de) 1982-12-02
FR2180688A1 (de) 1973-11-30
JPS561717B2 (de) 1981-01-14
FR2180688B1 (de) 1976-05-21
US3761896A (en) 1973-09-25
GB1419834A (en) 1975-12-31
JPS4918433A (de) 1974-02-18

Similar Documents

Publication Publication Date Title
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE3037315C2 (de)
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2458848C2 (de) Speicheranordnung
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE2017642B2 (de) Programmierbarer Festwertspeicher
DE1499843A1 (de) Speicherzelle
DE1774459B2 (de)
DE2049658A1 (de) Elektronisches Speicherelement
DE2332643C2 (de) Datenspeichervorrichtung
DE10032271A1 (de) MRAM-Anordnung
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE2513165A1 (de) Transistorspeicherelement und damit gebildeter integrierter speicher
DE2318550C3 (de) Speicheranordnung
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE1524892B1 (de) Halbleiterspeicherzelle mit kreuzgekoppelten Multie mittertransistoren
DE2152109C3 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE1764241A1 (de) Monolithische elektrische Schaltung
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2055232A1 (de) Integrierte Halbleiterschaltung zur Speicherung einer Binarzahl

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee