DE1774459B2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Speicherzelle mit ^r>^r> einem Feldeffekttransistor, der mindestens zwei stabile Zustände annehmen kann, die gespeicherte Datenbits darstellen, und mit Detektoreinrichtungen zur Feststellung eines bestimmten Zustandes des Feldeffekttransistors, wobei diese Detektoreinrichtungen eine Vorspanbo nungsquelle zum Anlegen einer Vorspannung an die Anoden-Kathodenstrecke des Feldeffekttransistors sowie eine Meßeinrichtung zur Messung des durch die Kathoden-Anodenstrecke fließenden Stromes einschließen und wobei das Einschreiben eines Datenbits h^rj durch Anlegen einer derartigen Spannung an die Gitterelektrode des Feldeffekttransistors erreicht wird, daß dieser einen entsprechenden Leitfähigkeitszustand annimmt.

Die Verwendung binärer Speicherzellen für nichtlöschendes Lesen in Digitalrechnern ist bekannt Im allgemeinen soll eine Speicherzelle eine kleine Größe aufweisen, während der Lese- und Schreiboperationen eine geringe Leistung benötigen, und ferner nur minimale Schnittstellenschaltungen (Interface-Schaltungen) zwischen der Speicherzelle selbst und dem übrigen Digitalrechner erforderlich machen. Es wurden bereits in dieser Richtung große Fortschritte erzielt; insbesondere aber im Hinblick auf die Entwicklung der Mikroschaltungen und deren Herstellungstechniken beim Bau von Digitalrechnern sind noch viele Forderungen unerfüllt Das Bestreben geht nunmehr dahin, einen Digitalrechner zu bauen, der vollständig aus Mikroschaltungen besteht, wobei für jedes Rechnerbauteil einschließlich der Speicherbauteile im wesentlichen die gleichen Grundschaltungselemente und Herstellungsverfahren verwendet werden sollen.

Eine weitere Forderung, die an derartige S;5eicherzellen gestellt wird, ist ein möglichst geringer oder kein Betriebsleistungsverbrauch während der Zeiten, während der keine Schreib- oder Lesevorgänge erfolgen. Auf diese Weise soll sogar ein Abschalten der Betriebsleistung des Speichers zumindest für eine gewisse Zeit möglich sein.

Es ist bereits eine Speicherzelle bekannt (IBM-Technical Disclosure Bulletin, Vol. 9, Nr. 5, Oktober 1966, Seiten 553 bis 554) die zwei Feldeffekttransistoren sowie einen bipolaren Transistor aufweist. Hierbei ist der Kollektor des bipolaren Transistors mit der Gitterelektrode des ersten Feldeffekttransistors verbunden, dessen Anodenelektrode mit der Basiselektrode des bipolaren Transistors und über die Anoden-Kathodenstrecke des dritten Transistors mit einer Bit-Leseleitung verbunden ist. Die Kathodenelektrode des ersten Feldeffekttransistors ist direkt mit der Betriebsspannung verbunden, während die Kollektorelektrode des bipolaren Transistors über einen Arbeitswiderstand mit dieser positiven Spannungsquelle verbunden ist. Die Gitterelektrode des zweiten Feldeffekttransistors ist mit einer Wort-Adressierleitung verbunden und die Emitterelektrode des bipolaren Transistors ist mit Erdpotential verbunden. Diese Speicherzelle weist zwei mögliche stabile Zustände auf, wobei bei einem dieser stabilen Zustände keine Betriebsleistung verbraucht wird. Ein Abschalten der Betriebsspannung führt jedoch zum Verlust der gespeicherten Information, was einerseits aus Sicherheitsgründen und andererseits aus Gründen der Betriebsleistungsersparnis unerwünscht ist.

Es ist weiterhin eine Speicherzelle der eingangs genannten Art bekannt (franz. Patentschrift 14 52 389), bei der der Feldeffektransistor ein ferroelek'.risches Substrat-Plättchen aufweist, auf dessen einer Fläche eine Gitterelektrode angeordnet ist, während auf der anderen Fläche eine Schicht aus Bandlückenmaterial angeordnet ist, in der ein Feldeffektkanal mit Kathoden- und Anodenelektroden ausgebildet ist. Zur Speicherung wird hierbei die nichtlineare Polarisierbarkeit des ferroelektrischen Substrates ausgenutzt, wobei diese Polarisation zwei Sättigungszustände in Abhängigkeit von einer Schreibspannung annehmen kann, die zwischen der Gitterelektrode und der mit Erde verbundenen Kathodenelektrode des Feldeffektelementes angelegt wird. In Abhängigkeit von der Polarisation des ferroelektrischen Substrates weist dieser Feldeffekttransistor zwischen seinen Kathoden- und Anodenelektroden zwei Leitfähigkeitszustände auf, die durch Anlegen einer Lesespannung an diese Elektroden und durch Messen des resultierenden Kathoden-Anodenstrotnes ermittelt werden können. Diese bekannte Speicherzelle weif* den Nachteil auf, daß sie nicht mit den üblichen Herstellungsverfahren zur Herstellung integrierter Schaltungen hergestellt werden kann, so daß die zugehörigen Schnittstelleneinrichtungen auf einem gesonderten Substrat ausgebildet werden müssen und weiterhin kann diese Speicherzelle

ιυ lediglich zwei stabile Zustände annehmen, was in vielen Fällen nicht ausreichend ist Andererseits ermöglicht diese bekannte Speicherzelle jedoch eine Speicherung von Informationen über eine gewisse Zeit ohne Anlegen oder Vorhandensein einer Betriebsspannung.

Der Erfindung liegt die Aufgabe zugrunde, eine Speicherzelle der eingangs genannten Art zu schaffen, bei der gespeicherte Informationen bei Abschalten der Betriebsspannung zumindest über eine längere Zeit erhalten bleiben und die unter Verwendung üblicher

jo Herstellungsverfahren für integrierte Schaltungen auf dem gleichen Substrat ausgebildet werden kann, wie weitere für die Schnittstellenschaltungen erforderliche

Halbleiterbauelemente. Diese Aufgabe wird, ausgehend von einer Speicher-

2> zelle der eingangs genannten Art, erfindungsgemäß dadurch gelöst, daß der Feldeffekttransistor auf einem Substrat ausgebildete Kathoden-Anoden und Gittereiektroden sowie eine Anzahl von unterschiedlichen Leitfähigkeitsschwellwerten aufweist, die durch AnIe gen von Spannungsimpulsen oberhalb einer bestimmten Amplitude zwischen der Gitterelektrode und dem Substrat veränderbar sind und daß zum Auslesen der gespeicherten Datenbits eine Lesespannung zwischen der Gitterelektrode und dem Substrat angelegt wird, die

J5 unterhalb der bestimmten Amplitude liegt

Die erfindungsgemäße Speicherzelle erhält die gespeicherten Informationen selbst nach Abschalten der Betriebsspannung über einen längeren Zeitraum aufrecht und weiterhin kann der Feldeffekttransistor

«> der Speicherzelle unter Verwendung üblicher Herstellungsverfahren und Technologien hergestellt werden, wie sie auch für die übrigen Schnittstelleneinrichtungen und anderen Schaltelementen einer Speicher- und Rechnerschaltung benötigt werden. Die erfindungsge mäße Speicherzelle ermöglicht nicht nur die Speiche rung von zwei Binärwerten sondern auch die Speicherung einer Vielzahl von Analoginformationen in Form von unterschiedlichen Leitfähigkeitsschwellwerten, so daß auch Analog-Speicheranwendungen möglich sind.

Das Lesen der in der Speicherzelle gespeicherten Information erfolgt löschungsfrei, so daß keine zusätzlichen Schaltungseinrichtungen zum Wiedereinschreiben des Speicherinhaltes in die Speicherzelle erforderlich sind.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels noch näher erläutert. In der Zeichnung zeigt

Fig. la und Ib zusammen ein Schaltbild einer Ausführungsform des Speichers mit vier Speicherzellen (Ansciilußleitungen a, 6und c).

Der in den Fig. la und Ib dargestellte wortorgani-

f>5 sierte Speicher weist vier Speicherzellen 7,26,40,41 für die Speicherung von zwei Worten von Binärdaten auf, wobei jedes Wort aus zwei Bit besteht Jede Speicherzelle weist einen Feldeffekttransistor 1,2,3 und

4 mit veränderlichem Leitfähigkeitsschwellwert (siehe Fig. la) auf. Der veränderliche Leitfähigkeitsschwellwert ist durch die Pfeilspitze am Gitterelektrodensymbol dieser Feldeffekttransistoren angedeutet. Das Substrat dieser Feldeffekttransistoren ist geerdet. Jede Speicherzelle 7, 26, 40, 41 weist weiterhin zwei Transistoren mit festem Leitfähigkeitsschwellwert auf, und zwar beispielsweise die Transistoren 5 und 6 für die Speicherzelle 7, d. h. für diejenige Speicherzelle, die für das Bit 1 des Wortes 1 vorgesehen ist. Die völlig äquivalenten Speicherzellen 26, 40 und 41 sind für das Bit 2 des Wortes 1 bzw. für die Bits 1 und 2 des Wortes 2 vorgesehen.

Die Kathodenelcktrode (oder Source-Elektrode) des Feldeffekttransistors 1 mit veränderlichem Leitfähigkeitsschwellwert ist mit Erde verbunden. Die Anodenelektrode (oder Drain-Elektrode) des Transistors 1 ist über eine Leitung 8 mit einer Leseschaltung 9 (Fi g. la) verbunden, die an Ausgangsklemmen 10 ein Signal erzeugt, das den durch einen vorgegebenen Leitfähigkeitsschwellwert dargestellten Binärzustand der Speicherzelle 7 bzw. 40 in einer noch zu beschreibenden Art und Weise anzeigt

Die Leseschaltung 9 weist drei Transistoren 11, 12 und 13 mit festem Leitfähigkeitsschwellwert auf. Die Transistoren 11 und 13 sind durch direkte Verbindung der Gitterelektroden mit den entsprechenden Kathodenelektroden als Widerstände geschaltet Statt der üblichen Widerstände werden Feldeffekttransistoren verwendet, um einen Speicher zu erhalten, der vollständig aus solchen Bauelementen besteht, die mit den gleichen Mikroschaltungs- Herstellungstechniken hergestellt werden können, die für die Speicherelemente erforderlich sind. Die Gitter-(oder Gate-) und Kathodenelektroden der Transistoren 11 und 13 sind mit einer Lesespannungsquelle 14 verbunden, die ein niedriges negatives Potential liefert. Die Anoden- und Kathodenelektroden der Transistoren 12 und 13 sind mit den Ausgangsklemmen 10 verbunden. Die Kathodenelektrode des Transistors 12 ist geerdet. Die Gitterelektrode des Transistors 12 ist ebenso wie die Anodenelektrode des Transistors 11 mit der Leitung 8 verbunden.

In der Speicherzelle 7 sind die Kathoden- und Anodenelektroden der Transistoren 5 und 6 mit festem Leitfähigkeitsschwellwert in Serienschaltung zwischen einer Schreib-Steuerleitung 15 und Erde geschaltet Die Gitterelektrode des Transistors 1 mit veränderlichem Leitfähigkeitsschwellwert liegt zwischen der Kathodenbzw. Anodenelektrode der Transistoren 5 bzw. 6. Die Gitterelektrode des Transistors 6 ist mit der Anodenelektrode des Transistors 1 verbunden. Die Gitterelektrode des Transistors 5 ist über eine Leitung 16 mit einer Adressierschaltung 17 (F i g. 1 b) verbunden.

Die Betriebsweise der Adressierschaltung 17 ist durch die jeweils gewünschte Lese- oder Schreibbetriebsart des Speichers bestimmt Bei dem wortorganisierten Speicher des beschriebenen Ausführungsbeispiels wird zu einem bestimmten Zeitpunkt ein Wort entweder in den gesamten Speicher eingeschrieben oder aus diesem ausgelesen. Deshalb sind mehrere Lese-Schreibschalter — wie beispielsweise der Schalter 18 — miteinander gekoppelt, so daß sie gleichzeitig betätigt werden. Der Schalter 18 ist in seiner dargestellten Stellung auf die Lese-Betriebsart eingestellt Die Adressierschaltung 17 weist einen Transistor 19 auf, dessen Anoden- und Gitterelektrode miteinander verbunden sind, so daß er als Widerstand wirkt Dieser Transistor verbindet eine Leitung 16 mit einer Spannungsquelle 20, die ein niedriges negatives Potential liefert. Die Leitung 16 ist weiterhin mit der Kathodenelektrode eines Transistors 21 mit festem Leitfähigkeitsschwellwert verbunden, dessen Anodenelektrode über den Schalter 18 entweder an Erde oder an einer Spannungsquelle 22 für eine höhere positive Spannung liegt (bei der letzteren Schaltstellung wird diese Elektrode tatsächlich zur Kathodenelektrode). Die Gitterelektrode des Transi stors 21 ist über einen Wählschalter 23 mit einer Einschalt-Impulsquelle 24 oder mit einer Ausschalt-Impulsquelle 25 verbindbar. Die Einschalt-Spannungsquel-Ie 24 erzeugt ein Signal zum Sⁿerren des Transistors 21 so daß dieser unabhängig von der Stellung des Schalters

i^r) 18 nichtleitend ist Die Sperrung des Transistors 21 ermöglicht es, daß der Transistor 5 der Speicherzelle 7 entweder in einer Lese- oder Schreibbetriebsart leitet, was im folgenden beschrieben wird, und zwar auf Grund der durch die Spannungsquelle 20 erzeugten und über den Transistor 19 und die Leitung 16 an die Torelektrode des Transistors 5 angelegten negativen Vorspannung mit niedrigem Potential. Die Einschalt-Spannungsquelle 24 der Adressierschaltung 17 ist mit Adressierimpuls »EIN« bezeichnet um die Steuerwir kung auf den Transistor 5 anzudeuten. In ähnlicher Weise ist die Ausschalt-Spannungsquelle 25 mit Adressierimpuls »AUS;? bezeichnet, um die entgegengesetzte Steuerwirkung auf den Transistor 5 anzudeuten, weil die Ausschalt-Spannungsquelle 25 die Gitter-

jii elektrode des Transistors 21 derart vorspannt, daß er leitend wird, und zwar unabhängig von der Stellung des Schalters 18.

Während die Sperrung des Transistors 21 immer eine hinreichende Bedienung ist um das Leiten des Transistors 5 zu bewirken, ist das Leiten des Transistors 21 als solches nicht immer ausreichend, um den Transistor dann wieder auszuschalten, wenn der Leseoder Schreibvorgang beendet und der Schalter 23 mit der Ausschali-Spannungsquelle 25 verbunden ist. Für das Abschalten des Transistors 5 ist ein hohes positives Potential von der Spannungsquelle 22 erforderlich, wenn die Speicherzelle in der Schreibbetriebsart arbeitet, obwohl nach der Lesebetriebsart das Erdpotential ausreicht Entsprechend verbindet der Schalter 18 den Transistor 21 der eine hohe positive Spannung liefernden Spannungsquelle 22, wenn sich der Schalter in der Schreibbetriebsart befindet, während der Transistor 21 mit Erdpotential verbunden wird, wenn sich der Schalter 18 in der Lesebetriebsart befindet Diese Spannungsquellen können jedoch erst dann eine Wirkung auf den Transistor 5 ausüben, wenn der Schalter 23 an die Ausschalt-Spannungsquelle angeschaltet ist Die Speicherzelle 7 ist für die Lesebetriebsart vorbereitet wenn sich die beiden Schalter 23 und 18 in den dargestellten Stellungen befinden; die Speicherzelle 7 ist für die Schreibbetriebsart dann vorbereitet wenn sich der Schalter 23 in der gezeigten Stellung und der Schalter 18 in der zur gezeigten Stellung entgegengesetzten Stellung befindet Wenn sich der Schalter 23 in einer zur dargestellten Stellung entgegengesetzten Stellung befindet, so ist die Speicherzelle 7 nicht mehr anadressiert Es sei darauf hingewiesen, daß die Speicherzelle 26 parallel zur Speicherzelle 7 liegt und auch durch die Schaltung 17 in der gleichen Weise ausgewählt wird, wie dies für die Speicherzelle 7 beschrieben wurde, so daß die Bits 1 und 2 des Wortes 1 zur gleichen Zeit anadressiert werden. Die Transistoren 1, 2, 3 und 4 mit veränderlichem

Leitfähigkeitsschwellwert werden vorzugsweise durch Anwendung des Verfahrens hergestellt, das in der deutschen Offenlegungsschrift 15 21503 oder der deutschen Offenlegungsschrift 16 14 540 beschrieben ist. Die Transistoren mit festem Leitfähigkeitsschwellwert, wie beispielsweise die Transistoren 5 und 6 der Speicherzelle 7 können beispielsweise durch ein Verfahren hergestellt werden, wie es in der deutschen Offenlegungsschrift 17 69 396 beschrieben ist. Die Transistoren mit veränderlichem Leitfähigkeitsschwellwert weisen ein Siliziumplättchen auf, in welches die Kathoden- und Anoden-Grenzschichten in üblicher Weise durch Diffusion eingebracht werden. Bei der bevorzugien Ausführungsform passiviert eine Schicht aus Siliziumnitrid die Kathoden- und Anodengrenzschichten und bildet die Gitterelektroden-Isolierschicht. Im Fall der Transistoren mit festem Leitfähigkeitsschwellwert wird vorzugsweise eine verhältnismäßig dünne Siliziumdioxydzwischenschicht zwischen dem Siliziumsubstrat und der Siliziumnitrid-Gitterisolierschicht angeordnet. Alternativ kann die Gitterisolierschicht nur aus Siliziumdioxyd bestehen.

Der Mechanismus, durch den der Leitfähigkeitsschwellwert der Transistoren mit veränderlichem Leitfähigkeitsschwellwert elektrisch änderbar ist, ist noch nicht vollständig erklärt. Es wird angenommen, daß Haftstellen (traps) innerhalb des Siliziumnitrid-Gitterdielektrikums bei Anlegen einer ausreichenden Spannung zwischen der Gitterelektrode und dem Substrat aufgeladen werden. Diese Haftstellen werden bei den gleichen Impulsbedingungen im Falle der Transistoren mit festem Leitfähigkcitsschwellwert, die eine dünne Siliziumdioxyd-Zwischenschicht zwischen dem Siliziumsubstrat zwischen dem Siliziumsubstrat und dem Siliziumnitrid aufweisen, nicht aufgeladen. Versuche haben gezeigt, daß, während die normalen Leitfähigkeitsschwellwerte von p-Kanal-Anreichungs-Transistoren mit veränderbarem Leitfähigkeitsschwellwert bei ungefähr —5 V Hegen, das Anlegen eines »Schreib«-Spannungsimpuises mit einer Amplitude von ungefähr + 50 V und einer Dauer von 100 Millisekunden an die Gitterelektrode den Leitfähigkeitsschwellwert um —1 bis —2 V verändert. Es kann angenommen werden, daß Impulse mit einer sehr viel kürzeren Dauer dazu ausreichen könnten, um beträchtliche Änderungen des Leitfähigkeitsschwellwertes hervorzurufen. In entsprechender Weise wurde festgestellt, daß ein an die Gitterelektrode des geprüften Transistors angelegter »Schreib«-Spannungsimpuls von —50 V und einer Dauer von 100 Millisekunden den Leitfähigkeitsschwellwert um —10 bis —12 V änderte. Die Minimale zur Änderung des Leitfähigkeitfähigkeitsschwellwertes erforderliche Spannung wurde mit etwa 15 bis 20 V ermittelt. Allgemein ist die Größe der Änderung des Leitfähigkeitsschwellwertes eine Funktion der Amplitude und Dauer des »Schreibe-Spannungsimpulses. Es wurde beobachtet, daß die verschobenen Leitfähigkeitsschwellen nach der Entfernung des Gitterelektroden-Schreibimpulses über mehrere Tage bestehen bleiben. Auf diese Weise erhält man damit ein Speicherverhalten, ohne daß eine Betriebsbereitschaft-Leistungsquelle zur Aufrechterhaltung des Speicherinhaltes erforderlich ist Der Wert des verschobenen Leitfähigkeitsschwe'.lwertes kann zu jeder Zeit dadurch abgetastet werden, daß lediglich ein »Lese«-Impuls an die Gitterelektrode angelegt wird, der eine Amplitude aufweist, die zwischen den beiden verschobenen Leitfähigkeitsschwellwerten (im Falle eines Binärspeichers) liegt, wobei die Kathoden- und Anodenelektroden vorgespannt werden und die Größe des zwischen den Kathoden- und Anodenelektroden fließenden Stromes gemessen wird. Hierbei ergibt sich eine Verstärkung beim Lesevorgang.

Weil die Änderung des Leitfähigkeitsschwellwertes eine Funktion der Amplitude, der Dauer und der Anzahl der die Änderung hervorrufenden Gitterelektroden- »Schreibw-Impulse ist, sind die Transistoren mit veränderbarem Leitfähigkeitsschwellwert auch für Analog-Speicherzwecke und als adaptive Speicherelemente anwendbar. Der Wert der gesamten Analogverschiebung des Leitfähigkeitsschwellwertes kann durch das Anlegen geeichter Potentiale an die Transästorelektroden und durch Bestimmung des Wertes des resultierenden von der Kathode zur Anode fließenden Stromes ermittelt werden. Das Vorzeichen der Änderung des Leitfähigkeitsschwellwertes hängt von der Polarität der »Schreibw-Impulse ab. Der Leitfähigkeitsschwellwert kann sogar tatsächlich über den Nullpunkt hinaus verschoben werden, um eine Speicherzelle der Verarmungsbetriebsart in eine Speicherzelle vom Anreicherungstyp — und umgekehrt — umzuwandeln. Die beschriebene Speicherzelle ist somit ein äußerst anpassungsfähiges Element.

Beim Betrieb des beschriebenen Ausführungsbeispiels der Speicherzelle erfolgt das Einschreiben in die Speicherzelle 7 dadurch, daß der Schalter 30 der Schreibschaltung 27 und der damit gekoppelte Schalter 18 der Adressierschaltung 17 in die Schreibstellung gebracht wird und daß der Schalter 23 der Adressierschaltung 17 so eingestellt wird, daß er mit der Einschalt-Spannungsquelle 24 verbunden ist und den Transistor 21 abschaltet. In diesem Zustand wird ein niedriges negatives Potential von der Lesespannungsquelle 14 der Leseschaltung 9 an die Gitterelektrode des Transistors 6 angelegt, so daß dieser leitet; das gleiche negative Potential dient auch zur Vorspannung der Kathoden- und Anoden-Elektroden des Transistors 1 mit veränderlichem Leitfähigkeitsschwellwert. Der Transistor 21 der Adressierschaltung 17 ist durch die Einschalt-Spannungsquelle 24 abgeschaltet, wodurch das niedrige negative Potential von der Spannungsquelle 20 über die Leitung 16 an die Gitterelektrode des Transistors 5 mit festem Leitfähigkeitsschwellwert gelangt und diesen leitend macht

Nimmt man an, daß der Binärwert 1 in den Transistor 1 mit veränderlichem Leitfähigkeitsschwellwert der Speicherzelle 7 eingespeichert werden soll, so wird ein Befehlssignal an die Klemmen 35 der Schreibschaltung 27 angelegt. Dieses Signal bewirkt daß der Transistor 31 leitet und so die hohe positive Spannung von der ersten Schreibspannungsquelle 33 über den Schalter 30 und die Schreib-Steuerleitung 15 mit den Kathoden- und Anodenelektroden der Transistoren 5 und 6 verbunden wird Der Transistor 6 ist derart ausgebildet daß seine Impedanz im leitenden Zustand angenähert gleich dem Zehnfachen der Impedanz des Transistors 5 ist Infolgedessen liegt im wesentlichen das gesamte hohe positive Potential von der ersten Schreibspannungsquelle 33 am Transistor 6 an und wird der Gitterelektrode des Transistors 1 mit veränderlichem Leitfähigkeitsschwellwert aufgeprägt Das hohe positive Potential bewirkt, daß sich der Leitfähigkeitsschwellwert des Transistors 1 um ungefähr —IV verschiebt, was die Speicherung einer binären EINS darstellt

Wenn in der Speicherzelle 7 der Binärwert 0 gespeichert werden soll, so wird an die Klemmen 37 ein

Befehlssignal angelegt, das den Transistor 32 leitend macht und eine Verbindung zwischen der eine hohe negative Spannung liefernden zweiten Schreibspannungsquelle 34 und den Transistoren 5 und 6 herstellt. In diesem Fall wird im wesentlichen das gesamte negative Potential der Gitterelektrode des Transistors 1 mit veränderbarer Schwelle aufgeprägt, so daß dessen Leitfähigkeitsschwellwert um ungefähr —10 V verschoben wird, wodurch eine binäre NULL dargestellt wird.

Durch Einstellung der Schalter 30 und 18 auf die Lesestellung kann der in der Speicherzelle 7 gespeicherte Binär-Datenwert gelesen werden. Die Speicherzelle 7 ist in den Lesebetrieb geschaltet, wenn sich der Schalter 23 der Adressierschaltung 17 in der dargestellten Sieiiung befindei. Die Schreibschaltung 27 liefert dann nur eine niedrige negative Spannung von der Vorspannungsquelle 29 für die Ansteuerung der Transistoren 5 und 6, weil der Schalter 30 geöffnet ist. Die durch die Lesespannungsquelle 14 der Leseschaltung 9 gelieferte niedrige negative Spannung bewirkt, daß der Transistor 6 leitet. Das gleichzeitige Leiten der Transistoren 5 und 6 erzeugt ein Spannungsteilernetzwerk, welches die Transistoren 28, 5 und 6 zwischen der Vorspannungsquelle 29 auf Erde aufweist. Der Transistor 28 ist wie der Transistor 6 derart ausgebildet, daß er im leitenden Zustand einen Widerstand aufweist, der zehnmal so groü ist wie der Widerstand des Transistors 5, wodurch annähernd die Hälfte des Potentials der Vorspannungsquelle 29 am Transistor 6 abfällt und der Gitterelektrode des Transistors 1 mit veränderbarem Leitfähigkeitsschwellwert aufgeprägt wird. Das heruntergeteilte Potential (beispielsweise —5 V) reicht nur dann aus, um das Leiten des Transistors 1 zu bewirken, wenn sein Leitfähigkeitsschwellwert auf den Wert von — 1 V (im beschriebenen Beispiel) verschoben worden ist. Der Transistor 1 leitet somit nur dann, wenn eine binäre EINS in ihm gespeichert ist. Das Leiten des Transistors

1 bewirkt, daß das Potential auf der Leitung 8 nach 0 abfällt, wodurch der Transistor 12 in der Leseschaltung 9 gesperrt wird und das Potential der Lesespannungsquelle 14 an den Lese-Ausgangsklemmen 10 für das Bit 1 auftreten kann. Der Transistor 6 ist bei leitendem Transistor 1 nicht leitend; diese Wirkung stört jedoch nicht die Erzeugung eines vollen negativen Ausgangssignals an den Klemmen 10. Wenn im Transistor 1 eine binäre 0 gespeichert war (dies ist durch eine Änderung

ίο des Leitfähigkeitsschwellwertes auf — 10 V dargestellt) so würde das Anlegen des heruntergeteilten Potentials •an die Gitterelektrode des Transistors 1 nicht dazu ausreichen, um das Leiten dieses Transistors zu bewirken. Das Nichtleiten des Transistors 1 macht den

!5 Transistor 12 in der Leseschaitung 9 leitend, wodurch die Ausgangsklemmen 10 im wesentlichen auf Erdpotential liegen, um ein den Binärwert NULL für das Bit 1 des Wortes 1 darzustellen.

Das Lesen und Schreiben des Bits 2 des Wortes 1 in der Speicherzelle 26 wird mit Hilfe der Leseschaltung 42 und der Schreibschaltung 43 gleichzeitig mit dem Lesen und Schreiben für die Zelle 7 ausgeführt. Das Wort 2 wird während der oben beschriebenen, sich auf das Wort 1 bezeichnenden Operationen nicht beeinflußt, da der Schalter 44 der Adressierschaltung 45 für das Wort

2 so eingestellt ist, daß er mit dem Kontakt 46 verbunden ist.

Der in den Speicherelementen mit veränderlichem Leitfähigkeitsschwellwert für die Gitterelektroden vorzugsweise verwendete Isolierstoff ist, wie oben erwähnt, entweder ein Siliziumnitrid, wie dies in der deutschen Offenlegungsschrift 15 21 503 beschrieben ist, oder ein Siliziumoxynitrid, wie dies in der deutschen Offenlegungsschrift 16 14 540 beschrieben ist. Der Ausdruck »Siliziumnitrid« soll hierbei beide Werkstoffe umfassen.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   1. Speicherzelle mit einem Feldeffekttransistor, der mindestens zwei stabile Zustände annehmen kann, die gespeicherte Datenbits darstellen, und mit Detektoreinrichtungen zur Feststellung eines bestimmten Zustandes des Feldeffekttransistors, wobei diese Detektoreinrichtungen eine Vorspannungsquelle zum Anlegen einer Vorspannung an die Anoden-Kathodenstrecke des Feldeffekttransistor.! sowie eine Meßeinrichtung zur Messung des durch die Kathoden-Anodenstrecke fließenden Strome;; einschließen und wobei das Einschreiben eines Datenbits durch Anlegen einer derartigen Spannung an die Gitterelektrode des Feldeffekttransistors erreicht wird, daß dieser einen entsprechenden Leitfähigkeitszustand annimmt, dadurch gekennzeichnet, daß der Feldeffekttransistor (1, 2, 3,4) auf einem Substrat ausgebildete Kathoden-Anoden- und Gitterelektroden sowie eine Anzahl von unterschiedlichen Leitfähigkeitsschwellwerten aufweist, die durch Anlegen von Spannungsimpulseri oberhalb einer bestimmten Amplitude zwischen der Gitterelektrode und dem Substrat veränderbar sind und daß zum Auslesen der gespeicherten Datenbits eine Lesespannung zwischen der Gitterelektrode und dem Substrat angelegt wird, die unterhalb der bestimmten Amplitude liegt

   2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der eine Anzahl von Leitfähigkeitsschwellwerten aufweisende Feldeffekttransistor (1,2,3,4) den ersten von drei Feldeffekttransistoren der Speicherzelle bildet, daß der zweite und der dritte Feldeffekttransistor (6 bzw. 5) einen festen Leitfähigkeitsschwellwert aufweisen, daß der zweite und dritte Transistor (6, 5) mit ihren Kathoden-Anodenstrecken in Reihe geschaltet und zwischen Erde und einer Steuerleitung (15) zur Zuführung von Schreib- und Lesespannungsimpulsen eingeschaltet sind, daß der Verbindungspunkt zwischen den zweiten und dritten Feldeffekttransistoren (6, S) mit der Gitterelektrode des ersten Feldeffekttransistors (1,2,3,4) verbunden ist, daß die Gitterelektrode des dritten Transistors mit einer Adressierleitung (16) zur Zuführung von Adressensignalen verbunden ist und daß die Gitterelektrode des zweiten Feldeffekttransistors (6) mit der Anodenelektrode des ersten Feldeffekttransistors (1, 2, 3, 4) und der Vorspannungsquelle (14) verbunden ist, die bei Überschreiten des jeweiligen durch einen vorhergehenden Schreibspannungsimpuls festgelegten Leitfähigkeitsschwellwertes durch die zwischen der Gitterelektrode und dem Substrat des ersten Feldeffekttransistors angelegte Lesespannung einen Strom durch den ersten Feldeffekttransistor hervorruft, dessen Größe das gespeicherte Datenbit darstellt.

   3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Transistor (1, 2,3, 4) zwei Leitfähigkeitsschweilwerte aufweist, die durch Verbinden der Steuerleitung (15) mit einer eine erste Schreibspannung zwischen Substrat und Gitterelektrode liefernden ersten Schreibspannungsquelle (33) bzw. mit einer zweiten, eine zweite Schreibspannung zwischen Gitterelektrode und Substiat hervorrufenden zweiten Schreibspannungsquelle (34) ausgebildet werden und daß die Lesespannung eine Amplitude aufweist, die zwischen der ersten und der zweiten Schreibspannung liegt.

   4. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (1, 2, 3, 4) auf einem Siliziumsubstrat ausgebildet ist und daß die Gitterelektrode von dem

   '■> Substrat durch Siliziumnitrid oder Siliziumoxydnitrid isoliert ist

   5. Speicherzelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Schalteiiirichtungen (30) vorgesehen sind, die selektiv eine Lesespannungsquelle

   ι υ (29) oder die erste Schreibspannungsquelle (33) oder die zweite Schreibspannungsquelle (32) mit der Steuerleitung (15) verbinden.

   6. Speicherzelle nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Reihenschaltung des zweiten und dritten Transistors (6, 5) im leitenden Zustand einen Spannungsteiler für die Ober die Steuerleitung (15) zugeführten Spannungen von den Schreibspannungsquellen (33, 34) und der Lesespannungsquelle (29) bilden und daß die Gitterelektrode des dritten Transistors (5) mit einer Adressierschaltung (17) zur Zuführung von Adressiersignalen verbunden ist

   7. Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß die Adressierschaltung (17)

   -'5 Spannungsquellen (20,22) aufweist deren Ausgangsspannungen unter der Steuerung durch Schalteinrichtungen (18,23) an die Gitterelektrode des dritten Transistors (5) zuführbar ist, um diesen zu sperren oder in den leitenden Zustand zu bringen.

   so g. Speicherzelle nach einem der vorhergehenden

   Ansprüche, dadurch gekennzeichnet daß die erste und zweite Schreibspannungsquelle (33, 34) Spannungen mit entgegengesetztem Vorzeichen liefern.

   9. Speicherzelle nach einem der Ansprüche 1 bis 8, V) dadurch gekennzeichnet daß der einen festen Leitfähigkeitsschwellwert aufweisende dritte Transistor (5) auf einem Siliziumsubstrat ausgebildet ist und daß die Gitterelektrode dieses Transistors gegenüber dem Substrat durch eine Schicht aus Siliziumoxyd isoliert ist

   10. Speicherzelle nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet daß der einen festen Leitfähigkeitsschwellwert aufweisende dritte Transistor (5) auf einem Siliziumsubstrat ausgebildet ist

   4^r> und daß die Gitterelektrode dieses Transistors (5) von dem Substrat durch eine Schicht aus Siliziumoxyd auf dem Substrat und eine Schicht aus Siliziumnitrid über der Siliziumoxydschicht isoliert ist.