DE2152109A1 - Speicher mit Feldeffekt-Halbleiterelementen - Google Patents
Speicher mit Feldeffekt-HalbleiterelementenInfo
- Publication number
- DE2152109A1 DE2152109A1 DE19712152109 DE2152109A DE2152109A1 DE 2152109 A1 DE2152109 A1 DE 2152109A1 DE 19712152109 DE19712152109 DE 19712152109 DE 2152109 A DE2152109 A DE 2152109A DE 2152109 A1 DE2152109 A1 DE 2152109A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- transistor
- potential
- elements
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
7269-71/H 91521
RCA 62,261 Z IO£ I
US-Serial No. 81713
Filed October 19, 1970
Filed October 19, 1970
■RCA-Corporation, New York, N.Y., USA
Speicher mit Feldeffekt-Halbleiterelementen
Die Erfindung betrifft einen Speicher mit Feldeffekt-Halbleiterelementen,
die in Spalten und Zeilen angeordnet sind und ein gemeinsames Substrat teilen und von
denen jedes Element zwei einen Stromweg begrenzende Elektroden und eine Steuerelektrode besitzt und auf wenigstens
einen von zwei Schwellwertpegeln einstellbar ist, und von denen die Elemente jeder Zeile mit ihren
ersten und zweiten Elektroden mit einem entsprechenden Paar von Bitleitungen verbunden sind, während die Elemente
jeder Spalte mit ihren Steuerelektroden an eine
entsprechende Wortleitung angeschlossen sind. Insbesondere betrifft die Erfindung ein Speicherfeld mit Wortstruktur,
bei dem für jeden Speicherplatz nur ein einziges Metall-Isolator-Halbleiterelement verwendet wird.
Bei den meisten gegenwärtig verfügbaren Halbleiterspeichern werden für die Speicherplätze zur Informationsspeicherung
jeweils bistabile Halbleiterkreise verwendet. Diese bistabilen Kreise, die gewöhnlich wegen deren
hohen Impedanz aus Feldeffekttransistoren mit isolierter Steuerelektrode aufgebaut werden, haben den Nachtel, daß
sie mindestens zwei Elemente benötigen. Da für Datenverarbeitungsanlagen jedoch ein zunehmender Bedarf nach
erhöhter Speicherkapazität und zugleich minimalem Lei-
209817/136A
stungs- und Raumbedarf besteht, wäre ein Halbleiterspeicher zweckmäßig, bei dem pro Speicherplatz nur ein
einziges Element erforderlich ist. Hierfür bietet sich der MNOS (Metall-Nitrid-Oxid-Silicium)-Transistor als
Speicherelement an. Er kann zwei stabile Zustände annehmen und kann nach Art einer LSI-Schaltung (integrierte
Großschaltung) hergestellt werden. Dies ei— möglicht die Konstruktion von umfangreichen, jedoch
kleinen und wenig aufwendigen Speicherfeldern mit hoher Informationsdichte. Bei der Integrierung von MNOS-
fc Transistoren verwendenden Speicherfeldern treten jedoch
P
zahlreiche Probleme auf. Sie beruhen auf der Tatsache, daß in einer integrierten Schaltung die Transistoren
nicht individuell an ihren vier Klemmen (Steuerelektrode, Abfluß, Quelle und Substrat) zugänglich sind. Statt dessen
sind die Klemmen jedes Transistors mit einer Vielzahl anderer Transistoren des gleichen Feldes zusammengeschaltet.
Aus diesen MNOS-Transistoren aufgebaute Speichersysteme
wurden schon in verschiedener Ausführungsform vorgeschlagen.
Sie hatten jedoch stets einen oder mehrere der folgenden Nachteile:
a) Für jeden Transistor oder pro Transistorzeile sind individuelle "Wannen" (well)-Diffusionen erforderlich,
damit das Substratpotential für ausgewählte Transistoren im Speicherfeld geändert wird.
209817/1364
b) Das Substrat des gesamten Speicherfeldes muß für den
Betrieb gepulst werden.
c) Während des Schreibzyklus fließt in einigen der gewählten Elemente ein großer Dauer- oder Ruhestrom.
d) Pro Informationsbit werden mehr als nur ein Transistor benötigt.
Ein bekanntes Speicherfeld der vorliegenden Art und die bei ihm auftretenden Probleme werden weiter unten noch
näher beschrieben werden.
näher beschrieben werden.
Die Aufgabe der Erfindung besteht darin, einen Speicher anzugeben, der diese Schwierigkeiten vermeidet.
Die Erfindung wird anhand der Zeichnung erläutert werden. Es zeigen:
Fig. 1 die schematische Darstellung eines bekannten Matrixfeldes und seiner Treiberschaltung;
Fig. 2 einige der in der Anordnung nach Fig. 1 auftretenden Schwingungsformen;
Fig. 3 das Diagramm einer Schwellwertspannung V_,
als Funktion der zwischen der Steuerelektrode eines Transistors und dem Substrat liegenden
Spannung zur Erläuterung des bistabilen Verhaltens der zur Realisierung der Erfindung
verwendeten Transistoren;
verwendeten Transistoren;
209817/1364
Fig. 4a die schematische Darstellung eines Matrixfeldes und seiner Treiberschaltung gemäß
einem Ausführungsbeispiel der Erfindung;
Fig. 4b einen transistorbestückten Schalter, wie er
zur Realisierung der Erfindung verwendet werden kann j
Fig. 5 einige der in der Anordnung nach Fig. 4a auftretenden Schwingungsformen; und
Fig. 6a, 6b, 6c, 6d und 6e
schematische Darstellungen eines typischen Speicherelementes des Feldes unter verschiedenen
VorSpannungsbedingungen.
Aus dem Artikel "An Integrated Metal-Ntride-Oxide,
Silicon (MNOS) Memory11 von Dov Frohman-Bentchkowsky
auf Seite 1190 der "IEEE proceedings", Juni I969 ist ein Speicher der hier behandelten Art bekannt, der jedoch
nicht zufriedenstellend arbeitet. Er ist in Fig. 1 dargestellt. Es handelt sich um ein Speicherfeld mit Wortstruktur,
das mit bistabilen P-Kanal-MNOS-Transistoren
QIl, Q 13, Q 31, Q 33 arbeitet, deren Schwellwertspannung
V_, dadurch auf einen hohen Schwellwertpegel V^„
■i· TH
eingestellt wird, daß zwischen die Steuerelektrode und das Substrat der Transistoren eine große negative Vorspannung
(-25 V) angelegt wird.
Die Betriebsweise der bekannten Schaltung gemäß Fig. 1 wird am besten durch die in Fig. 2 dargestellten Schwingungsformen
verständlich. In Fig. 1 wird in folgender Weise ein Löschzyklus eingeleitet. An die Steuerelektrode
der Transistoren Q_Al, QA3 wird ein Lese/Schreib-Impuls
209817/1384
mit negativer Amplitude angelegt, wodurch die Abflußleitungen
Bnl, Bn„ auf Massepotential gelegt werden. Gleichzeitig
kann den Quellenleitungen B151 und B _ gemäß Fig.
dadurch Massepotential zugeführt werden, daß an die Punkte B_. und B__ eine negative Spannung angelegt wird,
(al Ii .p
wodurch die Transistoren Q1^1 und Q_„ eingeschaltet (leitend)
werden. Wenn beispielsweise die Quellenleitungen Bc1, B „, die Abflußleitungen Bn1, Bn_ und das Substrat
eines Transistors Massepotential erhalten und ein großer positiver Impuls an eine Wortleitung wie z.B. W^ angelegt
wird, schalten beispielsweise die Transistoren Q11
und Q.„ in einen Zustand niedriger Schwellwertspannung V um.
Nach dem Löschzyklus werden in einem Schreibzyklus Informationen im Speicherfeld gespeichert, wozu ausgewählte
Speicherelemente eines Wortes in den Zustand hoher Schwellwertspannung V~„ eingestellt werden. Wie
Iri
jedoch gezeigt werden wird, geschieht dies unter Inkaufnahme des Nachteils, daß durch die eingestellten „Transistoren
ein Dauer- oder Ruhestrom fließt. Während des Schreibzyklus geht der Lese/Schreib-Impuls (vgl. Fig. 2)
auf O Volt zurück, wodurch die Abflußleitungen B , B
ein negatives Potential erhalten, da sie über die Impedanzwege der Transistoren QD1i QD- wieder auf -Vnn Volt
gelegt werden. Diese Transistoren QD1» Qn- arbeiten in
der Schaltung als Dioden, da die Steuerelektroden direkt
mit den Abflußelektroden verbunden sind. Nun sei beispielsweise angenommen, daß der Transistor Q1- in den
umgeschaltet werden soll und die übrigen Transistoren ungestört bleiben sollen. Um den Transistor
Q1- in den V^-Zustand einzustellen, wird ein negativer
209817/1364
Impuls (-25 V) an die Wortleitung W1 angelegt, und
theoretisch müßten die Quellen- und Abflußbereiche
(B„_- und B -Leitungen in Fig. 2) auf O Volt gelegt
03 "j
werden. Aus Fig. 1 geht jedoch hervor, daß die B -Leitung
ein negatives Potential hat, wenn der Lese-z^Schreibimpuls
auf 0 V ist. Zur Einschaltung des Transistors Q wird eine negative Spannung (-10 V) angelegt, wodurch
die Bc,-Leitung auf Massepotential gelegt wird. i>3
Dies hat zur Folge, daß ein Strom von der gemeinsamen Masseklemme durch den Transistor Q__, durch das vom
Transistor Q1- gebildete Speicherelement und durch die
vom Transistor Q~ gebildete Diode zur -V -Klemme fließt. Der durch die Transistoren Q1- und Q1,- fließende
Strom hat einen Spannungsabfall und ein entsprechendes Potential an den Punkten Bn- und B__ zur Folge. Damit
diese Spannungsabfalle nicht so groß werden, daß
sie den zum Einstellen dieser Transistoren benötigten Differenzspannungspegel beeinträchtigen, muß in der bekannten
Schaltung ein Impedanzweg zwischen Masse und einer Betriebsspannungsquelle vorhanden sein, durch
welchen ein Ruhestrom fließt. Dadurch, daß dieser leitende Weg vorhanden ist, ergeben sich zahlreiche Probleme,
von denen einige erläutert werden sollen:
l) Damit beim obigen Beispiel die Bn_-Leitung wenigstens
nahezu auf Massepotential gehalten wird, muß die Impedanz des Stromweges (des Leitungspfades) des Transistors
QD_ viel größer sein als die Serienimpedanz der Stromwege
der Transistoren Q1- und Q-. Ein stabiles Massepotential
auf der BD_-Leitung ist daher unmöglich, denn ihr Potential ist eine Funktion der Impedanzverhältnisse,
Da die Impedanz des Transistors Q__ größer sein muß als
209817/1364
die Serienimpedanz der Transistoren Q1 und Q__, muß
dieser Transistor Qn<_ ferner körperlich kleiner sein
als die anderen Transistoren. Infolge dessen müssen die Impedanz und Größe der Bauelemente kontrolliert werden,
was eine erhebliche Beschränkung bedeutet. Außerdem verlangt die Treiberschaltung eine untere Grenze für die
Größe des vom Transistor Q1^ gebildeten bistabilen Elementes,
das aus Gründen der Packungsdichte kleinstmöglich sein sollte. Bei der bekannten Schaltung wird also
die Konstruktion eines Speicherfeldes in LSI-Schaltungstechnik,
bei der die Verwendung der körperlich kleinstmöglichen Bauelemente ein Hauptkriterium ist, erheblich
behindert.
2) Die ausgewählten Elemente leiten während des Schreibzyklus, was bedeutet, daß durch den Kanal ein Strom
fließt und am Kanal somit eine Spannung abfällt. Dies hat zur Folge, daß die Spannung zwischen der Steuerelektrode
und den verschiedenen Stellen längs des Kanaies nicht überall gleich groß ist und die die Schwellwertspannung
bestimmenden traps (Fangstellen) nicht gleichmäßig geladen werden.
3) Während des Schreibzyklus wird jedes gewählte Element einen Ruhestrom führen. In einem großen Speicherfeld
können diese Ströme eine beträchtliche Verlustleistung verursachen und, was noch schlimmer ist, eine Wärmeentwicklung
auf dem Speicherchip, die bei der Konstruktion einer LSI-Speicherschaltung hoher Packungsdichte sehr
hinderlich ist.
209817/1364
Die vorliegende Erfindung kann bei einem Matrixfeld
aus Feldeffekt-Halbleiterelementen realisiert werden,
die ein gemeinsames Substrat teilen und jeweils eine Steuerelektrode und erste und zweite, einen Stromweg begrenzende
Elektroden besitzen. Jedes dieser Halbleiterelemente ist in der Lage, auf wenigstens zwei Schwellwertpegel
eingestellt zu werden. Sie sind in Zeilen und Spalten angeordnet. In der Matrix sind die ersten
und zweiten Elektroden der Halbleiterelemente in jeder k Zeile mit einem verschiedenen Paar von Bitleitungen
" verbunden, während die Elemente jeder Spalte mit ihren Steuerelektroden an eine unterschiedliche Wortleitung
angeschlossen sind.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung enthält der Speicher ferner eine Schaltvorrichtung mit
einer Impedanz von im wesentlichen Null, um jede Bitleitung auf eines von zwei Potentialen zu legen. Eine Einrichtung
zum Einstellen der Elemente des Feldes auf den einen von zwei Schwellwertpegeln enthält gesonderte
Schalter, die mit jeder ersten und zweiten Bitleitung verbunden sind, um den Bitleitungen über eine niedrige
Impedanz eines von zwei Potentialen zuzuführen. Die beiden Bitleitungen einer Zeile werden während des Einstellzyklus
auf dem gleichen Potential gehalten, so daß kein Ruhestrom fließt. Die Einstelleinrichtung legt zu einer
Zeit ein erstes Potential an eine Wortleitung an, durch welches die Halbleiterelemente gesperrt werden, und sie
legt zu einer Zeit an eine Wortleitung ein zweites Potential an, wodurch die Elemente leitend werden.
209817/1364
Die zum Realisieren der Erfindung verwendeten Halbleiterelemente haben eine variable Schwellwertspannung,
die dadurch auf einen von zwei oder mehreren Werten eingestellt werden kann, daß zwischen der Steuerelektrode
und dem Substrat des Elementes eine Spannung angelegt wird, die größer ist als eine gegebene Amplitude.
Sie halten die Schwellwertspannung V_, auf die sie eingestellt werden, für eine beträchtliche Zeitdauer bei.
Zu Halbleiterelementen dieser Art zählen bistabile Feldeffekttransistoren vom MIS-Typ (Metall-Isolator-Halbleiter),
in denen Ladung speicherbar ist.
Ein bevorzugtes, aber nicht einschränkendes Beispiel für einen Transistor dieser Art ist ein MNOS-Transistor,
dessen Isolierschicht eine Doppelschicht aus Silicium-Nitrid und Silicium-Dioxid ist. Dieser Transistor kann
nach den bei MOS (Metall-Oxid-Halbleiter)-Transistoren
üblichen Methoden hergestellt werden, abgesehen davon, daß unmittelbar vor der Metallisierung die Steuerelektrodenoxidschicht
sehr dünn gemacht und eine Nitridschicht zwischen dem Siliciumdioxid und der Steuerelektrode
niedergeschlagen wird. Erste und zweite Elektroden des hierdurch entstehenden Transistors, der entweder
vom p- oder η-Typ sein kann, begrenzen die Enden eines Stromweges. Zur Steuerung der Leitfähigkeit im Stromweg
dient eine Steuerelektrode. Der Transistor hat die gleichen allgemeinen Eigenschaften wie ein gewöhnlicher
MOS-Transistor, jedoch erlaubt die isolierende Nitridschicht über der dünnen Oxidzone die Speicherung von
Ladung an oder in der Nähe der Grenzfläche zwischen den beiden Isolatoren, was die in Fig. 3 dargestellte Charakteristik
zur Folge hat.
209817/1384
Fig. 3 ist eine idealisierte Darstellung der Hysteresiskurve
der Schwellwertspannung V„ eines typischen p-leitenden
Halbleiterelementes der oben erläuterten Art als Funktion der angelegten Steuerelektroden-Substrat-Spannung
V\,cc. Die Schwellwert spannung V„ ist definiert als
CiDo J.
die Steuerelektrodenspannung, bei der im Stromweg des
Transistors ein Strom zu fließen beginnen kann. Die mit VmT bzw. V_,TT bezeichneten Punkte stellen den niedrigen
bzw. hohen Wert von V„, dar. V kann beispielsweise
X X Xj
-2 Volt und V_„ -6 Volt betragen. Die Referenzspannungen
XrI
k V A„ unt* V "„ bezeichnen die Steuerelektroden-Quellen-Spannungen,
bei denen der Transistor seinen Zustand ändert. Der Wert von V„i„ und VnZx^ hängt von dem jeweils
Kür Hcf
verwendeten speziellen Bauelement ab, doch sei im vorliegenden Fall angenommen, daß er zwischen -15 Volt und
+15 Volt liegt.
Ein Wert von V_oc, der (für eine gegebene Impulsdauer)
UOO
kleiner ist als V_* odeer V1.,- , hat keinen Einfluß auf
die Schwellwerteinstellung des Halbleiterelementes gemäß Fig. 3· Wenn jedoch V zunächst V_T ist und V_„e
X ί Li
UOO
größer und negativer gemacht wird als V■ , folgt die
Schwellwertspannung der Hysteresiskurve in Fig. 3 nach
" oben und nimmt den Wert V_,„ an. Wenn und falls !?„„„ an-
1 JtI üb ο
schließend auf O Volt herabgesetzt wird, bleibt V_, auf
eingestellt. Falls die Schwellwertspannung zunächst
ist und V"GSS größer und positiver als V^p gemacht
wird, folgt die Schwellwertspannung der Hysteresiskurve
in ähnlicher Weise nach unten, und Vp nimmt den Wert
an. Wird V_gs dann auf O Volt herabgesetzt, verbleibt
VT auf dem Wert
2G9817/1364
Es sei darauf hingewiesen, daß die hier betrachteten MNOS-Transistoren analoge Bauelemente sind, die auf
eine Anzahl von Schwellwertzuständen eingestellt werden können. Beispielsweise kann durch Anlegen einer v GSg~
Spannung, die größer ist als VR+p (V G1)ι der p-leitende
Transistor auf einen V_ ,-Zustand eingestellt werden,
wie er in Fig. 3 dargestellt ist. Statt dessen kann der p-leitende Transistor durch Anlegen einer V -„-Spannung,
die negativer als Vj^p (Vq2) ist, auch auf einen VTH'-Zustand
gemäß Fig. 3 eingestellt werden. Für die meisten praktischen Anwendungsfälle logischer Verknüpfungen
werden die zwischen der Steuerelektrode, dem Substrat und den Hauptelektroden der Bauelemente angelegten Spannungen
auf spezielle Potentialwerte (_+ V) beschränkt,
so daß die Bauelemente nur einen von zwei der vielen möglichen Schwellwertzustände annehmen. Es ist zu beachten,
daß bei η-leitenden Transistoren eine Vg -Spannung,
die negativer ist als V -_ (in einer Richtung, bei der der Transistor gesperrt wird), das Bauelement in
einen Zustand niedriger Schwellwertspannung einstellt,
eine V„„-Spannung, die positiver ist als V7*., (in einer
Richtung, bei der das Bauelement stärker leitend wird) dagegen in einen Zustand hoher Schwellwertspannung.
Speicherfelder gemäß der Erfindung können M-Worte von
jeweils j-Bits haben, wobei M und j ganze Zahlen größer als 1 sind und gleich oder ungleich sein können. In
Fig. 4a ist zur Vereinfachung eine Anordnung gemäß der
Erfindung dargestellt, bei der M = j = 2. Jeder Bitplatz enthält einen einzigen bistabilen Transistor, der mit
TM- bezeichnet ist, wobei M die Wortposition und j die
Bitposition definieren. Die Transistoren, die eine Spalte
209817/1364
(ein Wort) bilden, sind mit ihren Steuerelektroden gemeinsam an eine Wortleitung angeschlossen. Die eine Zeile
bildenden Transistoren (die alle die gleiche Bitsignificance
haben) sind mit ihren Quellenelektroden an eine mit E^1 bezeichnete erste Bitleitung und mit ihren Ab-"
flußelektroden an eine mit B.o bezeichnete zweite Bitleitung
angeschlossen, wobei j sich wieder auf die Bitsignificance der Zeile bezieht.
Jede Bitleitung ist an einen einpoligen Umschalter S. ^,
t S .o angeschlossen, damit an die Bitleitung entweder Masse-
W
J
potential oder ein -V-Potential angelegt wird. Während
der weiter unten erläuterten Lösch- und Schreibzyklen werden die Umschalter S.4 und S.o serienweise so betätigt,
daß sie beide auf den gleichen Potentialwert zurückkehren. Dadurch wird erreicht, daß zwischen den beiden Bitleitungen
einer Zeile praktisch kein Potentialunterschied besteht und demgemäß praktisch kein Strom fließt. Es sei
darauf hingewiesen, daß während des Schreibzyklus, obwohl
die Schalter serienweise ("in tandem11) betrieben werden, die Schalter unabhängig gesteuert werden und
das Potential auf den Bitleitungen unabhängig von der Impedanz oder dem Impedanzverhältnis der Schalter ist.
Wie in Fig. kB dargestellt ist, können die einpoligen Umschalter ein komplementärer Inverter sein, dessen
zwei Transistoren 12, 14 mit ihren Abflußelektroden gemeinsam
an die Bitleitung und mit ihren Steuerelektroden gemeinsam an eine Steuersignalquelle angeschlossen sind,
während die Quelle des p-leitenden Transistors 12 an Masse und die Quelle des η-leitenden Transistors Ik an
einer Spannung -V liegt.
209817/ 1364
Die Betriebsweise ist für alle Spalten gleich. Anhand der in Fig. 5 dargestellten Schwingungskurven wird nur
die Betriebsweise der willkürlich herausgegriffenen Spalte 1 beschrieben werden. Zuerst wird ein Impuls mit
der Amplitude +V an die dem Wort 1 entsprechende Wortleitung W-1 angelegt, und alle Bit leitungen B..,, B
1 J ·*■ J»
werden durch Umlegen der Bitleitungsschalter an die Hassepotentxalklemme auf Massepotential zurückgebracht.
(Beim Löschen wird überalle eine "1" eingeschrieben). Da die Halbleiterelemente alle p-leitend sind, bewirkt
das Anlegen eines positiven Impulses an die Steuerelektrode, der bezüglich des Substrates größer ist als ein
gegebener Referenzwert, wie in Fig. 6a dargestellt ist,
daß alle Elemente der Spalte in ihren Zustand niedriger Schwellwertspannung V_T geschaltet werden. Da an die
Xi-I
W1-Leitung die Spannung +V, an die übrigen Wort- und
Bitleitungen jedoch Hassepotential angelegt werden, bleiben die Transistoren der übrigen Spalten des Feldes
ungestört, denn alle ihre Elektroden werden auf dem gleichen Potential gehalten, wie in Fig. 6d gezeigt
ist.
Es sei nun angenommen, daß das Element T11 so eingestellt
werden soll, daß seine Schwellwertspannung auf den hohen Wert V„„ geschaltet wird. Der Transistor T-1.
XJtI
muß geschaltet werden, während der Transistor T12 im
V_,_ -Zustand verharrt und die übrigen Elemente des Feldes
ungestört bleiben. Zum Einstellen des Transistors T11
auf den V -Wert wird eine Spannung von 0 Volt an das Substrat und die Bitleitungen B11 und B10 angelegt,
während die Spannung -V an die Wortleitung W1 angelegt wird. Der negative Potentialwert des Impulses mit der
Amplitude -V bewirkt an der Steuerelektrode eine Vorspan-
209817/1364
-Ik-
nung bezüglich des Substrates, die größer ist als der gegebene Referenzwert V - und die Rückstellung des
Transistors in seinen Zustand hoher Schwellwertspannung gewährleistet.
Der Zustand der Rückstellungsvorspannung des Transistors T-. ist in Fig. 6b dargestellt, wo an die Steuerelektrode
des Transistors die Spannung -V angelegt wird, während seine Quelle, sein Abfluß und Substrat wieder an Masse
gelegt werden· Bei diesem Vorspannungszustand ist zwischen fc der Steuerelektrode und dem Substrat ein elektrisches
Feld vorhanden, das über die Länge des Stromweges (leitenden Pfades) zwischen den Abfluß- und Quellenzonen des
Transistors gleichmäßig ist. Es sei wieder darauf hingewiesen, daß kein Dauer- oder Ruhestrom fließt, da Quelle
und Abfluß auf dem gleichen Potential liegen.
Nach der Einstellung des Transistors T11 auf V^1 bleiben
die übrigen Elemente des Speicherfeldes ungestört. Insbesondere
ist festzustellen, daß keines der nicht gewählten
Elemente, welche zur gleichen Spalte oder zur gleichen Zeile gehören wie der gewählte Transistor T11, beeinflußt
wird.
Die Steuerelektrode des Transistors T12, der mit dem
Transistor T1- die gleiche Wortleitung teilt, ist mit der
W1-Leitung verbunden, so daß ihm die Spannung -V zugeführt
wird. Um zu verhindern, daß dieser Transistor T10
seinen Zustand ändert, wird mittels der Schalter S01,
S22 die Spannung -V an seine Quelle und seinen Abfluß
angelegt. Der Vorspannungszustand des Transistors ist in Fig. 6c dargestellt. Beim ersten Blick könnte man meinen,
209817/1364
der Transistor T12 würde ebenfalls den V"TH-Zustand annehmen,
da zwischen seiner Steuerelektrode (-V Volt) und dem Substrat (Massepotential) die Spannung -V angelegt
wird. Eine genauere Untersuchung zeigt jedoch, daß das der Steuerelektrode zugeführte -V-Potential einen
Stromweg zwischen Quelle und Abfluß schafft. Da Quelle und Abfluß beide auf -V Volt liegen, beträgt auch das
Potential des Stromweges -V Volt. Über den Isolierschichten liegt also keine große Spannung, so daß der Transistor
in seinem zuvor eingestellten Zustand V_T verbleibt.
i. XJ
Der Transistor T10 wird also ebenso wenig gestört wie
die Elemente aller anderen Speicherplätze in der gleichen Spalte (welche die gleiche Wortleitung haben wie T11).
Da auch hier Quelle und Abfluß auf dem gleichen Potential gehalten werden, fließt kein Strom durch das Bauelement.
Der Transistor T21, der zur gleichen Zeile gehört wie
der Transistor T11, liegt mit Steuerelektrode, Substrat,
Quelle und Abfluß an Masse. Dieser in Fig. 6d dargestellte Vorsρannungszustand hält den Transistor ungestört.
Der Transistor T00, der mit dem Transistor T.o die gleiche
Zeile teilt, liegt mit seiner Steuerelektrode und dem Substrat an Masse, mit seinen Quellen- und Abflußelektroden
dagegen an -V Volt, wie in Fig. 6e gezeigt ist. Bei diesem Vorspannungszustand beträgt die Steuerelektroden-Substrat-Spannung
VqSS nahezu O Volt, und über den Quellen-Substrat-
und Abfluß-Substrat-Übergängen liegt eine Spannung von
-V Volt. Diese Spannung oder Potentialdifferenz ruft ein
elektrisches Feld hervor, dessen Wirkung praktisch auf den Übergang zwischen den die Quelle, den Abfluß und
das Substrat bildenden P-Zonen beschränkt ist. Das Potential des Stromweges zwischen Quelle und Abfluß bleibt
209817/1364
nahe bei Masse, und der Transistor wird nicht gestört.
Somit kann eine Information in ausgewählten Halbleiterelementen eingeschrieben und gespeichert werden, ohne
daß der Zustand irgendeines der nicht gewählten Elemente beeinflußt wird. Es wurde ferner gezeigt, daß durch Betätigung
der beiden mit den beiden Bitleitungen jeder Zeile verbundenen Schalter im Gleichlauf (d.h., daß
sie immer an Klemmen mit gleichem Potential gelegt werden) die Elemente eingestellt werden können, ohne daß irgendein
Gleichgewichtszustand- oder Ruhestrom fließt. Es ergibt
sich also praktisch keine entsprechende Ruheverlustleistung im Lösch- und Schreibzyklus des Speichers. Durch
Verwendung eines einpoligen Umschalters oder einer äquivalenten Vorrichtung pro Bitleitung und durch den
Gleichlaufbetrieb der Schalter während des Lösch- und Schreibzyklus ergibt sich eine beträchtliche Verbesserung
gegenüber den Anordnungen bekannter Art. Es sei darauf hingewiesen, daß bei einer bekannten Anordnung mit zwei
Bitleitungen die eine von ihnen mit einer zu einem einpoligen Umschalter äquivalenten Vorrichtung, die andere
Bitleitung jedoch mit einem Verbindungspunkt gekoppelt ist. An den Verbindungspunkt ist hierbei eine Schaltung
angeschlossen, deren Äquivalent ein einpoliger Ein-Aus-Schalter ist, der dazu dient, den Verbindungspunkt auf
Massepotential zu klemmen, und eine Impedanz, welche den Verbindungspunkt mit einer Betriebsspannungsquelle
koppelt.
Die in einem Speicherfeld gemäß der Erfindung gespeicherte Information kann zerstörungsfrei wortweise (d.h. ein Wort
zu einer gegebenen Zeit) gelesen werden. Hierfür wird
209817/1364
eine Lesespannung V an die gewählte Wortleitung angext
legt, die größer ist als V_T , jedoch kleiner als Vmtr
IiJ in
(V_,T <£ Vn ^Iv), während an die B . .-Leitungen die
Spannung von O Volt und an die B .,,-Leitungen eine Span-
J^ nung von typisch -5 Volt angelegt wird. Wenn gemäß dem
oben beschriebenen Beispiel T^1 auf V_„ und T^2 auf V„T
eingestellt werden und VR an die Wortleitung W^ angelegt
wird, wird der Transistor T^2 leitend, während
der Transistor T.. gesperrt bleibt.
209817/1364
Claims (7)
1. Speicher mit Feldeffekt-Halbleiterelementen, die in
Spalten und Zeilen angeordnet sind und ein gemeinsames Substrat teilen und von denen jedes Element
zwei «inen Stromweg begrenzende Elektroden und eine Steuerelektrode besitzt und auf wenigstens einen
von zwei Schwellwertpegeln einstellbar ist, und von denen die Elemente jeder Zeile mit ihren ersten und
zweiten Elektroden mit einem entsprechenden Paar
P von Bitleitungen verbunden sind, während die Elemente
jeder Spalte mit ihren Steuerelektroden an eine entsprechende Wortleitung angeschlossen sind, dadurch gekennzeichnet, daß Schaltvorrichtungen
(S11 usw.) mit einer Impedanz von
praktisch Null vorgesehen sind, die jede Bitleitung (B11 usw.) an das eine von zwei Potentialen legen;
daß eine Einrichtung vorgesehen ist, die zum Einstellen des Schwellwertpegels eines Elementes (T11 usw.)
auf einen der beiden Schwellwertpegel dient und die Schaltvorrichtungen so steuert, daß sie an jede Bitleitung
das gleiche der beiden Potentiale anlegen,
fe und gleichzeitig an eine ausgewählte Wortleitung
(W1 usw.) eine erste Spannung anlegt, die größer ist
als ein gegebener Referenzwert und so bemessen ist, daß die Elemente nicht leiten können; daß wenigstens
ein ausgewähltes Element auf den anderen der beiden Schwellwertpegel mittels einer Einrichtung einstellbar
ist, welche die den ersten und zweiten Bitleitungen des ausgewählten Elementes zugeordneten Schaltvorrichtungen
auf das genannte eine Potential und die den Bitleitungen der nicht gewählten Elemente zugeordneten
Schaltvorrichtungen auf das andere der beiden
209817/1364
Potentiale koppelt und zugleich der Wortleitung des gewählten Elementes eine zweite Spannung zuführt, die
größer als ein gegebener Referenzwert in Bezug auf das genannte eine Potential und so bemessen ist, daß
das gewählte Element leitend wird; und daß die zweite Spannung und das andere der beiden Potentiale ungefähr
gleich groß sind.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet,
daß die zum Einstellen des Schwellwertpegels auf einen der beiden Pegelwerte dienende Einrichtung an das gemeinsame Substrat
das gleiche Potential anlegt, das den Bitleitungen zugeführt wird.
3· Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das eine der beiden Potentiale ein Referenzpotential ist, welches negativer als die eine und positiver als die andere der ersten
und zweiten Spannungen ist und an das gemeinsame Substrat angelegt wird.
4. Speicher nach einem der vorangehenden Ansprüche, da durch
gekennzeic hnet, daß jede der Schaltvorrichtungen (S11 usw.) zwei Transistoren
(12, 14) enthält, von denen der eine die Bitleitung (B.) an das eine der beiden Potentiale und der andere
Transistor die Bitleitung an das andere Potential klemmt.
209817/1364
5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß die Transistoren
Feldeffekttransistoren sind, die eine zweite Isolierschicht
zusätzlich zur Oxidschicht zwischen Steuerelektrode und Substrat haben.
6. Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß
j^les der Halbleiterelemente ein Transistor eines
solchen Typs ist, daß er beim Anlegen einer ersten
k Spannung, die größer als ein gegebener Referenzwert
ist, zwischen seiner Steuerelektrode und seinem Substrat in einer Richtung, bei der er leitend wird,
einen ersten Schwellwertpegel hat, während er beim Anlegen einer zweiten Spannung, die größer ist als
ein gegebener Referenzwert, zwischen seiner Steuerelektrode
und seinem Substrat in einer Richtung, bei der er gesperrt wird, einen zweiten Schwellwertpegel
aufweist.
7. Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß
die Halbleiterelemente MNOS-Elemente (Metall-Nitrid-
) Oxid-Halbleiterelemente) sind.
209817/1364
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8171370A | 1970-10-19 | 1970-10-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2152109A1 true DE2152109A1 (de) | 1972-04-20 |
DE2152109B2 DE2152109B2 (de) | 1974-11-28 |
DE2152109C3 DE2152109C3 (de) | 1975-07-17 |
Family
ID=22165910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2152109A Expired DE2152109C3 (de) | 1970-10-19 | 1971-10-19 | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz |
Country Status (9)
Country | Link |
---|---|
US (1) | US3720925A (de) |
JP (1) | JPS523701B1 (de) |
BE (1) | BE774112A (de) |
CA (1) | CA961159A (de) |
DE (1) | DE2152109C3 (de) |
FR (1) | FR2111709B1 (de) |
GB (1) | GB1363509A (de) |
NL (1) | NL182922C (de) |
SE (1) | SE379444B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882469A (en) * | 1971-11-30 | 1975-05-06 | Texas Instruments Inc | Non-volatile variable threshold memory cell |
US3851317A (en) * | 1973-05-04 | 1974-11-26 | Ibm | Double density non-volatile memory array |
DE2403599B1 (de) * | 1974-01-25 | 1975-02-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Kennungsgeber für Fern- oder Datenschreiber |
US4091360A (en) * | 1976-09-01 | 1978-05-23 | Bell Telephone Laboratories, Incorporated | Dynamic precharge circuitry |
DE2843115A1 (de) * | 1978-10-03 | 1980-04-17 | Plessey Handel Investment Ag | Betriebsverfahren fuer eine transistor- speichermatrix |
US4291391A (en) * | 1979-09-14 | 1981-09-22 | Texas Instruments Incorporated | Taper isolated random access memory array and method of operating |
US4866432A (en) * | 1986-04-25 | 1989-09-12 | Exel Microelectronics, Inc. | Field programmable matrix circuit for EEPROM logic cells |
DE3934303C2 (de) * | 1988-10-15 | 2001-01-25 | Sony Corp | Adreßdecoder für nichtflüchtige Speicher |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1499444A (fr) * | 1966-09-16 | 1967-10-27 | Constr Telephoniques | Matrice de circuits logiques intégrés |
US3529299A (en) * | 1966-10-21 | 1970-09-15 | Texas Instruments Inc | Programmable high-speed read-only memory devices |
US3508211A (en) * | 1967-06-23 | 1970-04-21 | Sperry Rand Corp | Electrically alterable non-destructive readout field effect transistor memory |
US3582908A (en) * | 1969-03-10 | 1971-06-01 | Bell Telephone Labor Inc | Writing a read-only memory while protecting nonselected elements |
US3579204A (en) * | 1969-03-24 | 1971-05-18 | Sperry Rand Corp | Variable conduction threshold transistor memory circuit insensitive to threshold deviations |
JPS4844585B1 (de) * | 1969-04-12 | 1973-12-25 | ||
US3649848A (en) * | 1970-12-03 | 1972-03-14 | Rca Corp | Voltage translation circuit for mnos memory array |
-
1970
- 1970-10-19 US US00081713A patent/US3720925A/en not_active Expired - Lifetime
-
1971
- 1971-09-01 CA CA121,938A patent/CA961159A/en not_active Expired
- 1971-10-15 GB GB4800071A patent/GB1363509A/en not_active Expired
- 1971-10-18 SE SE7113161A patent/SE379444B/xx unknown
- 1971-10-18 BE BE774112A patent/BE774112A/xx unknown
- 1971-10-18 JP JP46082374A patent/JPS523701B1/ja active Pending
- 1971-10-18 NL NLAANVRAGE7114285,A patent/NL182922C/xx not_active IP Right Cessation
- 1971-10-19 DE DE2152109A patent/DE2152109C3/de not_active Expired
- 1971-10-19 FR FR7137537A patent/FR2111709B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL182922B (nl) | 1988-01-04 |
GB1363509A (en) | 1974-08-14 |
NL182922C (nl) | 1988-06-01 |
DE2152109B2 (de) | 1974-11-28 |
FR2111709A1 (de) | 1972-06-09 |
US3720925A (en) | 1973-03-13 |
NL7114285A (de) | 1972-04-21 |
JPS523701B1 (de) | 1977-01-29 |
BE774112A (fr) | 1972-02-14 |
SE379444B (de) | 1975-10-06 |
FR2111709B1 (de) | 1977-08-05 |
AU3466571A (en) | 1973-04-19 |
CA961159A (en) | 1975-01-14 |
DE2152109C3 (de) | 1975-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2154024C3 (de) | ||
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE1499843A1 (de) | Speicherzelle | |
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE3131302A1 (de) | "nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff" | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE2311994A1 (de) | Latenzbildspeicher | |
DE2129687C3 (de) | Digitale Speicherschaltung | |
DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE2754987C2 (de) | Halbleiter-Speichervorrichtung | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2153284A1 (de) | Speichermatrix | |
DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE2359153C2 (de) | Integrierte Treiberschaltung | |
DE2255210A1 (de) | Datenspeicherschaltung | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
DE3100129A1 (de) | "halbleiterspeicher mit auffrischschaltung" |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |