DE2152109B2

DE2152109B2 - Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz

Info

Publication number: DE2152109B2
Application number: DE2152109A
Authority: DE
Inventors: Edward Charles Hightstown N.J. Ross (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1970-10-19
Filing date: 1971-10-19
Publication date: 1974-11-28
Also published as: CA961159A; NL182922C; BE774112A; DE2152109C3; GB1363509A; NL182922B; SE379444B; US3720925A; FR2111709B1; NL7114285A; FR2111709A1; DE2152109A1; JPS523701B1; AU3466571A

Description

han Art bekannt, der jedoch nicht zufriedenstellend arbeitet. Er ist in Fig. l dargestellt. Es bandelt sich um ein Speicherfeld mit Wortstruktur, das mit bistabilen P-Kanal-MNOS-Transistoren QU, Q13, ß 31, Q 33 arbeitet, deren Schwellwertspou- »ung Vt dadurch auf einen hohen Scbwellwertpegel γ_τη eingestellt wird, daß zwischen die Steuerelektrode und das Substrat der Transistoren eine große negative Vorspannung (—25 V) angelegt wird.

Die Betriebsweise der bekannten Schaltung gemäß F i g. 1 wird am besten durch die in F i g. 2 dargestellten Schwingungsf armen verständlich. In Fig. 1 wird in folgender Weise ein Löschzyklus eingeleitet. An die Steuerelektrode der Transistoren Q_{A v} Q_A3 wird ein Lese-Schreib-Impuls mit negativer Amplitude angelegt, wodurch die Abflußleitungen B_{0 v} B₀ ₃ auf Massepotential gelegt werden. Gleichzeitig kann den QueUeoleitungen B_{s y} und B_{s a} gemäß F i g. 2 dadurch Massepotential zugeführt werden, daß an die Punkte B₀₁ und B₀ 3 eine negative Spannung angelegt wird, ao wodurch die Transistoren Q₅₁ und Q₅₃ eingeschaltet (leitend) werden. Wenn beispielsweise iie Quellenleitungen J3_Sl, J5_S3, die Abflußleitungen B_0v B₀₃ und das Substrat eines Transistors Massepotential erhalten und ein großer positiver Impuls an eine Wortleitung wie z. B. W₁ angelegt wird, schalten beispielsweise die Transistoren Q_n und Q₁₃ in einen Zustand niedriger Schwellwertspannung V_TL um.

Nach dem Löschzyklus werden in einem Schreibzyklus Informationen im Speicherfeld gespeichert, wozu ausgewählte Speicherelemente eines Wortes in den Zustand hoher Schwellwertspannung V_TH eingestellt werden. Wie jedoch gezeigt werden wird, geschieht dies unter Inkaufnahme des Nachteils, daß durch die eingestellten Transistoren ein Dauer- oder Ruhestrom fließt. Während des Schreibzyklus geht der Lese-Schreib-Impuls (vgl. F i g. 2) auf 0 Volt zurück, wodurch die Abflußleitungen B_{0 v} B₀₃ ein negatives Potential erhalten, da sie über die Impedanzwege der Transistoren Q_{0 v} Q₀₃ wieder auf — V_DD Volt gelegt werden. Diese Transistoren Qd _v Qd 3 arbeiten in der Schaltung als Dioden, da die Steuerelektroden direkt mit den Abflußelektroden verbunden sind. Nun sei beispielsweise angenommen, daß der Transistor Q₁₃ in den K_rH-Zustand umgeschaltet werden soll und die übrigen Transistoren ungestört bleiben sollen. Um den Transistor Q₁₃ in den V_TH-Zustand einzustellen, wird ein negativer Impuls (—25 V) an die Wortleitung W₁ angelegt, und theoretisch müßten die Quellen- und Abflußbereiche (B₅ 3- und B₀.,-Leitungen in Fig. 2) auf OVoIt gelegt werden. Aus Fig. 1 geht jedoch hervor, daß die B₀₃-Leitung ein negatives Potential hat, wenn der Lese-Schreib-Impus auf OV ist. Zur Einschaltung des Transistors Q₅₃ wird eine negative Spannung (-10V) angelegt, wodurch die ß_S3-Leitung auf Massepotential gelegt wird. Dies hat zur Folge, daß ein Strom von der gemeinsamen Masseklemme durch den Transistor Q₆₃, durch das vom Transistor Q₁₃ gebildete Speicherelement und durch die vom Transistor Q₀₃ gebildete Diode zur - V₀₀-Klemme fließt. Der durch die Transistoren Q₁₃ und Q₅₃ fließende Strom hat einen Spannungsabfall und ein entsprechendes Potentb.1 an den Punkten B₀₃ und B₅₃ zur Folge. Damit diese Spannungsabfälle nicht so groß werden, daß si? den zum Einstellen dieser Transistoren benötigten Differenzspannungspegel beeinträchtigen, muß in der bekannten Schaltung ein Impedanzweg zwischen Masse und einer Betriebsspannungsquelle vorbanden sein, durch welchen ein Ruhestrom fliebt. Dadurch, daß dieser leitende Weg vorhanden ist, ergeben sich zahlreiche Probleme, von denen einige erläutert werden sollen:

1. Damit beim obigen Beispiel die J3_fl .,-Leitung wenigstens nahezu auf Massepotential gehalten wird, muß die Impedanz des Stromweges (des Leituogspfades) des Transistors Q₀ ₃ viel größer sein als die Serienimpedanz der Stromwege der Transistoren Q₁₃ und Q₆₃. Ein stabiles Massepotential auf der B₀₃-Leitung ist daher unmöglich, denn ihr Potential ist eine Funktion der Impedanzverhältnisse. Da die Impedanz des Transistors Q_{0 a} größer sein muß als die Serienimpedanz der Transistoren Q₁₃ und Q_M, muß dieser Transistor Q_Ds ferner körperlich kleiner sein als die anderen Transistoren. Infolgedessen müssen die Impedanz und Größe der Bauelemente gesteuert werden, was eine erhebliche Beschränkung bedeutet. Außerdem verlangt die Treiberschaltung eins untere Grenze für die Größe des νοκ: Transistor Q₁₃ gebildeten bistabilen Elementes, das au* Gründen der Pakkungsdichte kleinstmöglich sein sollte. Bei der bekannten Schaltung wird also die Konstruktion eines Speicherfeldes in LSI-Schaltungstechnik, bei der die Verwendung der körperlich kleinstmöglichen Bauelemente ein Hauptkriterium ist, erheblich behindert.

2. die ausgewählten Elemente leiten während des Schreibzyklus, was bedeutet, daß durch den Kanal ein Strom fließt und am Kanal somit eine Spannung abfällt. Dies hat zur Folge, daß die Spannung zwischen der Steuerelektrode und den verschiedenen Stellen längs des Kanals nicht überall gleich groß ist und die die Schwellwertspannung bestimmenden traps (Fangstellen) nicht gleichmäßig geladen werden.

3. Während des Schreibzyklus wird jedes gewählte Element einen Ruhestrom führen. In einem großen Speicherfeld können diese Ströme eine beträchtliche Verlustleistung verursachen und, was noch schlimmer ist, eine Wärmeentwicklung auf dem Speicherchip, die bei der Konstruktion einer LSI-Speicherschaltung hoher Packungsdichte sehr hinderlich ist.

Aufgabe der Erfindung ist, eine Speichermatrix mit nur einem Bauelement pro Speicherplatz anzugeben, das die oben erläuterten verschiedenen Nachteile der vorstehend beschriebenen bekannten Anordnung insbesondere dadurch vermeidet, daß die Bauelemente während eines Schreibzyklus praktisch nicht leitend sind.

Die Erfindung löst diese Aufgabe durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebene Speichermatrix.

Ein bevorzugtes Ausführungsoeispiel der Erfindung wird nun an Hand der F i g. 3 bis 6 der Zeichnung näher erläutert.

Es zeigt

F i g. 3 das Diagramm einer Schwellwertspannung Vj als Funktion der zwischen der Steuerelek trode eines Transistors und dem Substrat liegender Spannung zur Erläuterung des bistabilen Verhalten; der zur Realisierung der Erfindung verwendetet Transistoren,

Fig. 4 a die schematische Darstellung eine Matrixfeldes und seiner Treiberschaltung gemäl einem Ausfuhrungsbeispiel der Erfindung,

Fig.4b einen transistorbestückten Schalter, wi er zur Realisierung der Erfindung verwendet werde kann,

Pig. 5 einige der in der Anordnung nach Fig. 4a die Schwellwertspannung der Hysteresiskurve in auftretenden Schwingungsformen und ähnlicher Weise nach unten, und F₇- nimmt den Wert

Fig.6a, 6b, 6c, 6d und 6e schematische Dar- F_7x an. Wird V_oss dann auf OVoIt herabgesetzt, Stellungen eines typischen Speicherelementes des verbleibt F₇- auf dem Wert F₇^.
Feldes unter verschiedenen Vorspannungsbedin- 5 Es sei darauf hingewiesen, daß die hier betrachteßungen. ten MNOS-Transistoren analoge Bauelemente sind,

Die zum Realisieren der Erfindung verwendeten die auf eine Anzahl von Schwellwertzuständen ein-Halbleiterelemente haben eine variable Schwellwert- gestellt werden können. Beispielsweise kann durch spannung, die dadurch auf einen von zwei oder Anlegen einer F^-Spannung, die größer ist als mehreren Werten eingestellt werden kann, daß zwi- io PW(K₀,), der p-leitende Transistor auf einen Frischen der Steuerelektrode und dem Substrat des EIe- Zustand eingestellt werden, wie er in F i g. 3 dargementes eine Spannung angelegt wird, die größer ist stellt ist. Statt dessen kann der p-leitende Transistor als eine gegebene Amplitude. Sie halten die Schwell- durch Anlegen einer F_oss-Spannung, die negativer wertspaoflung F₇-, auf die sie eingestellt werden, für als V_RBF (F₀ „) ist, auch auf einen V_TH '-Zustand geeine beträchtliche Zeitdauer bei. Zu Halbleiterele- 15 maß F i g. 3 eingestellt werden. Für die meisten prakmenten dieser Art zählen bistabile Feldeffekttran- tischen Anwendungsfälle logischer Verknüpfungen sistoren vom MlS-Typ (Metall-Isolator-Halbleiter), werden die zwischen der Steuerelektrode, dem Subin denen Ladung speicherbar ist. strat und den Hauptelektroden der Bauelemente an-

Ein bevorzugtes, aber nicht einschränkendes Bei- gelegten Spannungen auf spezielle Potentialwerte spiel für einen Transistor dieser Art ist ein MINOS- ao (± V) beschränkt, so daß die Bauelemente nur einen Transistor, dessen Isolierschicht eine Doppelschicht von zwei der vielen möglichen Schwellwertzustände aus Silicium-Nitrid und Silicium-Dioxid ist. Dieser annehmen. Es ist zu beachten, daß bei n-leitenden Transistor kann nach den bei MOS(Metall-Oxid- Transistoren eine F_ss-Spannung, die negativer ist als Halbleiter-)Transistoren üblichen Methoden herge- V_Ki_F (in einer Richtung, bei der der Transistor gestellt werden, abgesehen davon, daß unmittelbar vor 35 sperrt wird), das Bauelement in einen Zustand niedrider Metallisierung die Steuerelektrodenoxidschicht ,jer Schwcllwertspannung einstellt, eine F_ss-Spansehr dünn gemacht und eine Nitridschicht zwischen nung, die positiver ist als V_R%_P (in einer Richtung, dem Siliciumdioxid und der Steuerelektrode nieder- bei der das Bauelement stärker leitend wird) dagegen geschlagen wird. Erste und zweite Elektroden des in einen Zustand hoher Schwellwertspannung,
hierdurch entstehenden Transistors, der entweder 30 Speicherfelder gemäß der Erfindung können M vom p- oder η-Typ sein kann, begrenzen die Enden Worte von jeweils /Bits haben, wobei M und / ganze eines Stromweges. Zur Steuerung der Leitfähigkeit Zahlen größer als 1 sind und gleich oder ungleich im Stromweg dient eine Steuerelektrode. Der Tran- sein können. In Fig.4a ist zur Vereinfachung eine sistor hat die gleichen allgemeinen Eigenschaften wie Anordnung gemäß der Erfindung dargestellt, bei der ein gewöhnlicher MOS-Transistor, jedoch erlaubt die 35 M = J = 2. Jeder Bitplatz enthält einen einzigen biisoherende Nitridschicht über der dünnen Oxidzone stabilen Transistor, der mit T_UJ bezeichnet ist, wodie Speicherung von Ladung an oder in der Nähe der bei M die Wortposition und / die Bitposition defi-Grenzfläche zwischen den beiden Isolatoren, was die nieren. Die Transistoren, die eine Spalte (ein Wort) in F i g. 3 dargestellte Charakteristik zur Folge hat. bilden, sind mit ihren Steuerelektroden gemeinsam an

F i g. 3 ist eine idealisierte Darstellung der Hyste- 40 eine Wortleitung angeschlossen. Die eine Zeile bilresiskurve der Schwellwertspannung F₇- eines typi- denden Transistoren (die alle die gleiche Bitsignifischen p-leitenden Halbleiterelementes der oben er- cance haben) sind mit ihren Quellenelektroden an läuterten Art als Funktion der angelegten Steuerelek- eine mit B_n bezeichnete erste Bitleitung und mit troden-Substrat-Spannung F_oss. Die Schwellwert- ihren Abflußelektroden an eine mit B₁₂ bezeichnete spannung F₇- ist definiert als die Steuerelektroden- 45 zweite Bitleitung angeschlossen, wobei / sich wieder spannung, bei der im Stromweg des Transistors ein auf die Bitsignificance der Zeile bezieht.
Strom zu fließen beginnen kann. Die mit F_7x bzw. Jede Bitleitung ist an einen einpoLgen Umschaltet

V_Tn bezeichneten Punkte stellen den niedrigen bzw. S_n, S₁₂ angeschlossen, damit an die Bitleitung enthohen Wert von F₇- dar. F_7x kann beispielsweise weder Massepotential oder ein — F-Potential ange-—2 Volt und F₁₇, —6 Volt betragen. Die Referenz- 50 legt wird. Während der weiter unten erläuterter spannungen V„%_F und V_RBF bezeichnen die Steuer- Lösch-und Schreibzyklen werden die Umschalters,·, elektroden-Quellen-Spannungen, bei denen der Tran- und S₁₂ gleichzeitig betätigt, so daß sie beide auf den sistor seinen Zustand ändert Der Wert von V_REF gleichen Potentialwert zurückkehren. Dadurch wire und V_REF hängt von dem jeweils verwendeten spe- erreicht, daß zwischen den beiden Bitleitungen eine) ziellen Bauelement ab, doch sei im vorliegenden Fall 55 Zeile praktisch kein Potentialunterschied besteht unc angenommen, daß er zwischen —15 Volt und demgemäß praktisch kein Strom fließt Es sei daraui + 15 Volt liegt hingewiesen, daß während des Schreibzyklus, obwoh

Ein Wert von F_GSS, der (für eine gegebene Im- die Schalter gleichzeitig betrieben werden, die Schalpulsdauer) kleiner ist als V^ oder V_Rj,_F, hat keinen ter unabhängig gesteuert werden und das Potentia Einfluß auf die Schwellwerteinstellung des Halbleiter- 60 auf den Bitleitungen unabhängig von der Impedanz elementes gemäß F i g. 3. Wenn jedoch F₇- zunächst oder dem Impedanzverhältnis der Schalter ist
F₇₇. ist und F_ßSS größer und negativer gemacht wird Wie in Fig. 4b dargestellt ist, können die ein

als V_Rg_F, folgt die Schwellwertspannung der Hyste- poligen Umschalter ein komplementärer Invertei resiskurve in Fi g. 3 nach oben und nimmt den Wert sein, dessen zwei Transistoren 12,14 mit ihren Ab F™ an. Wenn und falls V_GSS anschließend auf 0 Volt 65 flußelektroden gemeinsam an die Bitleitung und mi herabgesetzt wird, bleibt F₇- auf V_TH eingestellt Falls ihren Steuerelektroden gemeinsam an eine Steuer die Schwellwertspannung zunächst V_T„ ist und F_css signalquelle angeschlossen sind, während die Quell« größer und positiver als V_Ri_F gemacht wird, folgt des p-leitenden Transistors 12 an Masse und di<

7 8

3uelle des η-leitenden Transistors 14 an einer Span- nehmen, da zwischen seiner Steuerelektrode (—Κ tiung - V liegt. Volt) und dem Substrat (Massepotential) die Span-Die Betriebsweise ist für alle Spalten gleich. An nung — V angelegt wird. Eine genauere Untersuchung Hand der in F i g. 5 dargestellten Schwingungskurven zeigt jedoch, daß das der Steuerelektrode zugeführte wird nur die Betriebsweise der willkürlich heraus- 5 — F-Potential einen Stromweg zwischen Quelle und gegriffenen Spalte 1 beschrieben werden. Zuerst wird Abfluß schafft. Da Quelle und Abfluß beide auf ein impuls mit der Amplitude + V an die dem Wort 1 — V Volt liegen, beträgt auch das Potential des entsprechende Wortleitung W_x angelegt, und alle Bit- Stromweges — V Volt. Über den Isolierschichten liegt leitungen By₁, B; j werden durch Umlegen der Bit- also keine große Spannung, so daß der Transistor in leitungsschalter an die Massepotentialklemme auf 10 seinem zuvor eingestellten Zustand V_TL verbleibt. Massepotential zurückgebracht. (Beim Löschen wird Der Transistor T₁₂ wird also ebenso wenig gestört überall eine »1« eingeschrieben). Da die Halbleiter- wie die Elemente aller anderen Speicherplätze in der elemente alle p-leitend sind, bewirkt das Anlegen gleichen Spalte (welche die gleiche Wortleitung eines positiven Impulses an die Steuerelektrode, der haben wie T₁₁). Da auch hier Quelle und Abfluß auf bezüglich des Substrates größer ist als ein gegebener 15 dem gleichen Potential gehalten werden, fließt kein Referenzwert, wie in F i g. 6 a dargestellt ist, daß alle Strom durch das Bauelement.
Elemente der Spalte in ihren Zustand niedriger Der Transistor T_n, der zur gleichen Zeile gehört Schwellwertspannung V_TL geschaltet werden. Da an wie der Transistor T₁₁, liegt mit Steuerelektrode, Subdie W_t-Leitung die Spannung +V, an die übrigen strat, Quelle und Abfluß an Masse. Dieser in F i g. 6 d Wort- und Bitleitungen jedoch Massepotential ange- ao dargestellte Vorspannungszustand hält den Transistor legt werden, bleiben die Transistoren der übrigen ungestört.

Spalten des Feldes ungestört, denn alle ihre Elek- Der Transistor T₂₂, der mit dem Transistor T₁₂ die troden werden auf dem gleichen Potential gehalten, gleiche Zeile teilt, liegt mit seiner Steuerelektrode und wie in F i g. 6 d gezeigt ist. dem Substrat an Masse, mit seinen Quellen- und Ab-Es sei nun angenommen, daß das Element T₁₁ so »5 flußelektroden dagegen an — V-VoIt, wie in Fig.6e eingestellt werden soll, daß seine Schweliwertspan- gezeigt ist. Bei diesem Vorspannungszustand beträgt nung auf den hohen Wert V_TH geschaltet wird. Der die Steuerelektroden-Substratspannung V_GSS nahezu Tiansistor T₁₁ muß geschaltet werden, während der OVoIt, und über den Quellen-Substrat- und Abfluß-Transistor T_n im F_ri-Zustand verharrt und die Substrat-Übergängen liegt eine Spannung von übrigen Elemente des Feldes ungestört bleiben. Zum 30 — V Volt. Diese Spannung oder Potentialdifferenz Einstellen des Transistors T₁₁ auf den V_rw-Wert wird ruft ein elektrisches Feld hervor, dessen Wirkung eine Spannung von 0 Volt an das Substrat und die praktisch auf den Übergang zwischen den die Quelle, Bitleitungen B₁₁ und B₁₂ angelegt, während die Span- den Abfluß und das Substrat bildenden P-Zonen benung — V an die Wortleitung W. angelegt wird. Der schränkt ist. Das Potential des Stroniweges zwischen negative Potentialwert des Impulses mit der Ampli- 35 Quelle und Abfluß bleibt nahe bei Masse, und der tude — V bewirkt an der Steuerelektrode eine Vor- Transistor wird nicht gestört.

spannung bezüglich des Substrates, die größer ist als Somit kann eine Information in ausgewählten der gegebene Referenzwert V_Ri_r und die Rückstel- Halbleiterelementen eingeschrieben und gespeichert lung des Transistors in seinen Zustand hoher Schwell- werden, ohne daß der Zustand irgendeines der nicht wertspannung gewährleistet. 40 gewählten Elemente beeinflußt wird. Es wurde ferner Der Zustand der Rückstellungsvorspannung des gezeigt, daß durch Betätigung der beiden mit den Transistor T₁₁ ist in Fig. 6b dargestellt, wo an die beiden Bitleitungen jeder Zeile verbundenen Schalter Steuerelektrode des Transistors die Spannung — V im Gleichlauf (d. h., daß sie immer an Klemmen mit angelegt wird, während seine Quelle, sein Abfluß und gleichem Potential gelegt werden) die Elemente einSubstrat wieder an Masse gelegt werden. Bei diesem 45 gestellt werden können, ohne daß irgendein Gleich-Vorspannungszustand ist zwischen der Steuerelek- gewichtszustand- oder Ruhestrom fließt. Es ergibt trode und dem Substrat ein elektrisches Feld vor- sich also praktisch keine entsprechende Ruheverlusthanden, das über die Länge des Stromweges (leiten- leistung im Lösch- und Schreibzyklus des Speichers, den Pfades) zwischen den Abfluß- und Quellenzonen Durch Verwendung eines einpoligen Umschalters des Transistors gleichmäßig ist. Es sei wieder darauf 50 oder einer äquivalenten Vorrichtung pro Bitleitung hingewiesen, daß kein Dauer-oder Ruhestrom fließt, da und durch den Gleichlauf betrieb der Schalter wäh-Quelle und Abfluß auf dem gleichen Potential liegen. rend des Lösch- und Schreibzyklus ergibt sich eine Nach der Einstellung des Transistors T₁₁ auf V_TH beträchtliche Verbesserung gegenüber den Anordbleiben die übrigen Elemente des Speicherfeldes un- nungen bekannter Art. Es sei darauf hingewiesen, gestört. Insbesondere ist festzustellen, daß keines der 55 daß bei der eingangs erläuterten bekannten Anordnicht gewählten Elemente, welche zur gleichen Spalte nung mit zwei Bitleitungen die eine von ihnen mit oder zur gleichen Zeile gehören wie der gewählte einer zu einem einpoligen Umschalter äquivalenten Transistor T₁₁, beeinflußt wird. Vorrichtung, die andere Bitleitung jedoch mit einem Die Steuerelektrode des Transistors T₁₂, der mit Verbindungspunkt gekoppelt ist. An den Verbindern Transistor T₁₁ die gleiche Wortleitung teilt, ist 60 dungspunkt ist hierbei eine Schaltung angeschlossen, mit der Wj-Leitung verbunden, so daß ihm die Span- deren Äquivalent ein einpoliger Ein-Aus-Schalter ist, nung — V zugeführt wird. Um zu verhindern, daß der dazu dient, den Verbindungspunkt auf Massedieser Transistor T₁₂ semen Zustand ändert, wird potential zu klemmen, und eine Impedanz, welche mittels der Schalter S₂₁, S₂₂ die Spannung — V an den Verbindungspunkt mit einer Betriebsspannungsseine Quelle und seinen Abfluß angelegt. Der Vor- 65 quelle koppelt.

spannungszustand des Transistors ist in F i g. 6 dar- Die in einem Speicherfeld gemäß der Erfindung gegestellt. Beim ersten Blick könnte man meinen, der speicherte Information kann zerstörungsfrei wort-Transistor T₁₂ würde ebenfalls den F_Tff-Zustand an- weise (d. h. ein Wort zu einer gegebenen Zeit) ge-

isen werden. Hierfür wird eine Lesespannung V_R an ie gewählte Wortleitung angelegt, die größer ist als TL, jedoch kleiner als V_TH (V_TL<V_R<V_TH), ährend an die Bjj-Leitungen die Spannung von Volt und an die B_i2-Leitungen eine Spannung von

10

typisch — 5VoIt angelegt wird. Wenn gemäß dem oben beschriebenen Beispiel T₁₁ auf V_Tli und T₁₂ auf V_TL eingestellt werden und V_R an die Wortleitung W₁ angelegt wird, wird der Transistor T₁₂ leitend, während der Transistor T_n gesperrt bleibt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Speichermatrix mit einem Feldeffekt-Halbleiterbaueleraent mit veränderbarem SchweUwert je Speicherplatz, mit einem gemeinsamen Substrat für die in Zeilen und Spalten angeordneten Bauelemente, mit den Spalten zugeordneten, jeweils an die Steuerelektroden sämtlicher Bauelemente der betreffenden Spalte angeschlossenen Wortleitungen, mit den Zeilen zugeordneten Paaren von an die Quellen- bzw. Abflußelektroden aller Bauelemente de? betreffenden Zeile angeschlossenen Bitleitungen, und mit einer Anzahl von Schaltern, durch welche ein vorbestimmtes Potential an jeweils eine andere Bitleitung anlegbar ist, dadurch gekennzeichnet, daß mit jedem Schalter (S₁₁ usw.) an die betreffende Bitleitung (B₁₁ usw.) entweder ein erstes oder ein zweites Bitleitungspotential anlegbar ist, daß die Bauele- ao mente (T₁₁ usw.) einer Spalte durch Anlegen des ersten Bitleitungspotentials an jedes Paar von Bitleitungen über die jeweiligen Schalter und gleichzeitiges Anlegen eines ersten Wortleitungspotentials an die Wortleitung der Spalte, das sich vom ersten Bitleitungspotential in einer gegebenen Polaritätsrichtung um einen gegebenen Betrag unterscheidet, auf einen ersten Schwellwert einstellbar sind, und daß wenigstens ein ausgewähltes Bauelement der Spalte durch Anlegen des ersten Bitleitungspotentials an die Bitleitungen der das ausgewählte bauelement enthaltenden Zeile und des zweiten Bitleitungspotent'^ls an die Bitleitungen sämtlicher nicht gewählter Bauelemente der Spalte über die jeweiligen Schalter und gleichzeitiges Anlegen eines zweiten Wortleitungspotentials an die Wortleitung der Spalte, welches sich vom ersten Bitleitungspotential um einen gegebenen Betrag in der entgegengesetzten Polaritätsrichtung unterscheidet, auf einen zweiten Schwell- wert einstellbar ist.

2. Speichermatrix nach Ansprach 1, dadurch gekennzeichnet, daß an das gemeinsame Substrat eine Spannung angelegt ist, die gleich dem ersten Bitleitungspotential ist.

3. Speichermatrix nach Ansprach 1, dadurch gekennzeichnet, daß das erste Bitleitungspotential ein Bezugspotential ist, auf dem das Substrat gehalten wird, und daß das eine der beiden Wortleitungspotentiale negativer ist als das Bezugspotential, während das andere Woirtleitungspotential positiver ist.

4. Speichermatrix nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jeder Schalter (S₁₁ usw.) einen komplementären Inverter (10) enthält.

5. Speichermatrix nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jedes Feldeffekt-HalbleiterbauelementiTjj usw.) ein Transistor ist, der zwischen seiner Steuerelektrode und dem Substrat sowohl eine Isolierschicht als auch eine Oxidschicht hat.

6. Speichermatrix nach Anspruch 5, dadurch gekennzeichnet, daß jedes der Feldeffekt-Halbleiterbauelemente ein MNOS-Transistor ist.

Die Erfindung betrifft eine Speicherraatrix mit einem Feldeffekt-HalWeiterbaueleme« mit veränderbarem Schwellwert je Speicherplatz, mit einem gemeinsamen Substrat für die to Zeilen und Spalten angeordneten Bauelemente, mit den Spalten zugeordneten, jeweils an die Steuerelektroden sämtlicher Bauelemente der betreffenden Spalte angeschlossenen Wortleitungen, mit den Zeilen zugeordneten Paaren von an die Quellen- bzw. Abflußelektroden aller Bauelemente der betreffenden Zeile angeschlossenen Bitleitungen, und mit einer Anzahl von Schaltern, durch welche ein vorbestiramtes Potential an jeweils eine andere Bitleitung anlegbar ist

Bei den meisten gegenwärtig verfügbaren HaIbleiterspeichera werden für die Speicherplätze zur Informationsspeicherung jeweils bistabile Halbleiterkreise verwendet Diese bistabilen Kreise, die gewöhnlich wegen deren hohen Impedanz aus Feldeffekttransistoren mit isolierter Steuerelektrode aufgebaut werden, haben den Nachteil, daß öe mindestens zwei Elemente benötigen. Da für Datenverarbeitungsanlagen jedoch ein zunehmender Bedarf nach erhöhter Speicherkapazität und zugleich minimalem Leistungs- und Raumbedarf besteht, ist ein Halbleiterspeicher zweckmäßig, bei dem pro Speicherolatz nur ein einziges Element erforderlich ist. Hierfür bietet sich der MNOS(Metall-Nitrid-Oxid-Silicium-)Transisto? als Speicherelement an. Er kann zwei stabile Zustände annehmen und nach Art einer LSI-Schaltung (integrierte Großschaltung) hergestellt werden. Dies ermöglicht die Konstruktion von umfangreichen, jedoch kleinen und wenig aufwendigen Speicherfeldern mit hoher Informationsdichte. Bei der Integrierung von MNOS-Transistoren verwendeten Speicherfeldern treten jedoch zahlreiche Probleme auf. Sie beruhen auf der Tatsache, daß in einer integrierten Schaltung die Transistoren nicht individuell an ihren vier Klemmen (Steuerelektrode, Abfluß, Quelle und Substrat) zugänglich sind. Stattdessen sind die Klemmen jedes Transistors mit einer Vielzahl anderer Transistoren des gleichen Feldes zusammengeschaltet.

Aus diesen MNOS-Transistoren aufgebaute Speichersysteme wurden schon in verschiedener Ausführungsform vorgeschlagen. Sie hatten jedoch stets einen oder mehrere der folgenden Nachteile:

a) Für jeden Transistor oder pro Transistorzeile sind individuelle »Wannen« (well)-Diffusionen erforderlich, damit das Substratpotential für ausgewähte Transistoren im Speicherfeld geändert wird.

b) Das Substrat des gesamten Speicherfeldes muß für den Betrieb gepulst werden.

c) Während des Schreibzyklus fließt in einigen der gewählten Elemente ein großer Dauer- oder Ruhestrom.

d) Pro Informationsbit werden mehr als nur ein Transistor benötigt.

Aus dem Artikel »An Integrated Metal-Nitride-Oxide, Silicon (MNOS) Memory« von Dov Frohman-Bentchkowsky, auf S. 1190 der »IEEE proceedings«, Juni 1969, ist ein Speicher der hier be-