DE2153284C3 - Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente - Google Patents

Description

4, I

(ζ, B. -15 Volt) beaufschlagt werden. Dies hat jedoch den Nachteil, daß die nicht gewählten Transistoren gestört (d. h. an ihren Gitterisolatoren mit einem Impuls von 15 Volt beaufschlagt) werden, so daß die Speichermatrix bestenfalls an der Grenze ihrer Betriebsfähigkeit arbeitet.

Es ist allgemein bekannt, daß ein MNOS-Transistor bei Anlegen eines elektrischen Feldes gegebener Polarität an seinen Isolator in den einen stabilen Zustand und bei Anlegen eines elektrischen Feldes der entgegengesetzten Polarität an seinen Isolator in einen anderen stabilen Zustand gesetzt wird. Jedoch ist der Betrieb von untereinander verschalteten Transistoren, wie z. B. bei einer Matrix, mit ganz erheblichen Schwierigkeiten verbunden. Bei einer Matrix mit Halbleitersubstrat ist das Substrat sämtlichen Transistoren gemeinsam, so daß bei Impulsbeaufschlagung des Substrats sämtliche Transistoren beeinflußt werden. Ferner ist bei einer Matrix das Gitter (die Steuerlektrode) eines gewählten Transistors dem Gitter einiger der nicht gewählten Transistoren gemeinsam und sind Quelle und Abfluß gewählter Transistoren den Quellen und Abflüssen einiger der nichtgewählten Transistoren gemeinsam. Durch Anlegen der für das Setzen eines gewählten Transistors erforderlichen Spatinungen wird jeder andere Transistor der Matrix beeinflußt.

Der Erfindung liegt die Aufgabe zugrunde, ein Speichermatrix anzugeben, in der ein gewähltes Halbleiterbauelement auf einen von zwei stabilen Zuständen eingestellt werden kann, ohne daß dabei irgendein anderes Element der Matrix gestört wird.

Die Erfindung löst diese Aufgabe durch die im kennzeichneten Teil des Patentanspruchs 1 näher angegebene Schaltungsanordnung.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung im einzelnen erläutert. Es zeigt:

Fig. 1 ein Diagramm, das die Schwellenspannung (Vt) in Abhängigkeit von der anliegenden Gitter-Substratspannung für die in der Speichermatrix verwendeten Felueffektbauelemente wiedergibt und die bistabilen Eigenschaften dieser Feldeffektbauelemente veranschaulicht;

Fig. 2 ein Schaltschema einer Speichermatrix mit einer Treiberschaltung gemäß der Erfindung;

Fig. 3 eine Reihe von Signalverläufen, die in der Schaltungsanordnung nach Fig. 2 auftreten;

Fig. 4a, 4b, 4c, 4e und 4f schematische Darstellungen eines typischen Speicherelements der Matrix nach Fi g. 2 unter verschiedenen Vorspannbedingungen, und

Fig. 5 ein Schaltschema einer Speichermatrix gemäß der Erfindung mit Treiberschaltung, wobei die Elemente jedes Wortes auf einem getrennten Substrat gebildet sind.

Die für die erfindungsgemäße Speichermatrix in Frage kommenden Feldeffekt-Bauelemente haben eine veränderliche Schwellenspannung, die dadurch auf einen von zwei vielen möglichen Werten gesetzt oder eingestellt werden kann, daß man zwischen Gitter und Substrat eine Spannung, die eine gegebene Amplitude übersteigt, legt, und die die Schwellenspannung (Vt), auf die sie eingestellt sind, über eine erhebliche Zeitdauer beibehalten. Zu dieser Klasse von Halbleiterbauelementen gehören bistabile Feldeffekttransistoren mit einer MlS-Struktur (MIS = Metall-Isolator-Halbleiter), in der Ladung gespeichert werden kann.

Ein spezielles, jedoch n/jht einschränkendes Beispiel derartiger Transistoren ist ein Transistor, dessen Isolator (Gitterisolator) aus einer Doppelschicht aus Siliciumnitrid und Sniciumdioxyd besteht. Dieser, gewöhnlich als MNOS-Trensistor (MNOS = Metall-Nitrid-Oxyd-Silixium) bezeichnet, kann nach den für die Herstellung von MOS-Transistoren (MOS = Metall-Oxyd-Halbleiter) üblichen Verfahren hergestellt werden, außer, daß man unmittelbar vor der Metallisierung die gitterisolierende Oxydschicht sehr dünn macht und zwischen dem Siliciumdioxyd und dem

ίο Gitter des Transistors eine Nitridschicht arbringt. Der auf diese Weise erhaltene Transistor kann entweder vom p-Typ oder vom η-Typ sein und hat zwei die Enden eines stromleitenden Kanals bildende Hauptelektroden sowie eine Gitterelektrode (Steuerelektrode) zum Steuern der Stromleitung im Kanal. Der Transistor hat die gleichen allgemeinen Eigenschaften wie ein üblicher MOS-Transistor, außer daß die zusätzliche isolierende Nitridschicht über der dünnen Oxydschicht eine Ladungsspeicherung an oder in der Nähe der

ao Grenzfläche zwischen den beiden Isolatoren ermöglicht, so daß der Transistor die Charakteristik nach Fig. I aufweist.

Fig. 1 ist eine idealisierte Darstellung der Hysteresischarakteristik der Schwellenspannutig (Vt) als Funk-

»5 tion der angelegten Gitter-Substratspannung (Voss) eines typischen Transistors der oben genannten Art. Die Schwellenspannung (Vt) ist definiert als diejenige Gitterspannung, bei welcher ein Stromfluß im Kanal des Transistors einsetzen kann. Der Punkt Vtl bezeichnet den unteren oder niedrigen Wert von Vt, und der Punkt Vtu bezeichnet den oberen oder hohen Wert von Vt. Beispielsweise könnest Vtl den Wert —2 Volt und Vth den Wert —6 Volt haben. Die Bezugsspannungen Vrbf und ViSp zeigen diejenigen Gitter-Quellenspannungen an, bei denen der Transistor seinen Zustand ändert. Der Wert von Vrbp und VrEf hängt von dem jeweils verwendeten Bauelement ab; im vorliegenden Fall sei vorausgesetzt, daß dieser Wert zwischen -15 Volt und +15 Volt beträgt.

Ein Wert von Voss (bei gegebener Impulsdauer), der kleiner ist als Vrbp oder Vrbp, beeinflußt die Schwelleneinstellung des Transistors nach Fig. 1 nicht. Wenn dagegen Vt anfänglich gleich Vtl und Kess größer und negativer als VrEp ist, wandert die SchweHenspannung entlang der Hysieresiskurve nach oben, wie in Fig. I gezeigt, und nimmt den Wert von Vth an. Wenn Voss dann später auf O Volt erniedrigt wird, bleibt Vt auf Vth eingestellt. Wenn die Schwellenspannung anfänglich Vth ist und Vgss größer und positiver als VrJp gemacht wird, wandert die SchweHenspannung entlang der Hysteresiskurve nach unten, und Vt nimmt den Wert von Vtl an. Wenn Vgss dann später auf O Volt erniedrigt wird, bleibt Vt und Vtl eingestellt.

Die hier betrachteten MNOS-Transistoren sind Anologelemente, die auf mehrere verschiedene Schwellenzustände eingestellt werden können (wobei die Charakteristik räch Fig. 1 für einen Transistor vom P-Typ gilt)- Beispielsweise kann durch Anlegen einei Spannung Voss (Va^, die größer ist als Κκϊ>, dei gleitende Transistor auf einen Schwellenzustand Vtl eingestellt werden, wie in Fig. 1 gezeigt. Statt desser kann durch Anlegen einer Spannung Voss (Va^), du negativer ist als VrEf, der p-leitende Transistor aul einen Zustand Vth' eingestellt werden, wie in Fig. 1 gezeigt. In der Praxis sind jedoch in den meisten Fäller die zwischen Gitter, Substrat und den Hauptelcktroder

der Transistoren liegenden Spannungen auf bestimmte dessen Ausgänge an die Gitter der Wortleitungsschal-Werte (± V) beschränkt, so dab die Transistoren ter angeschlossen sind.

eweils immer nur einen von zwei der vielen verfüg- Der Decodierer 43 und der Wähler 41 erzeugen an

baren Schwellenzustärtde annehmen. Bei den Tran- ihren Ausgängen unterschiedliche Impulsgruppierunsistoren vom η-Typ wird durch Anlegen einer Spannung 5 gen entsprechend Signalen, die ihren Eingängen 42 Voss, die negativer ist als Vkrv (in Richtung der bzw. 44 von einem Steuerwerk (nicht gezeigt), beiUnterdrückung der Stromleitung), der Transistor auf spielsweise einer elektronischen Rechenanlage oder einen niedrigen Schwellenspannungszustand einge- Datenverarbeitungsanlage zugeleitet werden. Derartige stellt, während bei Anlegen einer Spannung Voss, die Decodierer sind allgemein bekannt und brauchen positiver ist als KnJp (in Richtung einer Erhöhung der »° daher nicht näher erläutert zu werden. Stromleitung), der Transistor auf einen hohen Schwel- Das sämtliche Transistoren der Matrix gemeinsame

lenspannungszustand eingestellt wird. Substrat Sl ist an den Verbindungspunkt der Kanäle

Fig. 2 zeigt eine Speichcrmatrix 40, deren Wort- der Transistoren S_na und S,_Xb angeschlosser,. Das leitung (W₁, If₁), Bitleitungen (B_n, B_n, B_n, A_n) und andere Kanalende des Transistors S,,_e liegt an Masse Substrat Sl wahlweise an entweder einen ersten Schal- 15 (0 Volt), und das andere Kanalende des Transistors tungspunkt mit Null- oder Massepotential oder an S_M& liegt an V Volt. Somit kann, je nachdem, einen zweiten Schaltungspunkt mit einem Potential welcher dieser Transistoren eingeschaltet wird, das v_on _ ν Volt anschaltbar sind. Die Selektion erfolgt Substrat entweder an Masse oder an - V Volt gelegt mit Hilfe von Zweiweg-Schaltern (in beiden Richtun- werden. Diese Transistoren werden von Signal quellen gen stromleitenden Schaltern), dargestellt als gitter- ao 45, 46 gesteuert, die entweder zum Decodierer 43 isolierte Feldeffekttransistoren vom p-Typ, die als oder zum Wähler 41 gehören können. Die Schalter Übertragungsglieder arbeiten. S_n<t und S_n» sind von großer Wichtigkeit, da »ie eine

Die Speichermatrix 40 kann M Wörter aus je j Bits Impulsbeaufschlagung des Substrats ermöglichen, wie enthalten, wobei M und j ganze Zahlen größer als 1 noch erläutert werden wird.

sind und M und j gleich oder verschieden sein können. »5 Die T jnsistorpaare für die verschiedenen Bitlcitun-In Fig. 2 ist der Einfachheit halber M —- i ■-- 2. Jede gen, Wortleitungen und das Substrat erfüllen jeweils Bitstelle besteht aus einem einzigen bistabilen Tran- die Funktion eines einpoligen Umschalters. Selbstsistor Tm), wobei M die Wortstelle (Spalte) und j die verständlich kann man an Stelle der Transistorpaare Bitstelle (Zeile) bezeichnen. Die Transistoren einer auch irgendeine beliebige andere Schaltungsanord-Spalte (Wort) sind jeweils mit ihren Gittern gemeinsam 30 nung, die eine äquivalente Funktion erfüllt, verwenden. an eine Wortleitung angeschlossen. Die Transistoren Da die Arbeitsweise sämtlicher Spalten identisch

einer Zeile (mit sämtlich dem gleichen Bitstellenwert) ist, wird hier willkürlich nur die Spalte 1 an Hand der sind jeweils mit ihren Quellen an eine erste Bitleitung Signalverlaufsdiagramme nach Fig. 3 im einzelnen B)₁ und mit ihren Abflüssen an eine zweite Bitleitung erläutert.

B_it angeschlossen, wobei j sich wiederum auf den 35 Als erstes werden im Zeitintervall t_t bis t_t während Bitstellenwert der Zeile bezieht. des Löschzyklus die Speicherelemente der Spalte 1

Zu jedeT Bitleitung gehören zwei Transistoren sämtlich in den Zustand V_Tl gesetzt. Wie in Fig. 3 Si no und Sf nt, wobei j den Stellenwert der Zeile gezeigt, wird die erste Wortleitung W_x mit Nullpotcnangibt, η angibt, ob es sich um die erste (I) oder die tial beaufschlagt, indem der Transistor S,_r,_e eingezweite (2) Bitleitung der Zeile handelt, α sich auf den 40 schaltet wird, während sämtliche Bitleitungen Oj₁, Transistor bezieht, der mit seinem Kanal zwischen B_fi sowie das Substrat und die ungewählten Wortdie Bitleitung und Nullpotential geschaltet ist, und leitungen (W₁) mit -V Volt beaufschlagt werden, b sich auf denjenigen Transistor bezieht, der mit indem die entsprechenden Schaltertransistoren mit seinem Kanal zwischen die Bitleitung und - V-Poten- dem Index »b«t erregt werden. In Fig. 4a sind die den tial geschaltet ist. 45 einzelnen Transistoren (Γ_η, T₁₁) der Spalt« 1 zuge-

Während des Lösch- und Schreibzyklus sind die führten Spannungen gezeigt. Und zwar liejitt an den Bitleitungen au! das gleiche Potential geschaltet. Dies Gittern NuUspannung, während Abfluß, Quelle und stellt sieber, daß im wesentlichen keine Potential- Substrat der Transistoren mit - V Volt beaufschlagt differenz zwischen den beiden Btöettungen einer Zeile sied. Da die Transistoren p-leitend sind, bewirkt das besteht uad somit im wesentlichen kein StromftuB 5* gegenüber dem Substrat positive elektrische Feld am zwischen ihnen herrscht. Die Schalter arbeiten wählend Gitter, daß die Transistoren der Spalte I auf der des Schreibzyklus in Kaskade, sind jedoch unabhängig niedrigen Schwelfcnspannungszustand (VVt) nacl gesteuert, und die Spannung der Bitleitungen ist unab- Fig. t geschaltet werden.

hängig von der Impedanz oder vom Impedanzverhält- Die Transistoren der nichtgewählten Spalten (T_n

nis der Schalter. Das Ein- und Ausschalten der 55 T_n) sind an ihren sämtlichen Elektroden mit - V VoI Bitleitungs-Transistoischalter wird durch einen Binär- beaufschlagt, wie m Fig. 4b gezeigt Dies stellt sichel ziffernwähler 41 gesteuert, dessen Ausgangsleitungen daß die Transistoren der nichtgewählten Spalten de an die Gitter der Schaltertransistoren angeschlossen Matrix ungestört sind, da alle ihre Elektroden di sind. gleiche Spannung fähren. Wenn somit das Substn

Jede Wortleitnng (IF₁, W^ ist an zwei Transistoren 6» und die nichtgewähtlen Wortleitungen mit einei S*»e und Swmb angeschlossen, wobei m die Stelle Impuls oder einer negativen Spannung beaufschlaj oder Ordnung der Wottteitnng angibt und α sich auf werden, während die gewählten Wortlentnngen a denjenigen Transistor, der mit seinem Kanal zwischen Masse oder NnHpotential gelegt werden, so werd« die Wortleitnng und NnUpotential geschaltet ist, und b dadurch die Spekheriemente der gewählten W01 sich auf denjenigen Transistor, der mit seinem Kanal 65 leitungen in den Zustand Vtl gesetzt zwischen die Wortkitong und - V Volt geschaltet ist. Es sei jetzt angenommen, daB, wie hn Zeitintenn

bezieht. Das Ein- und Ausschalten der Wortteitungs- /₃ bis /₄ des Schreibzyklus nach Figur angedeutet d schalter wird durch einen Decodierer 43 gesteuert. Speicherelement oder der Transistor T_n gesetzt od

iiesiia-lse«

iiase«

müssen die umgekehrten JwJgJ** _{4c ver}. beschallung K VolMst was ™« _{daher die}

wie für das Schalten auf Vtl- BeiJj¹ «^f _{ein ein}. ao von 30 Vo ^^tr*8^e" *^an _oder die Quellen-Gitteranschaulichten Vofspann»ngszustand^teh^e ^ Abfluß-Quellenspannung oder ^ ^ ^ ^

tf-Ä/SS ^ -Τ ESÄttiinSlet

kein stationärer AbfluB-Quellenstrom^ _{jben sornit} d.e Treibe^hakungen _verarbeiten. während

n., Transistor T₁₁, to ™r e«¹^^ _Gilte, '"2SV" "»««ι« "»^, gehör! »ie der Tranaslof Λ,. '» " , oitierspan- flg. 3 ""Jj^Ji_{1n die} gewählte Wortle.tung mit

_]eit

te Spannung von - J ^Λ ftg-J*fct daher eine ^^^an^Sossen, durch den das entdes Leitungskanals -V ^ν«' -_n^_Potentialdifferenz an 5<> Schalter ^»i' »- Selektiv mit entweder -V Voll nur sehr geringe oder gar ta^JJ«,», in V^^J^S toWW ««*" ^kann' ? den Isolierschichten, und der Tran»* _Folglich ^'W^STTden^gewählten Wortleitungen de,

seinem vorher eingestellten^usmn ^.^ Wirkungsweise ^ ^. _{der Anordnung nac},

bleibt der Transistor ^»Τ^^^η Spalte (mit Matm irt die E'e _tf , _{ist d5e gleiche} wie 11 die übrigen Spe cherelernente ^^^^ _{da aU}ch 55 Fig. 2, «"£ «»f _{ß d}? _nichtgewählten Wortleitunge, der selben Wortleitungl. WjT_n °^nD^_{ciche Spann}ung Fy^_nJStS bleiben. Die Verwendung getrennte bei ihnen Quelle und AWoB αι & ο"κ!ί" Γίür jede Wortleitung ergibt eine großer

führen und somit kern Stromjn^m ^^ ^^ Substrate ^urjea _{der Speicherlen},_ent,

Tit Γ derzur g^e ^ ^S Ad die SeIeI

i ihnen Quelle und οκ!ίΓίür jede Wortleitung ergibt eine großer

hren und somit kern Stromjn^m ^^ ^^ Substrate ^urjea _{der Speicherlen},_ent,

Der Transistor Γ_η der_| zur g^e ^ ^soSswdse wird bei dieser Anordnung die SeIeI

wie der Transistor T_n, ¹^' _{fej dicS}em, m «° ^^isp Il_r Wählschaltung stark vereinfacht da d

Quelle und Abfluß » *j£SJS£d bleibt der ^^Jtfdi^Substrate der nichtgewäh.te

Fig. 4f dargestellten Vorspannung« _Wortleitungeη ^^^ ^^„d ,„ den r« Transistor unbeeinflußt. ^₁₆ g^ört fP^"^ Mri Iformation eingeschrieb. Fig. 4f dargestellten p ^^^ ^^„d ,„ den r« Transistor unbeeinflußt. ^₁₆ g^ört fP^"^, _deT Matrix Information eingeschrieb.

Der Transistor Γ» der f>^»_{Giaef un}d Substrat lichen ieii wie der Transistor 7^ Ij^ "}« _{AbOuß an 6j}. _wrd_ peichermatrix nach Fig. 5 kann

an Nullspannung und rmtQue _{iescm v} ^ MNUV pe^ _smdumkö untergebrac

- V Volt, wie m Fi^" ⁴^fXtratspannung (^) ^m ψ _m ^ ^ ^„^ge _Isolatlon d

nungszustand ist die Gitter a -^„.Sobstratuber- werden, nahezu 0 Volt und herrscht am ν

Wort- oder Spaltensubstrate durch eindiffundierte Zonen bewirkt wird. Statt dessen kann man die Speichermatrix nach Fig. 5 auch auf Silicium auf einem isolierenden Substrat wie Saphir anbringen, was •ine dielektrische Isolation ergibt. Auch bei der Anordnung nach Fig. S können die Speicherelemente der Matrix mit Hilfe einer einzigen unipolaren Spannungs-

10

quelle in ihre Zustände Vth oder Vr l geschaltet werden. Wie bei der Anordnung nach Fig. 2 beträgt die maximale Spannung, mit der die Wortleitungen oder die Bitleitungen beaufschlagt werden, — V Volt (z. B. —30 Volt) oder 0 Volt, so daß die Treiberschaltungen eine maximale Spannungsbeanspruchung von nur V Volt (z. B. 30 Volt) verarbeiten müssen.

Hierzu 1 Blatt Zeichnungen

Claims (3)

lassen sich nach zahlreichen Verfahren in Form von Patentansprüche: integrierten Großspeichermatrizen, die klein sind, eine hohe Informationsdichte haben und verhältnismäßig

1. Schaltungsanordnung zur Einstellung gewähl- billig sind, herstellen. Es ist wünschenswert, daß man ter Feldeffektbauelemente einer Speichermatrix 5 solche Speichermatrizen mit Treiberschaltungen anohne Störung der nicht gewählten Elemente, wobei steuern kann, die selbst in die Speichermatrix intejedes Element auf einem als Anschluß dienenden integriert sind oder leicht an die Speichermatrizen Halbleitersubstrat gebildet ist und wenigstens zwei angeschlossen werden können.
Schwellenzustände annehmen kann, und wobei in Bei der Konstruktion derartiger Treiberschaltungen jeder Zeile der Matrix zwei Bitleitungen, zwischen io muß unter anderem berücksichtigt werden, daß man die die einzelnen Elemente der Zeile jeweils mit den Isolator der MNOS-Transistoren mit einer hohen ihren Kanälen geschaltet sind, und in jeder Spalte Spannung, typischerweise 30 Volt oder mehr, beaufder Matrix eine einzelne Wortleitung, an die die schlagen muß, um sie in ihre stabilen Zustände zu einzelnen Elemente der Spalte jeweils mit ihrer setzen oder zu schalten. So arbeitet man bei bekannten Steueielektrode angeschlossen sind, vorgesehen 15 Schaltungsanordnungen (vgl. zum Beispiel USA.-sind und mit jeder Wort- und Bitleitung je eine Patentschrift 3 508 211, insbes. Spalte 4, Zeilen 12 bis Schalteranordnung zum wahlweisen Beaufschlagen 24) mit bipolaren Impulsen von typischerweise der betreffenden Leitungen mit einer von zwei ±30 Volt Amplitude, was eine Gesamtspannungs-Spannungen, deren Differenz größer als ein ?ege- ausschwingung um 60 Volt bedeutet. Diese Impulse bener Bezugswert ist, gekoppelt ist, dadurch 20 werden von den Treiberschaltungen auf oie Steuergekennzeichnet, daß an das Substrat (51) elektroden der Transistoren der Matrix gegeben. Die eine weitere Schalteranordnung {S_na, S_S1&) ange- Treiberschaltungen müssen daher Durchbruchsspanschlossen ist, die das Substrat wahlweise an die nungen haben, die beträchtlich höher als z. B. erste oder an die zweite Snannung schaltet, und 60 Volt sind.

daß die Schalteranordnungen zum Einstellen aus- 25 Integrierte Schaltungen, wie sie normalerweise für gewählter Elemente (z. B. T_n) auf den einen der Treiberschaltungen zur Verfügung stehen, sind für Schwellenzustände selektiv jede Bitleitung, das solche hohen Durchbruchsspannungen nicht einge-Substrat und die Wortleitungen der nicht gewählten richtet, ihre Durchbruchsspannungen liegen im Bereich Elemente an die erste Spannung und gleichzeitig von 15 bis 20 Volt, d. h. sie betragen weniger als die die Wortleitung^n der gewählten Elemente an die 30 Hälfte der Durchbruchsspannung, die bei Betrieb einer zweite Spannung schalten, während sie zum Ein- Speichermatrix in der obengenannten herkömmlichen stellen ausgewählter Elemente juf den anderen Weise erforderlich ist. Die Herstellung von integrierten Schwellenzustand die beiden ^leitungen der Schaltungen mit höheren Durchbruchsspannungen ist gewählten Elemente und das Substrat an die zweite nur auf Kosten anderer wünschenswerter Eigenschaf-Spannung und die Wortleitungen der gewählten 35 ten der Bauelemente möglich. Um beispielsweise die Elemente und die beiden Bitleitungen der nicht Abfluß-Gitterdurchbruchsspannung eines MOS-Treigewählten Elemente an die erste Spannung schalten. bertransistors zu erhöhen, muß man seine Isolator-

2. Schaltungsanordnung nach Anspruch 1, da- dicke (Dicke der gitterisolierenden Oxydschicht) verdurch gekennzeichnet, daß die Schalteranordnun- größern. Ebenso muß man, um Oie Abfluß-Quellengen aus Isolierschicht-Feldeffekttransistoren des 4° durchbruchsspannung zu erhöhen, den Abstand zwigleichen Leistungstyps wie die Feldeffektbauele- sehen Quelle und Abfluß des Transistors vergrößern, mente der Matrix bestehen. Damit der Transistor den gleichen Strom liefert wie

3. Schaltungsanordnung nach Anspruch 2, da- zuvor, muß er entsprechend größer ausgebildet sein, durch gekennzeichnet, daß die Feldeffektbauele- so daß er mehr Platz auf dem integrierten Schaltungsmente der Matrix MNOS-Transistoren sind. 45 plättchen beansprucht und sich infolgedessen die

Packungsdichte verringert. Andererseits kann man die

Durchbruchsspannung von Treibertransistoren auch

durch Anwendung bestimmter Verfahrensschritte bei

Die Erfindung betrifft eine Schaltungsanordnung der Herstellung erhöhen, wodurch sich jedoch das zur Einstellung gewählter Feldeffektbauelemente einer 5° Verfahren aufwendiger gestaltet und außerdem auch Speichermatrix ohne Störung der nicht gewählten mehr Platz benötigt wird. Es ist deshalb, damit die Elemente, wobei jedes Element auf einem als Anschluß Kosten und/oder die Schwierigkeiten des Herstellungsdienenden Halbleitersubstrat gebildet ist und wenig- Verfahrens möglichst gering gehalten werden, äußerst »tens zwei Schwellenzustände annehmen kann, und wichtig, daß die Spannungswerte und die Impulse, wobei in jeder Zeile der Matrix zwei Bitleitungen, 55 die die Treiberschaltung empfängt und liefert (um die zwischen die die einzelnen Elemente der Zeile jeweils MNOS-Transistoren zu schalten), verhältnismäßig mit ihren Kanälen geschaltet sind, und in jeder Spalte niedrig gehalten werden.

der Matrix eine einzelne Wortleitung, an die die ein- Bei einigen bekannten Speicherausführungen arbei-

zclnen Elemente der Spalte jeweils mit ihrer Steuer- tet man mit Halbwählbetrieb, um MNOS-Matrizen

elektrode angeschlossen sind, vorgesehen sind und mit 60 mit niedrigen Spannungswerten zu betreiben (vgl.

jeder Wort- und Bitleitung je eine Schalteranordnung zum Beispiel »GOMAC Proceedings of 1968«, Aufsatz

zum wahlweisen Beaufschlagen der betreffenden Lei- »An Electricelly alterable Nonvolatile Semiconductor

tungen mit einer von zwei Spannungen, deren Diffe- Memory«. Beim Halbwählbetrieb kann der Schwellen-

renz größer als ein gegebener Bezugswert ist, gekoppelt wert eines gewählten Transistors z. B. in der Weise

ist. 65 gesetzt oder eingestellt werden, daß seine Steuerelek»

Feldeffekttransistoren wie die sogenannten MNOS- trode mit einem ersten Impuls (z. B. -f 15 Volt) und

Transistoren (MNOS = Metall-Nitrid-Oxid-Silicium), sein Substrat sowie seine Quellen- und/oder Abfluß-

Hie zwei stabile Schwellenzustände annehmen können, elektrode mit einem Impuls entgegengesetzter Polarität