DE2128536C3 - Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1.

Bei MOS-Transistoren nimmt die Schaltzeit mit der Länge des Kanals zwischen Source- und Drain-Zone ab, wobei jedoch dieser Kanal in der Serien-Herstellung wegen Genauigkcits-Problcmen an sich nicht kurzer iils 5-19 μιπ dimensioniert werden kann, was die Hinsatzmöglichkeiten eines derartigen MOS-Transi tors sehr begrenzt, z. B. lediglich auf verschiedene Tischrechner od. dgl.

Die Herstcllungsgenauigkcit wurde allerdings auch schon verbessert, nämlich bei einem während der Diffusion selbstjustierten MOS-Transistor, dessen Kanallänge durch die bei der Steuerung der Dicke der Basiszone von Planartransistoren verwendete Fremdstoff-Diffusionstechnik auf etwa I μΐη verringert werden konnte (vgl. auch GB-PS 1 152489). Ein derartiger MOS-Transistor ist jedoch asymmetrisch aufgebaut, indem die Fremdstoffkonzentraiion in der Source- und der Drain-Zone in zum Kanal zwischen beiden Zonen transversaler Richtung unterschiedlich

ίο ist. Daher ändert sich bei Richtungsumkehr des zwischen Source- und Drain-Zone fließenden elektrischen Stroms auch die Betriebskennlinie dieses MOS-Transistors, was seine Einsatzmöglichkeiten ebenfalls einschränkt.

is Ferner ist eine Halbleiteranordnung der eingangs genannten Art, nämlich eine Antiserien-Schaltung von Sperrschicht-Feldeffekttransistoren, bekanntgeworden (vgl. »Bull. SEV«, 60. Jahrgang, 1969, Heft 23 vom 8. November, S. 1097-1102), wobei die Anti-

2» serienschaltung (ebenso wie eine dort außerdem beschriebene Antiparallelschaltung) das Kennlinienfeld zentralsymmetrisch machen und »mit kleinen Abänderungen« auch auf den MOS-Feldeffekttransistor übertragbar sein soll.

Allerdings bleibt völlig offen, wie diese zuletzt genannte bekannte Halbleiteranordnung als integrierte Schaltung, insbesondere bei Verwendung von MOS-Transistoren der aus der GB-PS ! 152489 bekanntgewordenen Art, aufzubauen sein könnte.

Es ist daher Aufgabe der Erfindung, eine Halbleiteranordungjjer aus der oben genannten Literaturstelle »Bull. SEV...« bekannten Art zu schaffen, die als integrierte Halbleiterschaltung unter Verwendung von MOS-Transistoren der aus der GB-PS 1152489 bekannten Art aufgebaut ist.

Die erfindungsgemäße Lösung dieser Aufgabe erfolgt durch die Lehre nach dem Kennzeichen des Patentanspruchs 1.

Die erfindungsgemäße Halbleiteranordnung ändert ihre Betriebskennlinie nicht, wenn der Strom zwischen Source und Drain seine Richtung umkehrt.

Infolge der erfindungsgemäß vorgesehenen Anordnung der vierten Diffusionszone in der ersten Diffusionszone ist auch eine Selbstjustierung möglich, um eine geringe Länge des Kanals zwischen Source- und Drain-Zone und damit eine kurze Schaltzeit zu erzielen.

Zwar sind bereks integrierte Halbleiteranordnungen aus zwei MOS-Feldeffekttransistoren bekanntgeworden, bei denen eine den beiden Transistoren gemeinsame Halbleiterzone sich im Betrieb auf schwebendem Potential befindet, wobei bei einer dieser Anordnungen (vgl. FR-PS 1534511) sogar die Gate-Elektroden der beiden Transistoren miteinander verbunden sind, ohne daß die Aufgabe der vorliegenden Erfindung angesprochen worden wäre.
Im einzelnen:

Bei der einen aus zwei MOS-Transistoren bestehenden integrierten Halbleiteranordnung (vgl. FR-PS

«ι 1534511) sind in einem η-leitenden Substrat drei pleitende Zonen vorgesehen, von denen die beiden äußeren als Source bzw. Drain der Halbleiteranordnung dienen, während die mittlere Zone einerseits Drain des ersten und andererseits Source des zweiten

f>5 MOS-Transistors ist. Über der mittleren Zone sowie den Kanälen zwischen der mittleren Zone und der ersten bzw. der zweiten Zone befindet sich eine Isolierschicht, die eine einzige Gate-Elektrode trägt. Dabei

soll erreicht werden, daß wie bei MOS-Transistoren vom Verarmungstyp auch solche vom Anreicherungstyp sich nicht gegenseitig beeinträchtigen, wozu eine unterschiedliche Fremdstoffkonzentration in den beiden Kanälen vorgesehen ist.

Bei einer bekannten sogenannten MOS-Tetrode (Philips Technische Rundschau, 30. Jahrgang, 1969/ 70. Heft 5, S. 133-142) sind zwei MOS-Transistoren in Kaskade geschaltet, d. h. in einem p-leitenden Substrat befinden sich drei η-leitende Zonen, nämlich eine Source-Zone, eine Drain-Zone und eine sogenannte »Insel«, die für den einen MOS-Transistor als Source- und für den anderen als Drain-Zone dient. Im Unterschied zur unmittelbar vorher erwähnten bekannten Halbleiteranordnung (gemäß FR-PS 1534511) ist jeweils eine Gate-Elektrode über den Kanälen zwischen der »Insel« und den übrigen beiden η-leitenden Zonen vorgesehen, also insgesamt zwei Gate-Elektroden. Damit soll die Rückwirkungskapazität verringert werden, um die MOS-Tetrode für Frequenzen bis über 200 MHz einsetzen zu können.

Bei einem anderen bekannten, ähnlich aufgebauten MOS-Transistor dient die »Insel« zur Verringerung des Widerstandswertes des Kanals und zur Verbesserung des Einschaltverhaltens, wobei auch mehr als zwei Gate-Elektroden vorgesehen werden können (IBM Technical Disclosure Bulletin, Band 7, Heft 1, Juni 1964, Seite T) und sich die Anzahl der »Inseln« entsprechend erhöht (FR-PS 1540755).

Diese bekannten MOS-Transistoren bzw. -Anordnungen sind aber symmetrisch aufgebaut, d. h. jede entgegengesetzt zum Substrat dotierte Zone ist für sich vorgesehen, was die Justierung erschwert und keine geringen Kanallängen wie bei asymmetrischen MOS-Transistoren erlaubt.

Vorsorglich sei noch darauf hingewiesen, daß bei der im Zusammenhang mit dem Oberbegriff des Patentanspruchs 1 erörterten bekannten Halbleiteranordnung (vgl. Bull. SEV...) die miteinander verbundenen Source-Zonen der beiden Transistoren im Betrieb nicht auf schwebendem Potential liegen.

Die Erfindung wird vorteilhaft weitergebildet durch die Lehre nach dem Patentanspruch 2.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 cin-Jii Schnitt durch einen bereits entwickelten asymmetrischen MOS-Transistor.

Fig. 2 ein Ersatzschaltbild zur Erläuterung der Wirkungsweise des in Fig. 3 dargestellten erfindungsgemäßen MOS-Transistors, und

Fig. 3 einen Schnitt du»~ch eine erfindungsgemäße Halbleiteranordnung.

Fig. 1 zeigt den Aufbau eines bei üblichen integrierten Schaltungen häufig verwendeten asymmetrischen MOS-Transistors. Dieser MOS-Transistor umfaßt: ein Halbleiter-Substrat 10, eine auf dem Substrat unter Eindiffundieren von Fremdstoffen gebildete Epitaxialschicht 14, deren Leitungstyp vom Substrat 10 abweicht; eine in einem Teil der Epitaxialschicht

14 durch Diffusion von Fremdstoffen gebildete Zone 15, die den gleichen Leitungstyp wie das Substrat hat; und hochdotierte Zonen 13 und 16, die in einem anderen Teil der Epitaxialschicht 14 bzw. in der Zone

15 durch Eindiffundieren von Fremdstoffen in hoher Konzentration gebildet sind und den gleichen Leitungstyp wie die Epitaxialschicht 14 aufweisen.

Bei einem asymmetrischen MOS-Transistor mit vorstehend beschriebenem Aufbau ist die Zone 15, in welcher der Kanal gebildet wird, bei weitem kleiner als bei den herkömmlichen MOS-Transistoren, und für die Kanal-Länge kann ein so kleiner Wert wie 1 um angenommen werden, so daß die Schaltzeit extrem kurz wird, was vorteilhaft zur Betriebsschnelligkeit beiträgt. Beim herkömmlichen MOS-Transistor sindSource- und Drain-Zonen symmetrisch; beim in Fig. 1 gezeigten MOS-Transistor sind jedoch Source und Drain-Zonen asymmetrisch. Bei einer Richtungsumkehr des zwischen Source-Zone und Drain-Zone fließenden Stromes werden daher die Kennlinien des asymmetrischen MOS-Transistors als Schaltungsbauelement ebenfalls verändert. Die Anwendungsmöglichkeiten eines derartigen MOS-Transistors sind

is daher begrenzt, wie weiter unten erläutert wird.

Es sei z. B. angenommen (Fig. I), daß die durch Eindiffundieren von Fremdstoffen in die Epitaxialschicht 14 gebildete Zone 13 und die Epitaxialschicht 14 eine Drain-Zone D bilden, und daß die in der Zone 15 vom gleichen Leitungstyp wie das Substrat 10 gebildete Zone 16 eine Source-Zone S Lüdet. Nun ist die Fremdstoffkonzentration der Source-Zone 5 höher als diejenige der Zone 15, während die Fremdstoffkonzentration der Zone 15 wiederum höher ist als diejenige der Drain-Zone (speziell ausschließlich der Zone 13).

Wenn also eine Sperrspannung zwischen der Source-Zone S und der Zone 15 angelegt wird, ist die Ausdehnung des Verarmungsbereichs oder des Bereichs, in dem keine Ladungsträger vorhanden sind, in der Zone 15 groß, jedoch klein in der Zone 16. Darüber hinaus ist bei Anlegen einer Sperrspannung zwischen der Zone 15 und der Drain-Zone D die Ausdehnung einer solchen Verarmungszone in der Drain-Zone D groß, in der Zone 15 dagegen klein. Demgemäß ist die Kanallänge verkürzt, wenn eine Sperrspannung zwischen der Source-Zone 5 und der Zone 15 angelegt wird, während sie praktisch nicht verändert wird, wenn die gleiche Vorspannung zwisehen der Drain-Zone D und der Zone 15 aufgeprägt wird.

Nun sei z. B. angenommen, daß das Halbleiter-Substrat 10 und die Zone 15 p-leitend und die Source-Zone S und die Drain-Zone D η-leitend sind und daß der Betrieb unter der Bedingung erfolgt, daß die Source-Zone S und das Substrat 10 auf Nullpotential gehalten werden, während die Drain-Zone D auf ein über Null liegendes Potential gebracht wird. Die Länge des im Bereich 15 gebildeten Kanals ist

so dann kaum verändert, und der durch den Kanal fließende Strom kann durch ein Signal gesteuert werden, das an die Gate-Elektrode G angelegt wird, die auf der Zone 15 unter Zwischenschaltung einer Isolierschicht 12 vorgesehen ist (s. Fig. 1).

Wenn jedoch das Potential der Source-Zone S höher ist als dasjenige des Substrats 10, wird die Kanallänge mit zunehmender Potentialdifferenz zwischsr der Source-Zone 5 und dem Substrat 10 kleiner, bis die Zone 15 vollständig durch einen Verarmungsbe-

wi reich eingenommen wird. Tn diesem Falle, in dem die Zone 15 vollständig ein Verarmungsbereich ist, fließt ein ziemlich großer Strom zwischen der Source-Zone und der Drain-Zone, abhängig von der Schaltungskonstanten des äußren Kreises, aber nicht von dem an der Gate-Elektrode G liegenden Signal, so daß der normale Betrieb als Transistor nicht mehr möelich ist.

Dieser MOS-Transistor kann daher wegen seines

asymmetrischen Aufbaues nicht für eine Schaltung

verwendet werden, bei der die Richtung des hindurchfließenden Stromes von seiner Betriebshedingung abhängt, d. h. z. B. für einen Speicher mit Schreib- und Leseoperationen.

Nachfolgend wird die Erfindung anhand der Fig. 2 und 3 näher beschrieben:

Im Ersatzschaltbild der Fig. 2 sind zwei asymmetrische MOS-Transistoren mit gleichem Aufbau dargestellt. Da der Aufbau beider MOS-Transistoren gleich ist, wird nachfolgend lediglich einer von ihnen näher beschrieben:

In einem Halbleitersubstrat 10a ist eine Epitaxialschicht 14a unter Diffusion solcher Fremdstoffe gebildet, daß ihre Leitfähigkeit von derjenigen des Substrats unterschiedlich ist. Eine mit Fremdstoff gleichen Leitungstyps wie das Substrat 1Oo dotierte Zone 15« wird dann in einem Teil der Epitaxialschicht 14« gebildet, indem der Fremdstoff bis zum Substrat 10» tief eindiffundiert wird. Eine als Drain Da dienende Zone 13a gleichen Leitungstyps wie die Epitaxialschicht 14a wird in einem anderen Teil der Epitaxialschicht 14a durch Eindiffundieren von Fremdstoffen gebildet. Eine als Source Sa dienende Zone 16a wird in der Zone 15a durch Eindiffundieren solcher Fremdstoffe gebildet, daß der Leitungstyp der Zone 16a der gleiche ist wie derjenige der Epitaxialschicht 14a.

Eine Gate-Elektrode Ga ist auf der Zone 15a vorgesehen, und als Anschlüsse dienende Aluminiumelektroden Ha sind auf den Zonen 13a und 16« angeordnet. Schließlich ist eine Siliciumdioxidschicht 12a zur Isolation vorgesehen.

Die vorstehende Beschreibung des einen MOS-Transistors gilt nach Ersatz aller Bezugszeichen, z. B. 10a, Ha...,durchdie entsprechenden Bezugszeichen des anderen MOS-Tninsistors, z. B. 106, lib..., ebenso für diesen.

Bei der Erfindung sind Source Sa und Gate Ga des einen MOS-Transistors mit Source Sb und Gate Ci? des anderen MOS-Transistors zusammengefaßt, wobei eine der Drain-Zonen Da bzw. Db als Eingang und die andere als Ausgang verwendet wird.

Nachfolgend wird der Betrieb der vorstehend beschriebenen Ersatzschaltung erläutert. Es sei angenommen, daß Drain Da als Eingang und Drain Db als Ausgang verwendet wird. Zwischen den Drain-Zonen Da und Db wird über einen äußeren Kreis eine Spannung angelegt, die Source-Zonen Sa und Sb, die wechselseitig verbunden und vom äußeren Kreis unabhängig sind, befinden sich jedoch auf einem schwebenden (floating) Potential. Die Potentiale der Substrate 10*/ und 106 werden so gewählt, daß die pn-Übergänge zwischen Drain Da und Zone 15a bzw. zwischen Drain Db und Zone ISb beide in Sperrichtung vorgespannt sind. Die Ausdehnung des Verarmungsbereiches in die Zone 15a bzw. die Zone ISb hinein aufgrund der Sperrspannungen ist gering. Andererseits dehnt sich der Verarmungsbereich nicht in die Zonen 15a und 156 hinein aus, da keinerlei Spannung zwischen Source Sa und Zone 15 a bzw. Source Sb und Zone 156 angelegt ist.

Das gleiche gilt für den Fall, daß die Drain-Zonen Da und Db als Eingang und Ausgang miteinander vertauscht sind.

Auf diese Weise werden die beiden Zonen 15a bzw. 156 niemals vollständig von Verarmungsbereichen eingenommen, wie es bisweilen bei herkömmlichen MOS-Transistoren der in Fig. 1 gezeigU-n Art erfolgt, bei denen je nach Betriebszustand der Verarmimgsbcrcieh praktisch vollständig die Zone 15 einnehmen ι ' kann, wie bereits erläutert wurde.

j Wenn nun ein Steuersignal an die Gate-Elekirode ■' (bestehend aus den beiden wechselseitig miteinander verbundenen Gate-Zonen Ga und Gb) abgegeben ' wird, fließt ein elektrischer Strom abhängig vom Steu- ; ersignal von Drain Da als Eingang nach Drain Db ■',

κι als Ausgang. Dieser Strom wiederum bestimmt die Potentiale der Source-Zonen Sa und Sh, so daß zwischen Source 5α und der Zone 15« sowie zwischen Source Sh und der Zone 156 Sperrspannungen auftreten. Die Verarmuiigsbcreiche, die durch diese Sperrspannungen hervorgerufen werden, können die Zonen 15a und 156 nicht vollständig einnehmen.

Fig. 3 zeigt ein Ausführungsbeispielder Erfindung. Dabei sind zwei MOS-Transistorers in einem einzigen Substrat vorgesehen, wobei die Source-Zonen zu ei-

2ii ner gemeinsamen Source zusammengefaßt sind.

Auf einem Halbleiter-Substrat 40 ist eine Epitaxialschicht 44 mit vom Substrat 40 abweichendem Leitungstyp vorgesehen. Eine Zone 45 mit gleichem Leitungstyp wie das Substrat 40 ist in einem Teil der Epitaxialschich·. 44 mit einer Eindringtiefe bis zum eigentlichen Substrat 40 durch tiefes Eindiffundieren gebilde*. Als Drain-Zonen Da und Db dienende Fremdstoff-Diffusionszonen 43« und 436 sind in einem anderen Teil der Epitaxialschicht 44 vorgesehen

.κι und haben den gleichen Leitung;:!yp wie die Epitaxial- , schicht 44. Eine als Source dienende Fremdstoff-Diffusionszone 46 hoher Konzentration mit gleichem Leitungstyp wie die Epitaxialschicht 44 ist in der Zone 45 vorgesehen. Über der Zone 45 ist unter Zwischen-

.15 schaltung einer Isolierschicht 42 eine Gate-Elektrode G angeordnet. Elektroden 41 sind für die Drain-Zonen 43a und 436 vorgesehen und nach bekannten Metallbedampfungsverfahren hergestellt. Ein Oxidfilm dient als Isolierschicht 42. Von den

4(i Drain-Elektroden 41 kann eine als Eingang und die andere entsprechend als Ausgang verwendet werden. Die oben beschriebene MOS-Halbleiteranordnung ist in ihrer Funktionsweise der in Fig. 2 gezeigten An- _;. Ordnung äquivalent, die zwei MOS-Transistoren um- M faßt, die elektrisch miteinander verbunden sind. Die i einzigen strukturellen Unterschiede bestehen darin, daß bei der in Fig. 2 gezeigten Anordnung zwei MOS-Transistoren in zwei getrennten Substraten vorgesehen sind, während die Halbleiteranordnung gemaß Fig. 3 nur ein einziges Substrat hat, sowie v.eiter darin, daß bei der in Fig. 2 gezeigten Anordnung durch einen Draht miteinander verbundene Zonen 16a und 166 vorhanden sind, während bei der Halb- > leiteranordnung nach Fig. 3 nur eine einzige Zone 46 '.■■ vorgesehen ist. Die Arbeitsweise der Anordnung gemäß Fig. 3 ist analog zu derjenigen gemäß Fig. 2, so daß eine nähere Erläuterung nicht erforderlich ist. Die crfindungsgemäße Halbleiteranordnung kann also mit einem Strom zufriedenstellend arbeiten, der ;

M) in einer Richtung oder in der anderen Richtung fließt, \ ■ was bei den herkömmlichen asymmetrischen MOS-Transistoren nicht der Fall ist. Dadurch wird die Schwierigkeit beseitigt, daß die asymmetrischen MOS-Transistoren trotz ihrer sehr schnellen Arbeitsweise bisher nicht als Speicher- oder logische Elemente verwendbar sind, bei denen die Stromrichtung häufig wechselt.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau,

- deren Source-Elektroden und deren Gate-Elektroden miteinander verbunden sind und deren Drain-Elektroden im Betrieb als Eingangs- und Ausgangselektroden der Anordnung dienen,

gekennzeichnet durch

- ein Halbleitersubstrat (40) eines ersten Leitungstyps;

- eine Epitaxialschicht (44) von einem demjenigen des Substrats entgegengesetzten zweiten Leitungstyp auf dem Substrat;

- eine erste, in einem Teil der Epitaxialschicht (44) gebildete Diffusionszone (45), deren Tiefe bis zum Substrat (40) reicht und die vom gleichen Leitunestvp ist wie das Substrat (40);

- eine zweite und eine dritte, jeweils mit einer Elektrode (Da; Db) versehene Diffusionszone (43 a; 43 ft) vom zweiten Leitungstyp innerhalb der Epitaxialschicht (44) mit einer von der Epitaxialschictü (44) unterschiedlichen Fremdstoffkonzentration, die voneinander darch die erste Diffusionszone (45) sowie entsprechende Bereiche der Epitaxialschicht (44) zwischen erster und zweiter bzw. dritter Diffusionszone getrennt sind und die Drain-Zonen tier befe^en Feldeffekttransistoren bilden;

- eine innerhalb eines Te-'"ä der ersten Diffusionszone (45) angeordnete vierte Diffusionszone (46) vom zweiten Leitungstyp, die von der Epitaxialschicht (44) durch einen Teil der ersten Diffusionszone (45) getrennt ist, als Source-Zone der beiden Feldeffekttransistoren wirkt und sich im Betrieb auf schwebendem Potential befindet, und

- eine Gate-Elektrode (G), die über der ersten Diffusionszone (45) auf einer Zwischenisolierschicht (42) angeordnet ist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet,

- daß die Mitte der ersten Diffusionszonc (45) und die Mitte der vierten Diffusionszone (46) zusammenfallen.