DE2128536B2 - Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau - Google Patents
Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem AufbauInfo
- Publication number
- DE2128536B2 DE2128536B2 DE2128536A DE2128536A DE2128536B2 DE 2128536 B2 DE2128536 B2 DE 2128536B2 DE 2128536 A DE2128536 A DE 2128536A DE 2128536 A DE2128536 A DE 2128536A DE 2128536 B2 DE2128536 B2 DE 2128536B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- diffusion zone
- substrate
- epitaxial layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 4
- 244000309464 bull Species 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleiteranordnung
nach dem Oberbegriff des Patentanspruchs 1.
Bei MOS-Transistoren nimmt die Schaltzcit mit der Länge des Kanals zwischen Source- und Drain-Zone
ab, wobei jedoch dieser Kanal in tier Serien-Herstellung wegen Genauigkeits-Problemen an sich nicht
kürzer als 5-19 μιη dimensioniert werden kann, was
die Einsat/möglichkeitcn eines derartigen MC)S-Traii
.istors sehr begrenzt, z. U. lediglich auf verschiedene
Tischrechner od. dgl.
Die Herstellungsgenauigkeit winde allerdings auch schon verbessert, nämlich bei ( Micm während der Diffusion
selbstjustierten MOS-Transistor, dessen Kanallänge durch die bei der Steuerung der Dicke der
Basiszone von Planertransistoren verwendete Fremdstoff-Diffusionstechnik auf etwa 1 MJn verringert werden
konnte (vgl, auch GB-PS 1152489), Ein derartiger
MOS-Transistor ist jedoch asymmetrisch aufgebaut, indem die Fremdstoffkonzentration in der
Source- und der Drain-Zone in zum Kanal zwischen beiden Zonen transversaler Richtung unterschiedlich
κι ist. Daher ändert sich bei Richtungsumkehr des zwischen Source- und Drain-Zone fließenden elektrischen
Stroms auch die Betriebskennlinie dieses MOS-Transistors, was seine Einsatzmöglichkeiten
ebenfalls einschränkt.
is Ferner ist eine Halbleiteranordnung der eingangs genannten Art, nämlich eine Antiserien-Schaltung
von Sperrschicht-Feldeffekttransistoren, bekanntgeworden (vgl. »Bull. SEV«, 60. Jahrgang, 1969, Heft
23 vom 8. November, S. 1097-1102), wobei die Antiserienschaltung
(ebenso wie eine dort außerdem beschriebene Antiparalle'schaltung) das Kcnnlinienfeld
zentralsymmetrisch machen und »mit kleinen Abänderungen« auch auf den MOS-Feldeffekttransistor
übertragbar sein soll.
Allerdigs bleibt völlig offen, wie diese zuletzt genannte bekannte Halbleiteranordnung als integrierte
Schaltung, insbesondere bei Verwendung von MOS-Transistoren der aus der GB-PS 1 152489 bekanntgewordenen
Art, aufzubauen sein könnte.
Es ist daher Aufgabe der Erfindung, eine Halbleiteranordnung der aus der eben genannten Literaturstelle
»Bull. SEV...« bekannten Art zu schaffen, die als integrierte Halbleiterschaltung unter Verwendung
von MOS-Transistoren der aus der GB-PS 1 152489
bekannten Art aufgebaut ist.
Die erfindungsgemäße Lösung dieser Aufgabe erfolgt durch die Lehre nach dem Kennzeichen des Patentanspruchs
1.
Die erfindungsgemäße Halb! ji<eranordnungändert
4Ii ihre Belricbskcnnlinie nicht, wenn der Strom zwischen
Source und Drain seine Richtung umkehrt.
Infolge der erfindungsgemäß vorgesehenen Anordnung der vierten Diffusionszone in der ersten Diffusionszonc
ist auch eine Selbstjusticrung möglich, um eine geringe länge des Kanals zwischen Source- und
Drain-Zone und damit eine kurze Schaltzcit zu erzielen.
Zwar sind bereits integrierte Halblcitcranordnungen aus zwei MOS-Feldeffekttransistorcn bekanntge-5Ii
worden, bei denen eine den beiden Transistoren gemeinsame Halblciterzonc sich im Betrieb auf
schwebendem Potential befindet, wobei bei einer dieser Anordnungen (vgl. FR-PS 1534511) sogar die
Gate-Elcktrodcn der beiden Transistoren miteinander
verbunden sind, ohne daß die Aufgabe der vorliegenden Erfindung angesprochen worden wäre.
Im einzelnen:
Bei der einen aus zwei MOS-Transistoren bestehenden integrierten Halbleiteranordnung (vgl. FR-PS
I 534511) sind in einem η-leitenden Substrat drei pleitcnde
Zonen vorgesehen, von denen die beiden äußeren als Source hz*. Drain o'er Halbleiteranordnung
dienen, während die mittlere Zone einerseits Drain des ersten und andererseits Source lies /weiten
MOS-Transistors ist. Über der mittleren Zone sowie den Kanälen /wischen der mittleren Zone und tier ersten
bzw. der zweiten Zone befindet sieh eine Isolierschicht,
die eine ein/ige Galc-Iilektrode trägt. Dabei
soll erreicht werden, daß wie bei MOS-Transistoren vom Verarmungstyp auch solche vom Anreicherungstyp sich nicht gegenseitig beeinträchtigen, wozu eine
unterschiedliche Fremdstoffkonzentration in den beiden Kanälen vorgesehen ist.
Bei einer bekannten sogenannten MOS-Tetrode (Philips Technische Rundschau, 30. Jahrgang, 1969/
70, Heft 5, S. 133-142) sind zwei MOS-Transistoren in Kaskade geschaltet, d, h. in einem p-leitenden Substrat
befinden sich drei η-leitende Zonen, nämlich eine Source-Zone, eine Drain-Zone und eine sogenannte
»Insel«, die für den einen MOS-Transistor als Source- und für den anderen als Drain-Zone dient. Im Unterschied
zur unmittelbar vorher erwähnten bekannten Halbleiteranordnung (gemäß FR-PS 1534511) ist jeweils
eine Gate-Elektrode über den Kanälen zwischen der »Insel« und den übrigen beiden n-Ieitenden Zonen
vorgesehen, also insgesamt zwei Gate-Elektroden. Damit soll die Rückwirkungskapazität verringert
werden, um die MOS-Tetrode für Frequenzen bis über 200 MHz einsetzen zu können.
Bei einem anderen bekannten, ähnlich aufgebauten MOS-Transistor dient die »Insel« zur Verringerung
des Widerstaiidswertes des Kanals und zur Verbesserung
des Einschaltverhaltens, wobei auch mehr als zwei Gate-Elektroden vorgesehen werden können
(IBM Technical Disclosure Bulletin. Band 7, Heft I, Juni 1964, Seite 7) und sich die Anzahl der »Inseln«
entsprechend erhöht (FR-PS 1 540755).
Diese bekannten MOS-Transistoren bzw. -Anordnungen sind aber symmetrisch aufgebaut, d. h. jede
entgegengesetzt zum Substrat dotierte Zone ist tür sich vorgesehen, was die Justierung erschwert und
keine geringen Kanallängen wie bei asymmetrischen MOS-Transistoren erlaubt.
Vorsorglich sei noch darauf hingewiesen, daß bei der im Zusammenhang mit dem Oberbegriff des Palentanspruchs
I erörterten bekannten Halbleiteranordnung (vgl. Bull. SEV...) die miteinander verbundenen
Sourcc-Zonen der beiden Transistoren im Betrieb nicht auf schwebendem Potential liegen.
Die Erfindung wird vorteilhaft weitergebildet durch die Lehre nach dem Patentanspruch 2.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. I einen Schnitt durch einen bereits entwickelten asymmetrischen MOS-Transistor,
Fig. 2 ein Ersatzschaltbild zur Erläuterung der Wirkungsweise des in Fig. 3 dargestellten erfindungsgemäßen
MOS-Trarr.sistors, und
Fig. 3 einen Schnitt durch eine erfindungsgemäße Halhlciferaiiordnung.
Fig. 1 zeigt den Aufbau eines bei üblichen integrierten Schaltungen häufig verwendeten asymmetrischen
MOS-Transistors. Dieser MOS-Transistor umfaßt: ein Halbleiter-Substrat 10, einr auf dem Substrat
durch Eindiffundieren von Frcmdstoffen gebildcle
Epitaxialschicht 14, deren Lcitungsiyp vom Substrat 10 abweicht; eine in einem Teil der Epitaxialschicht
14 durch Diffusion von Fremdstoffen gebildete Zone 15. die den gleichen Leitungstyp wie das Substrat hat;
und hochdotierte Zonen 13 und 16, die in einem anderen Teil der Epilaxialschichl 14 bzw. in der Zone
15 durch Eindiffundieren von Frcindstoffcn in hoher
Konzentration gebildet sind und ilen gleichen Ia itungstyp
wie die Epitaxialschicht 14 aufweisen.
Bei einem asymmetrischen MOS-Transistor mit
vorstehend bcschrichiiicm Aufbau ist die Zone 15.
in welcher der Kanal gebildet wird, bei weitem kleiner
als bei den herkömmlichen MOS-Transistoren, und für die Kanal-Länge kann ein so kleiner Wert wie
1 μΐπ angenommen werden, so daß die Schsltzeit extrem
kurz wird, was vorteilhaft zur Betriebsschnelligkeit beiträgt. Beim herkömmlichen MOS-Transistor
sind Source- und Drain-Zonen symmetrisch; beim in Fig. 1 gezeigten MOS-Transistor sind jedoch Source-
und Drain-Zonen asymmetrisch. Bei einer Richtungsumkehr des zwischen Source-Zone und Drain-Zone
fließenden Stromes werden daher die Kennlinien des asymmetrischen MOS-Transistors als Schaltungsbauelement ebenfalls verändert. Die Anwendungsmögljchkeiten
eines derartigen MOS-Transistors sind daher begrenzt, wie weiter unten erläutert wird.
Es sei z. B. angenommen (Fig. I), daß die durch Eindiffundieren von Fremdstof/en in die Epitaxialschicht
14 gebildete Zone 13 und die Epitaxialschicht
14 eine Drain-Zone D bilden, und daß die in der Zone
15 vom gleichen Leitungstyp wä das Substrat 10 gebildete
Zone 16 eine Source-Zone S bildet. Nun ist
die Fremdstoffkonzentration der Source-Zone 5 höher als diejenige der Zone 15, während die Fremdstoffkonzentration
der Zone 15 wiederum höher ist als diejenige der Drain-Zone (speziell ausschließlich
der Zone 13).
Wenn also eine Sperrspannung zwischen der Source-Zone S und der Zone 15 angelegt wird, ist
die Ausdehnung des Verarmung:,bereichs oder des Bereichs, in dem keine Ladungsträger vorhanden sind,
in der Zone 15 groß, jedoch klein in der Zone 16. Darüber hinaus ist bei Anlegen einer Sperrspannung
zwischen der Zone 15 und der Drain-Zone I) die
Ausdehnung einer solchen Verarmungszone in der Drain-Zone D groß, in der Zone 15 dagegen klein.
Demgemäß ist die Kanallänge verkürzt, wenn eine Sperrspannung zwischen der Source-Zone .S' und der
Zone 15 angelegt wird, während sie praktisch nicht verändert wird, wenn die gleiche Vorspannung zwisehen
der Drain-Zone /) und der Zone !5 aufgeprägt -.ird.
Nun sei z. Ii. angenommen, daß das Halbleiter-Substrat
10 und die Zone 15 p-leitend und die Source-Zone S und die Drain-Zone D η-leitend sind
und daß der Betrieb unter der Bedingung erfolgt, daß
die Source-Zone S und das Substrat 10 auf Nullpotential gehalten werden, während die Drain-Zone D
auf ein über Null liegendes Potential gebracht wird. Die Länge des im Bereich 15 gebildeten Kanals ist
dann kaum verändert, und der durch den Kanal fließende Strom kann durch ein Signal gesteuert werden,
das an der Gate-Elektrode (> abgegeben wird, die auf
de Zone 15 unter Zwischenschaltung einet Isolierschicht
12 vorgesehen ist (s. Fig. I).
Wenn jedoch das Potential der Source-Zone S höher ist als dasjenige des Substrats IC. wird die Kanallänge
mit zunehmender Potentialdifferenz zwischen der Source-Zone .V und dem Substrat 10 kleiner, bis
die Zone 15 vollständig durch einen Verarmungsbereich eingenommen wird. In diesem Falle, in dem die
Zone 15 vollständig ein Vcrarmiingsbereie'i ist. Hießt
ein ziemlieh großer Strom /wischen der Source-Zone und der Drain-Zone, abhängig von der .Schaltungskonstanten des äußeren Kreises, aber nicht von dem
an der Gate-Iilekirode <! liegenden Signal, so dali der
normale Betrieb als Transistor nicht mehr möglich ist.
Dieser MOS-Transistor kann dahei wegen seines
asvmmelrischen Aufbaues nicht für eine Schaltung
verwendet werden, hei der die Richtung des hindurchflicßcnden
Stromes von seiner Betricbsbedingung abhängt,
d. h. z. B. für einen Speicher mit Schreib- und l.cseoperationcn.
Nachfolgend wird die Erfindung anhand der I- ig. 2
und 3 näher beschrieben:
!m Ersatzschaltbild der Fig. 2 sind zwei asymmetrische
MOS-Transistoren mit gleichem Aufbau dargestellt. Da der Aufbau beider MOS-Transistoren
gleich ist. wird nachfolgend lediglich einer von ihnen näher beschrieben:
In einem Halbleitersubstrat 10« ist eine Epilaxialschicht
14« durch Diffusion solcher Fremdstoffe gebildet, daß ihre Leitfähigkeit von derjenigen des Substrats
unterschiedlich ist. Kine mit Fremdstoff gleichen l.eitungstyps wie das Substrat 10« dotierte Zone 15«
wird dann in einem Teil der Epitaxialschicht 14« gebildet, indem der Fremdstoff bis zum Substrat 10«
tief eindiffundiert wird. Eine als Drain Da dienende Zone 13« gleichen L.eitungstyps wie dei hpitaxialschicht
14« wird in einem anderen Teil der Epitaxialschicht 14« durch Hindiffundicrcn von Fremdsioffen
gebildet. Eine als Source Sa dienende Zone 16« wird in der Zone 15« durch Eindiffundicrcn solcher
Fremdstoffe gebildet, daß der I.eitungstyp der Zone 16« der gleiche ist wie derjenige der Epitaxialschicht
14«.
Eine Gate-Elektrode Ga ist auf der Zone 15« vorgesehen,
und als Anschlüsse dienende Aluminiumelcktroden 11« sind auf den Zonen 13« und 16« angeordnet.
Schließlich ist eine Siliciumdioxidschicht zur Isolation vorgesehen.
Die vorstehende Beschreibung des einen MOS-Transistors gilt nach Ersatz aller Bczugszeichcn. /.. B.
10«, 11 α durch die entsprechenden Bezugszeichen
des anderen MOS-Transistors. z.B. 10/), 11/)....
ebenso für diesen.
Bei der Erfindung sind Source Sa und Gate CIa
des einen MOS-Transistors mit Source Sb und Gate Cb des anderen MOS-Transistors zusammengefaßt,
wobei eine der Drain-Zonen Da bzw. Db ais Eingang
und die andere als Ausgang verwendet wird.
Nachfolgend wird der Betrieb der vorstehend beschriebenen Ersatzschaltung erläutert. Es sei angenommen,
daß Drain Da als Eingang und Drain Db als Ausgang verwendet wird. Zwischen den Drain-Zonen
Da und Db wird über einen äußeren Kreis eine Spannung angelegt, die Source-Zonen Sa und
Sb, die wechselseitig verbunden und vom äußeren Kreis unabhängig sind, befinden sich jedoch auf einem
schwebenden (floating) Potential. Die Potentiale der Substrate 10a u-:>d 10/? werden so gewählt, daß die
pn-Übergänge zwischen Drain Da und Zone 15a bzw. zwischen Drain Db und Zone \5b beide in Sperrichtung
vorgespannt sind. Die Ausdehnung des Verarmungsbereiches in die Zone 15 a bzw. die Zone 15/)
hinein aufgrund der Sperrspannungen isl gering. Andererseits dehnt sich der Verarmungsbereich nicht in
die Zonen 15a und \5b hinein aus, da keinerlei Spannung zwischen Source 5α und Zone 15a bzw. Source
Sb und Zone 15i> angelegt ist.
Das gleiche gilt für den Fall, daß die Drain-Zonen
Da und Db als Eingang und Ausgang miteinander vertauscht sind.
Auf diese Weise werden die beiden Zonen 15a bzw. 15 ft niemals vollständig von Verarmungsbereichen
eingenommen, wie es bisweilen bei herkömmlichen MOS-Transistoren der in I iu. I gezeigten Art erfolgt,
bei denen je nach Betriebszustand der Verarmungsbereieh
praktisch vollständig die Zone 15 einnehmen kann, wie bereits erläutert wurde.
* Wenn nun ein Steuersignal an die Gnte-Elektrode (bestehend aus den beiden wechselseitig miteinander verbundenen Gate-Zonen (Ui und (lh) abgegeben wird, fließt ein elektrischer Strom abhängig vom Steuersignal von Drain Da als Eingang nach Drain Dh
* Wenn nun ein Steuersignal an die Gnte-Elektrode (bestehend aus den beiden wechselseitig miteinander verbundenen Gate-Zonen (Ui und (lh) abgegeben wird, fließt ein elektrischer Strom abhängig vom Steuersignal von Drain Da als Eingang nach Drain Dh
in als Ausgang. Dieser Strom wiederum bestimmt die
Potentiale der Source-Zonen .S« und .SV). so daß zwischen
Source .SVi und der Zone 15« sowie zwischen Source Λ7» und der Zone 15/» Sperrspannungen auftreten.
Die Verarmungsbereiche, die durch diese
i.< Sperrspannungen hervorgerufen werden, können die
Zonen 15« und 15/> nicht vollständig einnehmen.
Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung.
Dabei sind zwei MOS-Transistoren in einem einzigen Substrat vorgesehen, wobei die Source-Zonen zu ei-
:ii ner gemeinsamen Source zusammengefaßt sind.
Auf einem Halbleiter-Substrat 40 ist eine Epitaxialschicht
44 mit vom Substrat 40 abweichendem I.eitungstyp vorgesehen. Eine Zone 45 mit gleichem
Leitungstyp wie das Substrat 40 ist in einem Teil der
:s Epilaxialschicht 44 mit einer Eindringtiefe bis zum
eigentlichen Substrat 40 durch tiefes Eindiffundieren gebildet. Als Drain-Zonen Da und Dh dienende
Fremdstoff-Diffusionszonen 43« und 43/' sind in einem anut.*reη Teil der Epitaxialschicht 44 vorgesehen
in und haben ilen gleichen I.eitungstyp wie die Epitaxialschicht
44. Eine als Source dienende Fremdstoff-Diffusionszone 46 hoher Konzentiation mit gleichem
Leitungstyp wie die Epitaxialschicht 44 ist in der Zone 45 vorgesehen. Über der Zone 45 ist unter Zwischen-
<s schaltung einer Isolierschicht 42 eine Gate-Elektrode
C; angeordnet. Elektroden 41 sind für die Drain-Zonen 43« und 43/> vorgesehen und nach bekannten
Metallbedampfungsverfahrcn hergestellt. Ein Oxidfilm dient als Isolierschicht 42. Von den
JH Drain-Elektroden 41 kann eine als Eingang und die
andere entsprechend als Ausgang verwendet werden. Die oben beschriebene MOS-Halbleitcranordnung
ist in ihrer Funktionsweise der in Fig. 2 gezeigten Anordnung äquivalent, die zwei MOS-Transistoren umfaßt,
die elektrisch miteinander verbunden sind. Die einzigen strukturellen Unterschiede bestehen darin,
daß bei der in Fig. 2 gezeigten Anordnung zwei MOS-Transistoren in zwei getrennten Substraten vorgesehen
sind, während die Halbleiteranordnung gc-
SIi maß Fig. 3 nur ein einziges Substrat hat. sowie weiter
darin, daß bei der in Fig. 2 gezeigten Anordnung durch einen Draht miteinander verbundene Zonen
16« und 16/) vorhanden sind, während bei der Halbleiteranordnung nach Fig. 3 nur eine einzige Zone 46
vorgesehen ist. Die Arbeitsweise der Anordnung gemäß Fig. 3 ist analog zu derjenigen gemäß Fig. 2, so
daß eine nähere Erläuterung nicht erforderlich ist. Die erfindungsgemäße Halbleiteranordnung kann
also mit einem Strom zufriedenstellend arbeiten, der
wi in einer Richtung oder in der anderen Richtung fließt,
was bei den herkömmlichen asymmetrischen MOS-Transistoren nicht der Fall ist. Dadurch wird die
Schwierigkeit beseitigt, daß die asymmetrischen MOS-Transistoren trotz ihrer sehr schnellen Arbeitsweise
bisher nicht als Speicher- oder logische Elemente verwendbar sind, bei denen die Stromrichtung
häufig wechselt.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau,
- deren Source-Elektroden und deren Gate-Elektroden
miteinander verbunden sind und deren Drain-Elektroden im Betrieb als Eingangs-
und Ausgangselektroden der Anordnung dienen,
gekennzeichnet durch
- ein Halbleitersubstrat (40) eines ersten Leitungstyps;
- eine Epitaxialschicht (44) von einem demjenigen des Substrats entgegengesetzten zweiten
Leitungstyp auf dem Substrat;
- eine erste, in einem Teil der Epitaxialschicht (44) gebildete Diffusionszone (45), deren
Tiefe bis zum Substrat (40) reicht und die voiTi gleichen Leitungstyp ist wie das Substrat
(40);
- eine zweite und eine dritte, jeweils mit einer Elektrode (Da; Db) versehene Diffusionszone (43a; 43b) vom zweiten Leitungstyp
innerhalb der Epitaxialschicht (44) mit einer von der Epitaxialschicht (44) unterschiedlichen
Fremdstoffkonzentration, die voneinander durch die erste Diffusionszone (45) sowie
entsprechende Bereiche der Epitaxialschicht (44) zwischen erster und zweiter bzw.
drit.°r Diffusionszone getrennt sind und die Drain-Zonen der beiden Feldeffekttransistoren
bilden;
- eine innerhalb eines Teils der ersten Diffusionszone (45) angeordnete vierte Diffusionszone
(46) vom zweiten Leitungstyp, die von der Epitaxialschicht (44) durch einen
Teil der ersten Diffusionszone (45) getrennt ist, als Source-Zone der beiden Feldeffekttransistoren
wirkt und sich im Betrieb auf schwebendem Potential befindet, und
- eine Gate-Elektrode (G),die über der ersten Diffusionszone (45) auf eine Zwischenisolierschicht
(42) angeordnet ist.
2. Halbleiteranordnung nach Anspruch I, dadurch gekennzeichnet,
- daß die Mitte der ersten Diffusions/one (45) und die Mitte der vierten Diffusionszonc (46)
zusammenfallen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45049444A JPS4936515B1 (de) | 1970-06-10 | 1970-06-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2128536A1 DE2128536A1 (de) | 1971-12-16 |
DE2128536B2 true DE2128536B2 (de) | 1980-09-25 |
DE2128536C3 DE2128536C3 (de) | 1986-07-10 |
Family
ID=12831280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2128536A Expired DE2128536C3 (de) | 1970-06-10 | 1971-06-08 | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau |
Country Status (4)
Country | Link |
---|---|
US (1) | US3719864A (de) |
JP (1) | JPS4936515B1 (de) |
DE (1) | DE2128536C3 (de) |
NL (1) | NL153723B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3502180A1 (de) * | 1984-01-23 | 1985-08-01 | International Rectifier Corp., Los Angeles, Calif. | Festkoerperrelais |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3831187A (en) * | 1973-04-11 | 1974-08-20 | Rca Corp | Thyristor having capacitively coupled control electrode |
NL7606483A (nl) * | 1976-06-16 | 1977-12-20 | Philips Nv | Inrichting voor het mengen van signalen. |
JPS5725287U (de) * | 1980-07-21 | 1982-02-09 | ||
US4721986A (en) * | 1984-02-21 | 1988-01-26 | International Rectifier Corporation | Bidirectional output semiconductor field effect transistor and method for its maufacture |
JP2503900B2 (ja) * | 1993-07-30 | 1996-06-05 | 日本電気株式会社 | 半導体装置及びそれを用いたモ―タドライバ回路 |
EP0788660B1 (de) * | 1995-07-19 | 2001-10-17 | Koninklijke Philips Electronics N.V. | Halbleiteranordnung vom hochspannungs-ldmos-typ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE643857A (de) * | 1963-02-14 | |||
US3264493A (en) * | 1963-10-01 | 1966-08-02 | Fairchild Camera Instr Co | Semiconductor circuit module for a high-gain, high-input impedance amplifier |
US3295030A (en) * | 1963-12-18 | 1966-12-27 | Signetics Corp | Field effect transistor and method |
US3305708A (en) * | 1964-11-25 | 1967-02-21 | Rca Corp | Insulated-gate field-effect semiconductor device |
US3461360A (en) * | 1965-06-30 | 1969-08-12 | Ibm | Semiconductor devices with cup-shaped regions |
FR1522584A (fr) * | 1966-03-28 | 1968-04-26 | Matsushita Electronics Corp | Transistor à effet de champ à électrodes de commande isolées |
FR1546644A (fr) * | 1966-09-19 | 1968-11-22 | Matsushita Electronics Corp | Dispositif semi-conducteur |
US3440500A (en) * | 1966-09-26 | 1969-04-22 | Itt | High frequency field effect transistor |
FR1530926A (fr) * | 1966-10-13 | 1968-06-28 | Rca Corp | Procédé pour la fabrication de dispositifs à effet de champ à électrodes de commande isolées |
FR1540755A (fr) * | 1966-10-13 | 1968-09-27 | Rca Corp | Transistor tétrode à effet de champ |
GB1173150A (en) * | 1966-12-13 | 1969-12-03 | Associated Semiconductor Mft | Improvements in Insulated Gate Field Effect Transistors |
FR1534511A (fr) * | 1966-12-20 | 1968-07-26 | Texas Instruments Inc | Triode semiconductrice du type métal-oxyde |
FR1563879A (de) * | 1968-02-09 | 1969-04-18 | ||
GB1171874A (en) * | 1968-04-26 | 1969-11-26 | Hughes Aircraft Co | Field Effect Transistor. |
NL6906840A (de) * | 1968-07-12 | 1970-01-14 |
-
1970
- 1970-06-10 JP JP45049444A patent/JPS4936515B1/ja active Pending
-
1971
- 1971-06-08 US US00151054A patent/US3719864A/en not_active Expired - Lifetime
- 1971-06-08 DE DE2128536A patent/DE2128536C3/de not_active Expired
- 1971-06-09 NL NL717107901A patent/NL153723B/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3502180A1 (de) * | 1984-01-23 | 1985-08-01 | International Rectifier Corp., Los Angeles, Calif. | Festkoerperrelais |
Also Published As
Publication number | Publication date |
---|---|
DE2128536C3 (de) | 1986-07-10 |
NL153723B (nl) | 1977-06-15 |
DE2128536A1 (de) | 1971-12-16 |
NL7107901A (de) | 1971-12-14 |
US3719864A (en) | 1973-03-06 |
JPS4936515B1 (de) | 1974-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE2009102A1 (de) | Integrierte Halbleiterschaltungen | |
DE2623507A1 (de) | Schaltungsanordnung fuer binaere schaltvariable | |
DE4230319A1 (de) | Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor | |
DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
DE1614145A1 (de) | Dauerdurchschlagssicherer Feldeffekttransistor mit isolierten Gattern | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE2730373A1 (de) | Integrierte halbleiter-logikschaltung | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2128536C3 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE7141390U (de) | Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen | |
DE3838964A1 (de) | Kaskoden bimos-treiberschaltung | |
DE2734509A1 (de) | Integrierte halbleiterschaltung | |
DE4227840C2 (de) | MOS-Leistungsschalttransistor | |
DE2929869C2 (de) | Monolithisch integrierte CMOS-Inverterschaltungsanordnung | |
DE2540350B2 (de) | Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren | |
DE1274182B (de) | Integrierter Halbleiterschaltkreis mit kurzer Abschaltzeit | |
DE2152109B2 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2415736A1 (de) | Metall-silizium-feldeffekttransistor | |
DE19926109A1 (de) | Leistungsschalter | |
DE2900639C3 (de) | Stromspiegelverstärker in MOS-Bauweise | |
DE2430947C2 (de) | Halbleiterspeichereinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8263 | Opposition against grant of a patent | ||
8281 | Inventor (new situation) |
Free format text: TANIGUCHI, KENJI, KODAIRA, JP IMAIZUMI, ICHIRO, KOKUBUNJI, JP |
|
C3 | Grant after two publication steps (3rd publication) |