DE2929869C2 - Monolithisch integrierte CMOS-Inverterschaltungsanordnung - Google Patents

Monolithisch integrierte CMOS-Inverterschaltungsanordnung

Info

Publication number
DE2929869C2
DE2929869C2 DE2929869A DE2929869A DE2929869C2 DE 2929869 C2 DE2929869 C2 DE 2929869C2 DE 2929869 A DE2929869 A DE 2929869A DE 2929869 A DE2929869 A DE 2929869A DE 2929869 C2 DE2929869 C2 DE 2929869C2
Authority
DE
Germany
Prior art keywords
drain
zone
field effect
substrate
schottky contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2929869A
Other languages
English (en)
Other versions
DE2929869A1 (de
Inventor
Dipl.-Phys. Dr.rer.nat. Fritz 7800 Freiburg Adam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2929869A priority Critical patent/DE2929869C2/de
Priority to GB8020110A priority patent/GB2054955B/en
Priority to JP9860980A priority patent/JPS5618459A/ja
Priority to IE1530/80A priority patent/IE50350B1/en
Priority to FR8016206A priority patent/FR2462025A1/fr
Priority to IT23632/80A priority patent/IT1193544B/it
Publication of DE2929869A1 publication Critical patent/DE2929869A1/de
Application granted granted Critical
Publication of DE2929869C2 publication Critical patent/DE2929869C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Description

Die Erfindung betrifft eine monolithisch integrierte CMOS-Inverterschaltungsanordnung gemäß dem Oberbegriff des Anspruchs l,wiesieausderZeitschrift»EIektronik«,(1971)Heft4,Seiten 111 bis 116, bekannt ist
Es wurde an einer solchen monolithisch integrierten CMOS-Schaltung festgestellt daß beim Anlegen von sehr steilen Spannungsimpulsen bzw. Störimpulsen ein Kurzschluß über die monolithisch integrierte CMOS-Schaltung auftreten kann, der zur Zerstörung führt. Vor allem tritt diese Erscheinung bei CMOS-Schaltungen auf, weiche Gateelektroden aus Aluminium mit hoher Schwellenspannung aufweisen und für hohe Betriebsspannungen vorgesehen sind.
Es wurde Jäher angenommen, daß die Überlappkapazitäten zwischen den Gateelektroden und Drainzonen
dabei eine Rolle spieler. Beim CMOS-Inverter sind nämlich jeweils die Gateelektroden und die Drainelektroden des η-Kanal- und des p-Kanal-Transistors über aufgedampfte Aluminiumleitbahnen miteinander verbunden.
Beim Schaltvorgang wird daher -:n Teil der Spannungsänderung an der Gateelektrode durch die Überlappkapazität der Gateelektrode kapazitiv auf die Drainzone der Transistoren übertragen.
Ein unendlich steiler Spannungäsprung AUc an der Gateelektrode hat daher auf der Draineiektrode die Spannungsänderung
AUd = AUomax = AUc · CJCt
zur Folge. Q ist die Überlappkapazität zwischen der Gateelektrode und der Drainzone, Q ist die gesamte Knotenkapazität auf der Drainseite einschließlich Cu.
Wird nun der Fall betrachtet, daß das Gatepotential von seinem »positivsten« auf seinen »negativsten« Wert springt dann springt das Gatepotential des n-Kanal-Transistors infolge kapazitiver Spannungsteilung von
0 auf -AUd-
Da der wannenförmige Bereich im stationären Zustand überall auf Null liegt, entsteht nach dem Spannungssprung über dem Drain-Übergang der Spannungsabfall dUo, der nach einer Berechnung 2 V betragen kann. Die Drainzone wird negativ gegen den wannenförmigen Bereich und beginnt einen Flußstrom zu ziehen, wenn
AUd £ 0,7 V,
d. h. größer als die Schleusenspannung des Drain-pn-Übergangs wird. Ist dies der Fall, so fließt ein Flußstrom
über diesen pn-Übergang und führt bekanntlich zu einer Ladungsträgerinjektion vor allem in die hochohmige
Seite, d. h. in den wannenförmigen Bereich angrenzend an den Drain-pn-Übergang. Da sich in unmittelbarer Nachbarschaft der in Sperrichtung vorgespannte pn-Übergang zwischen dem wannenförmigen Bereich und
dem Substrat befindet, wirkt dieser wie ein Kollektor-Übergang auf die von der Drainzone in den p-dotierten wannenförmigen Bereich injizierten Elektronen. Bei genügend starker Injektion bricht dabei die Spannung über
dem pn-Übergang zwischen dem wannenförmigen Bereich und dem Substrat zusammen. Dieser verliert seine Sperrwirkung und verursacht damit das Durchzünden der Vierschichtenstruktur
n-Kanal-Source/p-Wanne/n-Substrat/p-Kanal-Sourcezone,
was man gewöhnlich als Thyristoreffekt bezeichnet
Von dieser Erkenntnis wird bei der Erfindung ausgegangen.
Entscheidend für das Zustandekommen des Thyristoreffektes ist die Bedingung
AU0 £ 0,7 V.
AUd wird in der Praxis seinen theoretischen Maximalwert
nicht ganz erreichen, da sich die entstehende Potentialdifferenz zwischen der Drainzone und der Sourczone des n-Kanal-Feldeffekttransistors sofort durch Stromfluß durch den Transistor auszugleichen beginnt, der sich ja zunächst noch im leitenden Zustand befindet, wobei die Rollen »Source« und »Drain« wegen der Potentialverhältnisse dieser Ausgleichsphase vertauscht sind.
Hat AUd den zur Zündung notwendigen kritischen Wert
AU Dkm = 0,7 V
während dieser Phase nicht überschritten, so bleibt der Thyristoreffekt aus, und der Schaltvorgang iäuft normal ab: der p-Kanal-Transistor wird leitend, der n-Kan&l-Transistor sperrt, und das Drainpotential (am Ausgang des Inverters) erreicht seinen »positivsten Wert« Ub-
Man kann diesen Thyristoreffekt zwar durch langsamere Ansteuerung mit flachen Spannujigsflanken an den Gateelektroden, durch hochohmige Auslegung der ansteuernden Stufe (kleine W/L-Verhältnisse), durch Vergrößerung der Knotenkapazität Ci, beispielsweise durch Vergrößerung der diffundierten Drainzonengebiete, oder auch durch eine Verringerung der Injektionswirkung Drainzone-Wanne-Substrat unterdrücken, jedoch nicht ohne weiteres ohne weitere Nachteile, wie z. B. Geschwindigkeitseinbuße, verhindern.
Aufgabe der Erfindung ist daher die Angabe einer monolithisch integrierten CMOS-Inverterschaltungsanordnung nach dem Oberbegriff des Anspruchs 1, bei der der oben geschilderte unerwünschte Thyristoreffekt beim Auftreten von sehr steilen Spannungsimpulsen an den Gateelektroden der beiden Feldeffekttransistoren verhindert ist.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst.
Aus der DE-OS 24 23 114 ist zwar bekannt, an einen wannenförmigen Bereich einen Schottky-Kontakt anzubringen, der eine kleinere Schleusenspannung aufweist als der pn-übergang zwischen dem wannenförmigen Bereich und einer an ihm angeordneten Zone, um die Bildung eines parasitären Vertikaltransistors bei Vorspannung des von dem Bereich und dem wannenförmigen Bereich gebildeten pn-übergang in Durchlaßrichtung zu verhindern. Auch wird in dieser Druckschrift auf eine Anwendbarkeit im Zusammenhang mit Isolierschicht-Feldeffekttransistoren hingewiesen. Es fehlt aber ein Hinweis auf die Anwendung bei CMOS-Inverterschaltungsanordnungen, bei denen der vorstehend beschriebene Thyristoreffekt beim Auftreten von sehr steilen Spannungsimpulsen an den Gateelektroden auftritt.
Bei einer monolithischen integrierten CMOS-Schaltung in einem Silicium-Substrat kann beispielsweise ein Al-Si-Kontakt verwendet werden, der verhindert, daß das Pof ential der Drainzone unter dasjenige der p-W anne um mehr als die Schottky-Schleusenspannung kapazitiv abgesenkt werden kann. Es können aber auch andere Metalle zum Herstellen des Schottky-Kontaktes verwendet werden, wie beispielsweise aus den Zeitschriften »Solid-State Electronics«, Bd. 14 (1971), Seiten 71 bis 75 und »IEEE Transactions on Electron Devices^, Bd. ED-16, Nr. 1 (Jan. 1969) Seiten 58 bis 63, bekannt ist. Damit ist gewährleistet, daß die Schleusenspannur.g (Schwsllenspannung in Flußrichtung) des Schottky-Kontaktes unterhalb derjenigen eines pn-Übergangs liegt.
Da die Schottky-Schleusenspannung somit kleiner ist als diejenige des pn-Übergangs der Drainzone, führt der nicht aus Minoritätsladungsträger bestehende Strom über den Schottky-Kontakt zur Entladung der Drainseite und verhindert damit einen Flußstrom mit einer Injektion über den pn-Übergang der Drainzone.
In entsprechender weise kann auch gemäß einer Weiterbildung zwischen der Drainzone des p-Kanal-Transistors und dem Substrat ein Schottky-Kontakt vorgesehen werden. In vielen Fällen wird jedoch ein Schottky-Kontakt auf der Seite des n-Kanal-Feldeffekttransistors genügen, da dort die Injektionsgefahr in den pn-Übergang zwischen dem wannenförmigen Bereich und der Drainzone größer ist (größeres x) als von der Drainzone des p-Kanal-Feldeffekttransistors ausgehend.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren
Fig. 1 ausschnittsweise im Querschnitt etwa senkrecht durch ein plattenförmiges Substrat eine monolithisch integrierte CMOS-Inverterschaltung herkömmlichen Aufbaus zeigt, deren
F i g. 2 drei Ersatzschaltbilder für den Strompfad von dem Potential Null bis Ub über den wannenförmigen Bereich und das Substrat enthält, dereii
F i g. 3 eine Weiterbildung der monolithisch integrierten CMOS-Inverterschaltung mit einem weiteren Schottky-Kontakt veranschaulicht und deren
Fig.4 die beiden Ersatzschaltbilder für die Schottky-Dioden auf dem p-dotierten wannenförrri^en Bereich und auf dem η-Substrat zeigt.
Die F i g. 1 zeigt in Schnittbildansicht eine monolithisch integrierte CMOS-Schaltung herkömmlichen Aufbaus, die als Inverter geschaltet ist. In ein η-leitendes Substrat ist zur Herstellui g eines n-Kanal-Feldeffekttransistors ein wannenförmiger p-leitender Bereich 2 eingelassen, was durch einen Planardiffusionsprozeß in bekannter Weise erfolgen kann. In diesem Bereich 2 sind die Drainzone 5 und die Sourcezone 10 eingelassen, während neben dem Bereich 2, der mit dem Substrat 1 einen pn-übergang 7 bildet, planar die Drainzone 6 und die Sourcezone 9 des pn Kanal-Feldeffekttransistors eindiffundiert worden sind. Das Eineanessienal wird bei Ur. an
die galvanische Verbindung zwischen den beiden Gate-Elektroden 11 und 12 angelegt. Die Spannungsversorgung mit Ub>0 liegt zwischen dem Substrat und der Sourcezone 9 einerseits und dem wannenförmigen Bereich 2 auf Nullpotential andererseits.
Die Fig. 2 zeigt das Ersatzschaltbild der Fig. 1 mit den drei pn-Dioden zwischen den betreffenden Zonen 1,2, 6 und 10, deren Bezugsziffern an den Verbindungen zwischen den pn-Dioden angebracht sind. Die Fig. 2a betrifft den idealen Fall
< UD< Ub,
ίο wobei äußerstenfalls mindestens
-0,7 > UD < Ub + 0.7 V
Die F i g. 2b betrifft den Fall der Thyristorzündung durch den parasitären pn-Transistor, wobei die Zündung durch die Drainzone 5 erfolgt, die gewissermaßen als Hilfsemitterzone eines Thyristors mit der Zonenfolge Sourcezone 10/wannenförmiger Bereich 2/Substrat 1/Sourcezone 9 aufzufassen ist. Die Drainzone 5 ist also als Emitterzone eines parasitären Ersatzschaltbildtransistors Tl aufzufassen an welchen kurzzeitig eine Spannung von
UD = AUd < -0,7 V
angelegt wird.
Die F i g. 2c betrifft den Fall einer Thyristorzündung durch einen parasitären prip-Transistoi T2 mit der Drainzone 6 als Emitterzone. An diesem liegt zur Zündung die Spannung
Ud= Ub + AUd > Ub+ 0,7 V
an, falls üblicherweise Silicium als Halbleitermaterial verwendet wird.
F i g. 3 zeigt nun eine Schnittansicht entsprechend der F i g. 1 eine monolithisch integrierte CMOS-Schaltung nach der Erfindung mit je einem Schottky-Kontakt 3 bzw. 4, der mit der Drainzone 5 des n-Kanal-Feldeffekttransistors bzw. mit der Drainzone 6 des pn-Kanal-Feldeffekttransistors verbunden ist. In den meisten Fällen ist jedoch der Schottky-Kontakt 4 auf dem Substrat 2 entbehrlich, da normalerweise die Drainzone 5 des n-Kanal-Feldeffekttransistors wesentlich näher an dem als Kollektorübergang des erwähnten Thyristors wirksamen
pn-Übergang 7 zwischen der wannenförmigen Zone 2 und dem Substrat 1 liegt als die Drainzone 6 des p-Kanal-Feldeffekttransistors.
Die F i g. 4a zeigt das Ersatzschaltbild für den Schottky-Kontakt 3 an dem wannenförmigen Bereich 2, wobei ein parasitärer Transistor TI mit der Drainzone 5 wirksam wird, während die F i g. 4b das Ersatzschaltbild für den Fall mit dem Schottky-Kontakt 4 am Substrat 1 mit dem parasitären Transistor Tl entsprechend veranschaulicht.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Monolithisch integrierte CMOS-Inverterschaltungsanordnung mit einem Paar von komplementären Isolierschicht-Feldeffekttransistoren, von denen die Sourcezone und die Drainzone des einen Feldeffekttransistors oberflächlich in einem an der Oberflächenseite eines halbleitenden Substrats des c-sten Leitungstyps angeordneten wannenförmigen Bereich des zweiten Leitungstyps angeordnet sind, die Sourcezone sowie die Drainzone des anderen Feldeffekttransistors an der Oberflächenseite des Substrats angeordnet sind und ferner zwischen den beiden Drainelektroden der beiden Feldeffekttransistoren eine galvanische Verbindung vorhanden ist, dadurch gekennzeichnet,
ίο daß an den wannenförmigen Bereich (2) ein Schottky-Kontakt (3) angebracht ist, der eine kleinere Schleusenspannung aufweist als der pn-Übergang zwischen dem wannenförmigen Bereich (2) und der Drainzone (5) des im wannenförmigen Bereich (2) angeordneten Feldeffekttransistors und
daß der Schottky-Kontakt (3) mit der galvanischen Verbindung (8) zwischen den beiden Drainzonen (5, 6) kontaktiert ist
2. Monolithisch integrierte CMOS-Inverterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an dem Substrat (1) ein weiterer Schottky-Kontakt (4) angebracht ist der eine kleinere Schleusenspannung aufweist als der pn-Übergang zwischen der Drainzone (6) des im Substrat angeordneten Feldeffekttransistors und dem Substrat (1) und daß dieser weitere Schottky-Kontakt (4) mit der galvanischen Verbindung (8) zwischen den beiden Drainzonen (5,6) kontaktiert ist.
DE2929869A 1979-07-24 1979-07-24 Monolithisch integrierte CMOS-Inverterschaltungsanordnung Expired DE2929869C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2929869A DE2929869C2 (de) 1979-07-24 1979-07-24 Monolithisch integrierte CMOS-Inverterschaltungsanordnung
GB8020110A GB2054955B (en) 1979-07-24 1980-06-19 Menolithic integrated cmos circuit
JP9860980A JPS5618459A (en) 1979-07-24 1980-07-18 Monolithic integrated ccmos circuit
IE1530/80A IE50350B1 (en) 1979-07-24 1980-07-23 Monolithic integrated cmos circuit
FR8016206A FR2462025A1 (fr) 1979-07-24 1980-07-23 Circuit integre monolithique a transistors mos complementaires
IT23632/80A IT1193544B (it) 1979-07-24 1980-07-23 Circuito integrato monolitico cosiddetto cmos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2929869A DE2929869C2 (de) 1979-07-24 1979-07-24 Monolithisch integrierte CMOS-Inverterschaltungsanordnung

Publications (2)

Publication Number Publication Date
DE2929869A1 DE2929869A1 (de) 1981-02-19
DE2929869C2 true DE2929869C2 (de) 1986-04-30

Family

ID=6076567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2929869A Expired DE2929869C2 (de) 1979-07-24 1979-07-24 Monolithisch integrierte CMOS-Inverterschaltungsanordnung

Country Status (6)

Country Link
JP (1) JPS5618459A (de)
DE (1) DE2929869C2 (de)
FR (1) FR2462025A1 (de)
GB (1) GB2054955B (de)
IE (1) IE50350B1 (de)
IT (1) IT1193544B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57177554A (en) * 1981-04-27 1982-11-01 Hitachi Ltd Semiconductor integrated circuit device
EP0166386A3 (de) * 1984-06-29 1987-08-05 Siemens Aktiengesellschaft Integrierte Schaltung in komplementärer Schaltungstechnik
DE3685169D1 (de) * 1985-08-26 1992-06-11 Siemens Ag Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator und einer schottky-diode.
US11342916B2 (en) 2008-12-23 2022-05-24 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
US8476689B2 (en) 2008-12-23 2013-07-02 Augustine Wei-Chun Chang Super CMOS devices on a microelectronics system
US11955476B2 (en) 2008-12-23 2024-04-09 Schottky Lsi, Inc. Super CMOS devices on a microelectronics system
US9853643B2 (en) 2008-12-23 2017-12-26 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
WO2016057973A1 (en) * 2014-10-10 2016-04-14 Schottky Lsi, Inc. Super cmos (scmostm) devices on a microelectronic system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
JPS568501B2 (de) * 1973-05-12 1981-02-24
JPS5211880A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS5211885A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS6043666B2 (ja) * 1976-10-18 1985-09-30 株式会社日立製作所 相補形ｍｉｓ半導体装置
JPS53105985A (en) * 1977-02-28 1978-09-14 Nec Corp Conmplementary-type insulating gate field effect transistor

Also Published As

Publication number Publication date
FR2462025B1 (de) 1983-11-18
JPS5618459A (en) 1981-02-21
FR2462025A1 (fr) 1981-02-06
IT8023632A1 (it) 1982-01-23
IE50350B1 (en) 1986-04-02
IT8023632A0 (it) 1980-07-23
GB2054955B (en) 1983-05-11
IE801530L (en) 1981-01-24
IT1193544B (it) 1988-07-08
DE2929869A1 (de) 1981-02-19
GB2054955A (en) 1981-02-18

Similar Documents

Publication Publication Date Title
DE2439799C2 (de) Ladungsgekoppelte Anordnung, insbesondere Bildsensor
DE2625917C3 (de) Halbleiteranordnung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3707867C2 (de)
DE2901193A1 (de) Halbleiteranordnung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE2929869C2 (de) Monolithisch integrierte CMOS-Inverterschaltungsanordnung
EP0217065A1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE3102851A1 (de) Pnpn-halbleiterschalter
DE10111200B4 (de) Integrierte Halbleiterschaltung
DE3044444A1 (de) &#34;monolithisch integrierte gleichrichter-brueckenschaltung&#34;
DE2320579A1 (de) Halbleiterelement
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
CH670173A5 (de)
DE2015815A1 (de) Schutzschaltung für gitterisolierte Feldeffekttransistoren
DE2260584B2 (de) Eimerkettenschaltung und Verfahren zu ihrer Herstellung
DE19721322B4 (de) Elektrostatische Entladungsschutzeinrichtung
DE2128536B2 (de) Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE10049354A1 (de) Halbleiterbauelement
DE1573717B2 (de) Druckempfindliches halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee