DE2320579A1 - Halbleiterelement - Google Patents

Halbleiterelement

Info

Publication number
DE2320579A1
DE2320579A1 DE19732320579 DE2320579A DE2320579A1 DE 2320579 A1 DE2320579 A1 DE 2320579A1 DE 19732320579 DE19732320579 DE 19732320579 DE 2320579 A DE2320579 A DE 2320579A DE 2320579 A1 DE2320579 A1 DE 2320579A1
Authority
DE
Germany
Prior art keywords
substrate
region
area
auxiliary
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732320579
Other languages
English (en)
Other versions
DE2320579B2 (de
DE2320579C3 (de
Inventor
Hisao Hayashi
Takeshi Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2320579A1 publication Critical patent/DE2320579A1/de
Publication of DE2320579B2 publication Critical patent/DE2320579B2/de
Application granted granted Critical
Publication of DE2320579C3 publication Critical patent/DE2320579C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)

Description

It 2481 P/b
SONY CORPORATION, Tokyo, Japan
Halbleiterelement
Die Erfindung bezieht sich auf ein Halbleiterelement und insbesondere auf ein Planarelement mit extrem hoher Durchbruchsspannungscharakteri stik.
Ein Planarhalbleitergrenzschichtelement ist in der US-Patentschrift 3 555 373 beschrieben und besitzt einen sogenannten Schutzring. Ein solches Element mit einem Schutzring, wie es in dieser Patentschrift beschrieben ist, besitzt eine höhere Durchbruchsspannungscharakteristik als herkömmliche Planarelemente. Ein Element dieses in der Patentschrift gezeigten Typs ist jedoch noch den sogenannten Mesa-Elementen mit flacher p-n-Grenzschicht unterlegen.
Es ist Aufgabe der Erfindung, ein Halbleiterelement, insbesondere ein Planarelement zu schaffen, welches eine höhere Umkehrdurchbruchsspannungscharakteristik als die bisherigen Planarelernente besitzt.
Diese Aufgabe wird durch ein Halbleiterelement gelöst, das sich gemäß der Erfindung kennzeichnet durch ein Substrat aus einem Halbleitermaterial eines Leitungstyps mit ersten und zweiten einander entgegengesetzten Oberflächen, einen ersten Bereich entgegengesetzten Leitungstyps auf der ersten Oberfläche des Substrats, de-r eine p-n-Grenz schicht damit bildet, einen zweiten Bereich dieses entgegengesetzten Leitungstyps auf der ersten Oberfläche des Substrats, der eine zweite p-n-Grenzschicht damit bildet, die die erste p-n-Grenzschicht in vorbestimmtem Abstands-
309845/091S
Verhältnis umgibt, einen dritten Bereich dieses entgegengesetzten Leitungstyps auf der zweiten Oberfläche des Substrats zur Bildung einer dritten p-n-Grenzschicht damit, der dem ersten Bereich in einem vorbestimmten Abstandsverhältnis zu diesem zugekehrt ist, wobei der zweite und der dritte Bereich keine elektrische Verbindung besitzen, und eine Spannungsquelle, die die erste p-n-Grenzschicht mit einer solchen Spannung umgekehrt vorspannt, daß sich eine Sperrschicht von der ersten p-n-Grenzschicht zu der zweite^ und der dritten p-n-Grenzschicht erstreckt.
Das Element hat einen solchen Aufbau, daß es einen weiteren Bereich auf der entgegengesetzten Oberfläche des Substrats von einem Planar-p-n-Grenzschicht-Element besitzt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen im Zusammenhang mit den Figuren. Von den Figuren zeigen:
Fig. 1 eine Planardiode bekannter Art mit einem Schutzring ohne elektrische Verbindung mit dem Schutzring;
Fig. 2 eine fragmentarische Ansicht eines Planar-Grenzschicht-Elementes mit einer Mehrzahl von Schutzringen auf einer Oberfläche, einem Hilfsbereich auf der entgegengesetzten Oberfläche und weiteren Schutzringen um den Hilfsbereich;
Fig. 3 ein Diagramm der Strom-Spannungscharakteristik des in Fig. 2 gezeigten Elementes;
Fig. 4 einen Planartransistor;
Fig. 5 eine Abwandlung der in Fig. 4 gezeigten Ausführungsform;
Fig. 6 eine weitere Abwandlung der Ausführungsform;
Fig.. 7 eine Aus führungs form, bei der die Erfindung auf einen
/(Vierschichttriode) tastgesteuerten Schalter/angewendet wird; und
3 09845/0915
Fig. 8 weitere Ausführungsformen, bei denen die Erfindung auf einen Transi
angewendet wird.
u auf einen Transistor und einen tastgesteuerten Schalter
In Fig. 1 ist eine bekannte Ausführung gezeigt, wie sie beispielsweise in dem oben genannten Patent 3 555 373 beschrieben ist. Fig. 1 zeigt eine Planardiode mit einem Substrat 3 aus Halbleitermaterial vom n-Leitungstyp. In der oberen Oberfläche des Substrates 3 ist durch Diffusion ein Bereich 4 vom p-Leitungstyp gebildet, der eine p-n-Verbindungsschicht 5 mit dem Substrat 3 bildet. Der Bereich 4 bildet die Anode und der Bereich 3 die Kathode der Diode. Es ist eine Anodenelektrode 9 vorgesehen, die sich in Kontakt mit dem Bereich 4 befindet, während auf der unteren Oberfläche des Substrates 3 ein Ohmscher Kontakt 10 vorgesehen ist. Durch Diffusion in die obere Oberfläche des Substrates 3 um den Hauptbereich 4 herum ist auch ein Schutzring 6 (guard ring) aus p-leitendem Material gebildet. Es besteht keine elektrische Verbindung zu diesem Schutzring 6, aber es ist erkennbar, daß zwischen Schutzring 6 und Substrat 3 eine p-n-Verbindung 51 gebildet wird. Auf der oberen Oberfläche der Vorrichtung mit Ausnahme des mit der Anode 9 bedeckten Teiles wird vorzugsweise eine Oxydschicht 8 aufgebracht.
Wird an den durchdiffundierten Teil 4 eine negative Spannung angelegt, dann erstreckt sich vom Bereich 4 aus eine Sperrschicht 7, die den Schutzring 6 bei einer Spannung erreicht, die niedriger ist als die Durchbruchsspannung der Haupt-p-n-Grenzschicht 5. Wird bei einem Planarelement ein Schutzring vorgesehen, dann wird die Umkehrdurchbruchsspannungscharakteristik verb essert, weil die Kurvenform der p-n-Grenzschicht durch den Schutzring moderiert wird.
Die in Fig. 1 gezeigte Vorrichtung ist einer solchen von der Mesa-Art mit einer flachen Grenzschicht in Bezug auf die Charakteristik der Umkehrdurchbruchsspannung unterlegen. In einem beliebigen Punkt A in Fig. 1 besteht ein zusammengesetztes Potential
E aus dem Potential E durch den diffundierten Bereich 4 und s po
309845/0 918
dem Potential E , durch den Schutzring 6. Nimmt die dem diffundierten Bereich 4 angelegte Spannung zu, dann wächst die Spannungsdifferenz zwischen dem Bereichernd dem Ring 6, und schließlich erfolgt ein Durchbruch der Vorrichtung ehe in dem Oberflächenteil der p-n-Grenzschicht 5 ein Durchbruch stattfindet.
In Fig. 2 ist eine bevorzugte Ausführungsform der Erfindung gezeigt. Ein Substrat 11 aus Silizium mit η-Verunreinigung besitzt in seiner oberen Oberfläche einen diffundierten Hauptbereich 12 aus p-Fremdstoffen und einer Mehrzahl von Schutzringen 14a, 14b und 14c aus p-Fremdatomen in einem Abstand voneinander um den Hauptbereich 12 herum. In die entgegengesetzte Oberfläche des Substrates 11 ist ein Hilfsbereich 12' mit p-Fremdatomen diffundiert. Der Hilfsbereich 12' besitzt aus Gründen, die später noch erörtert werden, einen größeren Durchmesser als der Hauptbereich 12. In die untere Oberfläche des Substrates 11 ist ferner eine Mehrzahl von Schutzringen mit p-Fremdatomen 14a1, 14b1 und 14c1 hineindiffundiert. Diese Schutzringe sind etwas weiter seitlich nach außen angeordnet als die entsprechenden Schutzringe 14a, 14b und 14c in der oberen Oberfläche des Substrates 11.
In dem Hauptbereich 12 ist eine Anode 15 vorgesehen. Ferner ist eine Kathode 16 in der in Fig. 2 gezeigten Weise angeordnet, die das Substrat 11 durch einen Bereich 19 mit,hoher n+-Fremdatomkonzentration verbindet. Das wird deshalb gemacht, damit ein geeigneter Ohmscher Kontakt der Elektrode 16 mit dem Substrat 11 besteht.
Der Abstand zwischen dem Hauptbereich 12 und den Schutzringen 14a bis 14c besitzt vorbestimmten ausgewählte Werte. Der Abstand zwischen dem Bereich 12 und dem Bereich 12' besitzt ebenfalls einen vorbestimmten Wert. Wie aus der Figur ersichtlich ist, liegt der Kantenteil des Hilfsbereicb.es 12° versetzt gegen den Hauptbereich 12 (das ist der Grund? warum der Hilfsbereich 12' größer ist als der Hauptbereich 12)„ Der Hilfsring 14a! ist versetzt angeordnet gegen den entsprechenden Schutsring 14a„ In gleicher
3 0 9 8 4 5/ 0'9" Ϊ S
Weise sind die Hilfsringe 14b1 und 14c' in Bezug auf die entsprechenden Schutzringe 14b und 14c versetzt.
Vom Hauptbereich 12 aus erstreckt sich eine Sperrschicht 20, und der Schutzring 14a erreicht den Hilfsbereich 12' ehe die p-n-Grenzschicht 13 durchbricht, wenn der Hilfsbereich 12" nicht vorhanden ware. Das Potential in dem Punkt A in Fig. 2 ist gleich der Summe aus den drei Potentialen E von dem Hauptbereich Ί2, E- von dem Schutzring 14a und E , von dem Hilfsbereich 12*. Das zusammengesetzte Potential wird klein, weil das Potential E,_. von dem Hilfsbereich 12 * nach oben gerichtet ist, weil der Hilfsbereich 12' größer ist als der Hauptbereich 12. Auf diese Weise erstreckt sich die Sperrschicht 20 von dem Hauptbereich 12 zu den Schutzringen 14a bis 14c und zu den Hilfsschutzringen 14a1 bis 14c1, und folglich wird die Gesamtdurchbruchsspannung extrem hoch, wie es erwünscht ist. Die Gesamtdurchbruchsspannung V_ kann folgendermaßen beschrieben werden:
V„ = η V + V ,
α ρ
wobei V_ die Durchschlagspannung zwischen dem Hauptbereich 12 und dem Schutzring 14a oder zwischen den nächsten Schutzringen, V die Durchbruchsspannung des äußersten Schutzringes und η die Zahl der Schutzringe ist.
In einer beispielsweisen Ausführungsform kann ein Element dieser Art die folgenden Abmessungen besitzen:
η = 15;
Tiefe des Hineindiffundierens X. der p-Fremdatome des Substrates = 30 Mikron;
Dicke des Substrates 11= 200 Mikron mit einem spezifischen Widerstand von 120 0hm/cm; Abstand W zwischen den Schutzringen und zwischen dem 'Hauptbereich 12 und dem Schutzring 14a = 130 Mikron.
309845/0915
Mit einem Aufbau rait diesen Eigenschaften und Ab messungen besitzt das Element in Pig. 2 die in Fig. 3 gezeigte Charakteristik, Die Durchbruchs spannung liegt bei etwa 7 Kilovolt, was den herkömmlichen Elementen vom Mesa-Typ überlegen ist (die herkömmlichen Mesa-Elemente liegen gewöhnlich bei etwa 3 Kiterolt),
Fig. 4 zeigt einen Planartransistor Mit den neuen Merkmalen nach der Erfindung. In Fig. 4 bezeichnen die gleichen Bezugszeichen wie in Fig. 2 die gleichen Elemente. Der Emitter wird hier durch einen n+-DiffusioasbereiGh 13* gebildet, der in einen p-diffundiarten Basisbereich 12 hineindiffundiert ist, welcher wiederum in das n-leitende- Substrat 11 diffundiert ist zur Bildung einer p-n-Grenzschicht je dazwischen. Das Substrat 11 bildet natürlich den Kollektor. Ein Schutzring 14a von p-Fremdatomen ist in der oberen Oberfläche der p-Leitungsfremdstoffe vorgesehen und ist so ausgebildetr daß die Sperrschicht 18 den Schutzring zuerst erreicht und dann den Hilfsbereich 16 von p-Fremdatomen, der in die entgegengesetzte Oberfläche des Substrates 11 hineindiffundfert ist. Es ist ein zusätzlicher Schutzring 14b aus p-leitenden Fremdatomen gebildet B der den Schutzring 14a in der oberen Oberfläche umgibt, und zwei ffeitere Sehutaringe 15a und 15b vom p-Typ umgeben den Schutzring 14b» Der Schutzring 14a liegt verhältnismäßig nahe an dem Bereich 121 dieser Abstand ist in Fig. mit L- bezeichnet. Der Schutzring 14b hat von dem Schutzring 14a den gleichen Abstand L2. Der Schutzring 15a besitzt zum Schutzring 14b einen viel größeren Abstand W1 als die Abstände L1 und L«. Der Schutzring 15b besitzt vom Schutzring 15a einen Abstand W~, wie es in der Figur gezeigt ist. Die Sperrschichten sind in Fig. 4 durch gestrichelte Linien gezeigt. Das in Fig. 4 gezeigte Element besitzt einen n+-diffundierten Bereich 19, um einen Ohmschen Kontakt durch eine Elektrode 24 zum Substrat 11 zu ermöglichen. Der Emitterbereich 13' besitzt in der gezeigten Weise eine Elektrode 25, und der Basisbereich 12 besitzt eine Elektrode 26. Für den Hilfsbereich 15 und die Schutzringe sind keine Elektroden vorgesehen. Auf der oberen Oberfläche des Elementes ist eine Oxydschicht 27 aufgebracht, und eine Oxydschicht 28 ist auf
309845/031S
der unteren Oberfläche des Substrates aufgebracht. Hilfsringe 17a und 17b vom p-Leitungstyp sind auf der unteren Oberfläche des Substrates 11 vorgesehen und umgeben den Hilfslsreich 16.
Fig. 5 zeigt eine Abwandlung des in Fig. 4 gezeigten Elementes, bei der der Hilfsbereich 16 und die Hilfsschutzringe 17a und 17b in das Substrat 11 eingebettet sind. In dem in Fig. 5 gezeigten Aufbau sind auch die Schutsringe 14a und 14b, die den Basisbereich 12 umgeben, in der gezeigten Weise eingebettet. Ansonsten stimmt der Aufbau des in Fig. 5 gezeigten Ausführungsbeispiels mit dem in Fig. 4 überein, so daß zur Verkürzung die Beschreibung weggelassen wird.
Fig. 6 zeigt einen Transistor mit Schutzringen 14a und 14b von p-Fremdatomart in einem n-leitenden Substrat 11, der im wesentlichen gleich dem in Fig, 4 ist. Hier ist jedoch ein Zwischenbereich 116 von p-Fremdatomen eingebettet in das Substrat 11 zwischen dem Bereich 12 und clem Bereich 16 in einem Abstand von diesen vorgesehen. Das erweitert äie Sperrschicht leicht von dem Basisbereich 12 zu dem Bereich 16. In dem in Fig. 6 gezeigten Beispiel ist von den Schutzringen 15a und 15b, die in Fig. 4 verwendet worden sind, abgesehen worden.
Fig. 7 zeigt ein Element ähnlich dem in Fig." 6f welches jedoch ein Tast-gesteuerter Schalter (gate controlled switch)ist. Das Element enthält dieselben Schutzringe wie in Fig. 6 und denselben Zwischenbereich 116. In diesem Beispiel ist ein p-leitender Bereich 34 in dem Substrat 11 gebildet und darauf eine Elektrode 34' geformt.
Fig. 8 zeigt einen Transistor mit den erfindungsgemäßen Eigenschaften, bei dem der Basisbereich 12 einen Hauptteil 12a unmittelbar unter dem Emitter 13* und einen sich nach unten erstreckenden peripheren Teil 12b besitzt. Dieses ermöglicht weiter, daß die Sperrschicht sich leicht nach unten erweitert su dem Hilfsbereich Ii, und macht den Grimötransportfaktor {Basistransportfaktor) hin-
303Bi. 5/0
reichend hoch. Der Hilfsbereich 16 besitzt zwei Schutzringe 17a und 17b, die ihm umgeben. Die Schutzringe T4a und 14b umgeben den Basisbereich 12 in der Weise und zu dem Zweck, der im Zusammenhang mit den vorhergehenden Ausführungsbeispielen beschrieben worden ist. Die Oxydschichten 27 und 28 sind auf der oberen und der unteren Oberfläche der Vorrichtung aufgebracht, Für den Emitterbereich 13' ist eine Emitterelektrode 25 vorgesehen, und der Basisbereich 12 besitzt eine Basiselektrode 16. Der Kollektorbereich besitzt eine Elektrode 25, die durch den Kollektorbereich durch einen n+-Fremdatombereich 29 verbindet.
Fig. 9 zeigt ein Ausführungsbeispiel ähnlich dem in Fig. 8, bei dem es sich jedoch nicht um einen Transistor sondern um einen Tast-gesteiECten Schalter handelt. Das wird aus der Anordnung der Elektroden 21, 22 und 23 ersichtlich.
309845/0915

Claims (10)

  1. _ 9 Patentansprüche
    f 1 ./Halbleiterelement, gekennzeichnet durch ein Substrat aus einem Halbleitermaterial eines Leitungstyps mit ersten und zweiten einander entgegengesetzten Oberflächen, einen ersten Bereich entgegengesetzten Leitungstyps auf der ersten Oberfläche des Substrats, der eine p-n-Grenzschicht damit bildet,
    einen zweiten Bereich dieses entgegengesetzten Leitungstyps auf der ersten Oberfläche des Substrats, der eine zweite p-n-Grenzschicht damit bildet, die die erste p-n-Grenzschicht in vorbestimmtem Abstandsverhältnis umgibt, einen dritten Bereich dieses entgegengesetzten Leitungstyps auf der zweiten Oberfläche des Substrats zur Bildung einer dritten p-n-Grenzschicht damit, der dem ersten Bereich in einem vorbestimmten Abstandsverhältnis zu diesem zugekehrt ist, wobei der zweite und der dritte Bereich keine elektrische Verbindung besitzen,
    und eine Spannungsquelle, die die erste p-n-Grenzschicht mit einer solchen Spannung umgekehrt vorspannt, daß sich eine Sperrschicht von der ersten p-n-Grenzschicht zu der zweiten und der dritten p-n-Grenzschicht erstreckt.
  2. 2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Bereich größer ist als der erste Bereich.
  3. 3. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich eine größere Außenperipherie besitzt als der dritte Bereich.
  4. 4. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß ein vierter Bereich des entgegengesetzten Leitungstyps auf der zweiten Oberfläche des Substrats vorgesehen ist, der eine vierte p-n-Grenzschicht mit diesem bildet, die die dritte p-n-Grenz schicht in einem vorbestimmten Abstandsverhältnis umgibt.
    309845/0915
  5. 5. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß ein Zwischenbereich des entgegengesetzten Leitungstyps an einer Stelle zwischen dem ersten und dem dritten Bereich vorgesehen ist.
  6. 6. Aktives Halbleiterelement vom Planartyp, dadurch gekennzeichnet, daß ein Substrat eines ersten Leitungstyps, wenigstens ein Bereich des entgegengesetzten Leitungstyps in einer ersten Oberfläche des Substrats, der mit dem Substrat ein aktives Element mit einer p-n-Grenzschicht dazwischen bildet, Mittel zur umgekehrten Vorspannung der p-n-Grenzschicht, eine Mehrzahl von Schutzringen ohne elektrische Verbindung um den einen Bereich in der ersten Oberfläche des Substrats und in einem Abstand von diesem und ein Hilfsbereich des entgegengesetzten Leitungstyps in dem Substrat unterhalb und in einem Abstand von dem einen Bereich vorgesehen sind, wobei auch der Hilfsbereich keine elektrischen Verbindungen besitzt.
  7. 7. Element nach Anspruch 6, dadurch gekennzeichnet, daß der Hilfsbereich auf der der ersten Oberfläche des Substrats gegenüberliegenden Oberfläche liegt.
  8. 8. Element nach Anspruch 6, dadurch gekennzeichnet, daß der Hilfsbereich einwärts von der der ersten Oberfläche des Substrats gegenüberliegenden Oberfläche vorgesehen ist.
  9. 9. Element nach Anspruch 6, dadurch gekennzeichnet, daß ein zusätzlicher Hilfsbereich des entgegengesetzten Leitungstyp zwischen dem einen Bereich und dem Hilfsbereich und in einem Abstand von diesen angeordnet ist.
  10. 10. Element nach Anspruch 6, dadurch gekennzeichnet, daß eine Mehrzahl von Hilfsschutzringen dieses entgegengesetzten Leitungstyps in dem Substrat um die Hilfsbereiche und in einem Abstand von diesen vorgesehen sind.
    309845/0915
DE19732320579 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement Expired DE2320579C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3975972A JPS5320194B2 (de) 1972-04-20 1972-04-20

Publications (3)

Publication Number Publication Date
DE2320579A1 true DE2320579A1 (de) 1973-11-08
DE2320579B2 DE2320579B2 (de) 1976-10-28
DE2320579C3 DE2320579C3 (de) 1983-11-10

Family

ID=12561864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732320579 Expired DE2320579C3 (de) 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement

Country Status (7)

Country Link
JP (1) JPS5320194B2 (de)
CA (1) CA985794A (de)
DE (1) DE2320579C3 (de)
FR (1) FR2181075B1 (de)
GB (1) GB1427014A (de)
IT (1) IT1049525B (de)
NL (1) NL7305642A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
WO2001003193A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Halbleiterbauelement
DE102014109643B4 (de) * 2013-07-11 2021-06-17 Infineon Technologies Ag Bipolartransistor und verfahren zum herstellen eines bipolartransistors

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH594989A5 (de) * 1976-09-03 1978-01-31 Bbc Brown Boveri & Cie
CH633907A5 (de) * 1978-10-10 1982-12-31 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement mit zonen-guard-ringen.
DE3832750A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
GB2403346B (en) * 2000-10-31 2005-05-11 Fuji Electric Co Ltd Semiconductor device
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
CN106505092B (zh) * 2016-08-18 2024-05-14 全球能源互联网研究院 一种垂直型半导体器件的双面终端结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1138237A (en) * 1965-07-30 1968-12-27 Westinghouse Electric Corp Guard junctions for p-n junction semiconductor devices
DE1514187A1 (de) * 1963-11-13 1969-05-14 Motorola Inc Halbleiter mit Hilfsuebergang zur Erhoehung der Durchbruchsspannung des Hauptuebergangs
FR1594662A (de) * 1967-10-14 1970-06-08
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
US3555373A (en) * 1964-10-19 1971-01-12 Sony Corp Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514187A1 (de) * 1963-11-13 1969-05-14 Motorola Inc Halbleiter mit Hilfsuebergang zur Erhoehung der Durchbruchsspannung des Hauptuebergangs
US3555373A (en) * 1964-10-19 1971-01-12 Sony Corp Semiconductor device
GB1138237A (en) * 1965-07-30 1968-12-27 Westinghouse Electric Corp Guard junctions for p-n junction semiconductor devices
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
FR1594662A (de) * 1967-10-14 1970-06-08

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
WO2001003193A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Halbleiterbauelement
DE102014109643B4 (de) * 2013-07-11 2021-06-17 Infineon Technologies Ag Bipolartransistor und verfahren zum herstellen eines bipolartransistors

Also Published As

Publication number Publication date
DE2320579B2 (de) 1976-10-28
FR2181075B1 (de) 1977-12-30
IT1049525B (it) 1981-02-10
JPS493580A (de) 1974-01-12
JPS5320194B2 (de) 1978-06-24
NL7305642A (de) 1973-10-23
GB1427014A (en) 1976-03-03
DE2320579C3 (de) 1983-11-10
FR2181075A1 (de) 1973-11-30
CA985794A (en) 1976-03-16

Similar Documents

Publication Publication Date Title
DE2901193C2 (de) Halbleiteranordnung
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE3047738C2 (de) Halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2757762C2 (de) Monolithische Kombination zweier komplementärer Bipolartransistoren
EP0037105A2 (de) Feldeffekttransistor
DE2536277A1 (de) Halbleiteranordnung
DE68923789T2 (de) Optische halbleitervorrichtung mit einer nulldurchgangsfunktion.
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE2320579A1 (de) Halbleiterelement
DE2234973A1 (de) Mis-halbleitervorrichtung
DE1816436A1 (de) Halbleiterbauelement
DE2130457C2 (de) Planares Halbleiterbauelement
DE3224642A1 (de) Igfet mit injektorzone
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE2929869C2 (de) Monolithisch integrierte CMOS-Inverterschaltungsanordnung
DE1614751A1 (de) Halbleiteranordnung
DE2428881A1 (de) Halbleiterstruktur
DE3542166A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: MATSUSHITA, TAKESHI, SAGAMIHARA, KANAGAWA, JP HAYASHI, HISAO, ATSUGI, KANAGAWA, JP

8226 Change of the secondary classification

Ipc: H01L 29/74

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee