DE2320579B2 - Schutzanordnung fuer ein planares halbleiterbauelement - Google Patents

Schutzanordnung fuer ein planares halbleiterbauelement

Info

Publication number
DE2320579B2
DE2320579B2 DE19732320579 DE2320579A DE2320579B2 DE 2320579 B2 DE2320579 B2 DE 2320579B2 DE 19732320579 DE19732320579 DE 19732320579 DE 2320579 A DE2320579 A DE 2320579A DE 2320579 B2 DE2320579 B2 DE 2320579B2
Authority
DE
Germany
Prior art keywords
area
substrate
protection
connection
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732320579
Other languages
English (en)
Other versions
DE2320579A1 (de
DE2320579C3 (de
Inventor
Takeshi Sagamihara; Hayashi Hisao Atsugi; Kanagawa Matsushita (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2320579A1 publication Critical patent/DE2320579A1/de
Publication of DE2320579B2 publication Critical patent/DE2320579B2/de
Application granted granted Critical
Publication of DE2320579C3 publication Critical patent/DE2320579C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft eine Schutzanordnung nach iem Oberbegriff des Anspruches I.
Aus der GB-PS 11 38 237 (Fig. 5) ist ein Thyristor bekannt, der den im Oberbegriff des Anspruches 1 genannten Aufbau besitzt. Dabei sind an der oberen Hauptfläche des Substrats drei Anschlüsse vorgesehen: tin zentraler Gate-Anschluß, der mit einem Bereich des tweiten Leitungstyps verbunden ist, ein Kathodenanlchluß, der mit einem Bereich des ersten Leitungstyps verbunden ist, sowie ein Anodenanschluß, der mit einem ßereich des zweiten Leitungstyps in Verbindung steht. Zur Vergrößerung der Durchbruchspannung sind ferner an der oberen Hauptfläche des Substrats mehrere Schutzringe vorhanden.
Durch die FR-PS 15 94 662 ist ferner ein Halbleiterbauelement bekannt, das an seiner oberen Hauptfläche einen mit einem ersten Anschluß versehenen Anschlußbereich sowie mehrere ihn umgebende Schutzringe aufweist und dessen zweiter Anschluß an der unteren Hauptfläche des Substrats vorgesehen ist.
Aufgabe der Erfindung ist es, eine Schutzanordnung für ein planares Halbleiterbauelement der eingangs genannten Art zu schaffen, die eine wesentliche Vergrößerung der Durchbruchspannung ergibt.
Diese Aufgabe wird erfindungsgemäß durch das im Kennzeichen des Anspruches 1 genannte Merkmal gelöst. Die erfindungsgemäße Schutzanordnung zeichnet sich damit durch eine wesentlich vergrößerte Durchbruchspannung des planaren Halbleiterelements aus.
ίο Die Erfindung wird anhand von Ausführungsbeispielen näher erläutert. In der Zeichnung zeigt
Fig. 1 eine bekannte Planardiode mit einem Schutzring,
Fig.2 ein erstes Ausführungsbeispiel eines planaren Halbleiterbauelementes mit der erfindungsgemäßen Schutzanordnung,
Fig.3 die Strom-Spannungs-Kennlinie des HaIb-Jeiterbauelementes gemäß F i g. 2,
Fig.4 bis 9 weitere Ausführungsbeispiele von Halbleiterbauelementen mit der erfindungsgemäßen Schutzanordnung.
Fig I zeigt ein bekanntes planares Halbleiterbauelement mit einem Substrat 3 aus Halbleitermaterial vom N-Leitungstyp. In der oberen Hauptfläche des Substrats 3 i«t durch Diffusion ein erster Anschlußbereich 4 vom P-Leitungstyp gebildet, der einen P-N-Übergang 5 mit dem Substrat 3 bildet. Der Bereich 4 stellt die Anode und der Bereich 3 die Kathode der Planardiode dar. Eine Elektrode 9 befindet sich in Kontakt mit dem Bereich 4, während auf der unteren Hauptfläche des Substrats 3 ein Ohmscher Kontakt 10 vorgesehen ist. Durch Diffusion in die obere Hauptfläche des Substrats 3 ist um den Bereich 4 herum ein Schutzring 6 aus Ρ-leite..dem Material gebildet. Es besteht keine elektrische Verbindung zu diesem Schutzring 6. Zwischen diesem Schutzring 6 und dem Substrat 3 ist ein P-N-Übergang 5' vorhanden. Auf die obere Hauptfläche des Substrats wird mit Ausnahme des von der Elektrode 9 bedeckten Teiles eine Oxydschicht 8 aufgebracht.
Wird an den Bereich 4 eine negative Spannung angelegt, so bildet sich vom Bereich 4 eine Sperrschicht 7 aus, die durch den Schutzring 6 in der aus Fig. 1 ersichtlichen Weise verformt wird. Dabei ist im Punkt A die vom Bereich 4 ausgehende Feldstärke mit Ep0, die vom Schutzring 6 hervorgerufene Feldstärke Ep\ und die resultierende Feldstärke mit E5 bezeichnet.
Fig.2 zeigt demgegenüber ein planares Halbleiterbauelement mit der erfindungsgemäßen Schutzanordnung, durch die eine vergrößerte Durchbruchspannung erfüllt wird.
Der Substrat 11 aus Silizium mit N-Doiierung besitzt an seiner oberen Hauptfläche einen diffundierten Anschlußbereich 12 mit P-Dotierung und eine Anzahl von P-leitenden Schutzringen 14a, 146 und 14c, die den Anschlußbereich 12 mit Abstand umgeben. An der unteren Hauptfläche des Substrats 11 ist ein weiterer, nicht angeschlossener Schutzbereich 12' des P-Leilungstyps vorgesehen. Dieser weitere Schutzbereich 12' besitzt einen größeren Durchmesser als der Anschlußbereich 12. An der unteren Hauptfläche des Substrats 11 sind ferner eine Anzahl von P-Icitenden Schutzringen 14a', 146' und 14^ eindiffundiert. Diese Schutzringe umgeben mit Abstand den Schutzbereich 12' und sind jeweils auf einem etwas größeren Durchmesser als die Schutzringe 14a, 146 und 14can der oberen Hauptfläche angeordnet.
Mit dem Anschlußbercich 12 ist eine Anode 15 verbunden. Eine Kathode 16 verbinder den Substrat 11
durch einen Bereich 19 mit hoher N+ -Dotierung.
Vom Bereich 12 aus erstreckt sich eine Sperrschicht 20, wobei in F i g. 2 die Form dieser Sperrschicht für den Fall mit und ohne den weiteren Schutzbereich 12' angedeutet ist Die Feldstärke im Punkt A ergibt sich aus der Vektorsumme der vom Anschlußbereich 12 erzeugten Feldstärke Ep0, der vom Schutzring 14a erzeugten Feldstärke Ep\ und der vom weiteren Schmbereich 12' erzeugten Feldstärke EpV. Man erkennt, daß die resultierende Feldstärke verhältnismäßig klein und demgemäß die Durchbruchspannung sehr groß wird.
Die Durchbruchspannung Vb läßt sich wie folgt ausdrücken:
V8= η Vp+ V, '5
wobei Vp die Durchbruchspannung zwischen dem Anschlußbereich 12 und dem Schutzring 14a. V die Durchbruchspannung des äußersten Schutzringes und η die Zahl der Schulzringe ist.
Ein planares Halbleiterbauelement mil der erfindungsgemäßen Schutzanordnung kann beispielsweise folgende Abmessungen besitzen:
/7 = 15;
Tiefe Χ, des Hineindiffundierens der P-Doiierung des Substrats = 30 Mikrometer,
Dicke des Substrats 11 = 200 Mikrometer bei einem spezifischen Widerstand von 120 Ohm/cm,
Abstand W zwischen den einzelnen Schulzringen sowie zwischen dem Anschlußbercich 12 und dem Schutzring 14a = 130 Mikrometer.
Ein planares Halbleiterbauelement mit dem in Fi g 2 dargestellten Aufbau und den vorstehend genannten Daten besitzt die in Fig. 3 dargestellte Kennlinie. Die Durchbruchspannung liegt bei etwa 7 kV, was eine wesentliche Verbesserung gegenüber der Durchbruchspannung bekannter planarer Halbleiterbauelemente darstellt.
Bei dem in Fig. 4 dargestellten Planar-Transistor wird der Emitter durch einen N+ -Diffusionsbereich 13' gebildet, der in einen P-lcitenden Anschlußbcreich 12 eindiffundiert ist. Dieser ist in den N-leitenden Substrat 11 unter Bildung einer P-N-Grenzschicht je eindiffundierl. Der Substrat 11 bildet in üblicher Weise den Kollektor An der oberen Hauplfläche des Substrats sind P-Ieitendc Schutzringe 14a, 14£>, 15a und 15/j vorgesehen. Dabei ist der verhältnismäßig kleine Abstand zwischen dem Schutzring 14a und dem Anschlußbcreich 12 mit L\ bezeichnet; der Schutzring 14/3 besitzt vom Schutzring 14a denselben Absland L2. Der Schutzring 15a weist demgegenüber vom Schutzring 146 den größeren Abstand Wi auf. Der Abstand zwischen den Schutzringen 15a und 156 ist schließlich mit W2 bezeichnet. Die Sperrschichten sind in F i g. 4 mit gestrichelten Linien angedeutet und mit dem Bezugszeichen 18 versehen.
Ein N+ -leitender Bereich 19 stellt einen Ohmschen Kontakt zwischen dem Substrat 11 und einer Elektrode 24 her. Ebenso ist der Bereich 13' und der Bei eich 12 mit je einer Elektrode 25 bzw. 26 versehen.
Dem Anschlußbereich ^gegenüberliegend ist an der unteren Hauptfläche des Substrats ein weilerer, nicht angeschlossener Schutzbereich 12' vorgesehen, der von Schutzringen 17a, 176 mit Abstand umgeben ist. Auf der oberen Hauptfläche des Substrats ist eine erste Oxydschicht 27 und auf der unteren Hauptfläche des Substrats eine zweite Oxydschicht 28 vorgesehen.
Bei dem in Fig. 5 dargestellten Ausführungsbeispiel sind in Abwandlung der Ausführung gemäß F i g. 4 der weitere Schutzbereich 12' sowie die ihn umgebenden Schutzringe 17a, 176 in dem Substrat 11 eingebettet. Weiterhin sind auch die den Anschlußbereich 12 umgebenden Schutzringe 14a, 146 in dem Substrat 11 eingebettet. Im übrigen stimmt der Aufbau mit F i g. 4 überein.
Fig.6 zeigt eine weitere Abwandlung der Ausführung gemäß F i g. 4, bei der in dem Substrat 11 zwischen den Anschlußbereich 12 und den weiteren Schutzbereich 12' ein P-leitender Bereich 16 eingebettet ist. Sein Abstand vom Anschlußbereich 12 ist mit /1, sein Abstand vom Schutzbereich 12' mit /2 und sein Durchmesser mit /3 bezeichnet. Im Punkt A sind die einzelnen Feldstärkekomponenten (in Übereinstimmung mit der bei Fig. 2 gewählten Bezeichnung) angegeben. Die Feldstärke £"',,, kennzeichnet die vom Bereich 116 ausgehende Wirkung.
F i g. 7 zeigt einen Thyristor ähnlich F i g. 6, jedoch mit einem zusätzlichen P-Ieitcnden Bereich 34 im Substrat 11, wobei mit diesem Bereich 34 eine Elektrode 34' verbunden ist. Anode. Kathode und Gate sind mit A. K bzw. G bezeichnet.
Bei dem in F i g. 8 dargestellten Planar-Transistor besteht der Anschlußbcreich 12 aus einem unmittelbar unter dem Emitterbcrcich 13'befindlichen Hauptteil 12.7 und einem sich hieran nach unten erstreckenden Unifangsteil 126. Die Stärke des Haupttcils 12a ist mit D\ und der Absland des Haptteüs 12a vom weiteren Schutzbereich 12' mit Db bezeichnet. Die Emitterelektrode ist mit 25. die Basiselektrode mit 26 und die Kollektorelektrode mit 24 bezeichnet; letztere steht über einen N+-Bereich 29 mit dem Substrat 11 in Verbindung.
Fig. 9 zeigt schließlich ein Ausführungsbeispiel ähnlich Fig. 8, das jedoch als Thyristor geschaltet ist, wie sich aus der Anordnung der Elektroden für Anode (A)Ki\Ü\oac (K)\ind Gate (^ergibt.
Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Schutzanordnung für ein planares Halbleiterbauelement, mit einem Halbleitersubstrat eines ersten Leitungstyps, einem an der oberen Hauptfläche des Substrats vorgesehenen, mit einem ersten Anschluß versehenen Anschlußbereich des zweiten Leitungstyps, wenigstens einem den Anschlußbereich mit Abstand umgebenden ersten Schutzring des zweiten Leitungstyps und gegebenenfalls weiteren solchen Schutzringen an der oberen Hauptfläche des Substrats sowie mit mindestens einem weiteren Anschluß an der oberen Hauptfläche des Substrats, dadurch gekennzeichnet, daß dem Anschlußbereich (12) mit Abstand gegenüberliegend wenigstens ein weiterer nicht angeschlossener Schulzbereich (J2') des zweiten Leitungslyps vorgesehen ist.
2. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Schutzbereich (12') größer ist als der Anschlußbereich (12).
3. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Außenumfang des weiteren Schutzbereiches (12') kleiner ist als der Außenumfang des ersten Schutzringes (14a).
4. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Schutzbereich (12') an der unteren Hauptfläche des Substrats (3) vorgesehen ist.
5. Schutzanordnung nach Anspruch I, dadurch gekennzeichnet, daß der weitere Schulzbereich (12') in den Substrat (11) eingebettet ist.
6. Schutzanordnung nach Anspiuch 1, dadurch gekennzeichnet, daß der weitere Schutzbereich (12') von mehreren Schutzringen (14a', 146', 14c1 bzw. 17a, 176) des zweiten Leitungstyps mit Abstand umgeben ist.
7. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Anschlußbereich (12) und dem weiteren Schutzbereich (12') ein in den Substrat (11) eingebetteter Bereich (116) des zweiten Leitungstyps vorgesehen ist.
DE19732320579 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement Expired DE2320579C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3975972A JPS5320194B2 (de) 1972-04-20 1972-04-20

Publications (3)

Publication Number Publication Date
DE2320579A1 DE2320579A1 (de) 1973-11-08
DE2320579B2 true DE2320579B2 (de) 1976-10-28
DE2320579C3 DE2320579C3 (de) 1983-11-10

Family

ID=12561864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732320579 Expired DE2320579C3 (de) 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement

Country Status (7)

Country Link
JP (1) JPS5320194B2 (de)
CA (1) CA985794A (de)
DE (1) DE2320579C3 (de)
FR (1) FR2181075B1 (de)
GB (1) GB1427014A (de)
IT (1) IT1049525B (de)
NL (1) NL7305642A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH594989A5 (de) * 1976-09-03 1978-01-31 Bbc Brown Boveri & Cie
CH633907A5 (de) * 1978-10-10 1982-12-31 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement mit zonen-guard-ringen.
DE3832750A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
DE19930783A1 (de) * 1999-07-03 2001-01-04 Bosch Gmbh Robert Halbleiterbauelement
GB2373634B (en) 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
GB2403598A (en) * 2000-10-31 2005-01-05 Fuji Electric Co Ltd Semiconductor device
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor
CN106505092B (zh) * 2016-08-18 2024-05-14 全球能源互联网研究院 一种垂直型半导体器件的双面终端结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1030050A (en) * 1963-11-13 1966-05-18 Motorola Inc Punchthrough breakdown rectifier
GB1078273A (en) * 1964-10-19 1967-08-09 Sony Corp Semiconductor device
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
DE1789043A1 (de) * 1967-10-14 1972-01-05 Sgs Sa Mit Schutzringen versehene Planar-Halbleitervorrichtungen

Also Published As

Publication number Publication date
DE2320579A1 (de) 1973-11-08
FR2181075B1 (de) 1977-12-30
IT1049525B (it) 1981-02-10
DE2320579C3 (de) 1983-11-10
FR2181075A1 (de) 1973-11-30
JPS493580A (de) 1974-01-12
NL7305642A (de) 1973-10-23
JPS5320194B2 (de) 1978-06-24
GB1427014A (en) 1976-03-03
CA985794A (en) 1976-03-16

Similar Documents

Publication Publication Date Title
EP0360036B1 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
DE3131727C2 (de)
DE2063579C3 (de) Codierbare Halbleiteranordnung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE3018468C2 (de)
DE2320579B2 (de) Schutzanordnung fuer ein planares halbleiterbauelement
DE2226613A1 (de) Halbleiterbauelement
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2554612A1 (de) Integrierte halbleiterschaltung
DE2648404C2 (de) Optisch zündbarer Thyristor
DE3723150C2 (de)
DE3103785C2 (de)
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
EP0285923B1 (de) Gate-Ausschaltthyristor und Verfahren zu dessen Herstellung
DE2746406C2 (de) Thyristor mit innerer Zündverstärkung und hohem dV/dt-Wert
DE2215850A1 (de) Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren
DE2848576C2 (de)
DE2431011A1 (de) Halbleitervorrichtung
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung
DE2607194A1 (de) Halbleiteranordnung
DE2853116C2 (de)
DE2140691A1 (de) Halbleiteranordnung
DE3333242C2 (de) Monolithisch integrierter Halbleiterschaltkreis
EP0563059A1 (de) Hochspannungsbauelement

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: MATSUSHITA, TAKESHI, SAGAMIHARA, KANAGAWA, JP HAYASHI, HISAO, ATSUGI, KANAGAWA, JP

8226 Change of the secondary classification

Ipc: H01L 29/74

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee