DE19930783A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE19930783A1
DE19930783A1 DE19930783A DE19930783A DE19930783A1 DE 19930783 A1 DE19930783 A1 DE 19930783A1 DE 19930783 A DE19930783 A DE 19930783A DE 19930783 A DE19930783 A DE 19930783A DE 19930783 A1 DE19930783 A1 DE 19930783A1
Authority
DE
Germany
Prior art keywords
charge carrier
region
islands
charge
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19930783A
Other languages
English (en)
Inventor
Robert Plikat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19930783A priority Critical patent/DE19930783A1/de
Priority to CZ20028A priority patent/CZ20028A3/cs
Priority to HU0201793A priority patent/HUP0201793A2/hu
Priority to EP00947800A priority patent/EP1198839A1/de
Priority to JP2001508504A priority patent/JP2003504850A/ja
Priority to PCT/DE2000/001954 priority patent/WO2001003193A1/de
Publication of DE19930783A1 publication Critical patent/DE19930783A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit zwei in einem Wafer strukturierten pn-Übergängen, die drei elektrisch kontaktierbare Gebiete unterschiedlicher Ladungsträgerdotierung voneinander trennen (Bipolartransistor), wobei eine Ladungsträgerverteilung in einem der äußeren Ladungsträgergebiete (Kollektorgebiete) gestuft ist. DOLLAR A Es ist vorgesehen, daß innerhalb eines schwächer dotierten Teil-Ladungsträgergebietes (20) des gestuften äußeren Ladungsträgergebiete (16) Ladungsträgerinseln (34) strukturiert sind, deren Dotierung entgegengesetzt der Dotierung des Teil-Ladungsträgergebietes (20) ist.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit zwei in einem Wafer strukturierten pn-Übergängen, die drei elektrisch kontaktierbare Gebiete unterschied­ licher Ladungsträgerdotierung voneinander trennen (Bipolartransistor), wobei eine Ladungsträgervertei­ lung in einem der äußeren Ladungsträgergebiete (Kollektor) gestuft ist.
Stand der Technik
Halbleiterbauelemente der gattungsgemäßen Art sind bekannt. Diese bestehen typischerweise aus einem hochdotierten Emittergebiet, einem mittelhoch dotier­ ten Basisgebiet und einem gestuft dotierten Kollek­ torgebiet. Durch einen derartigen Dotierungsverlauf wird eine hohe Sperrfähigkeit des Basis-Kollektor­ überganges erreicht. Durch die gestufte (unsymmetri­ sche) Dotierung des Kollektorgebietes wird gleichzei­ tig eine relativ hohe Basisdotierung ermöglicht, so daß mittels derartiger Halbleiterbauelemente relativ hohe Stromverstärkungen erzielbar sind.
Nachteilig bei derartigen Halbleiterbauelementen ist jedoch, daß das an das Basisgebiet anschließende schwachdotierte Kollektorgebiet im Durchlaßfall übli­ cherweise mit Ladungsträgern überschwemmt wird. Hier­ durch kommt es zu einer temporären Erweiterung des Basisgebietes, die zu einem Abfall der Stromverstär­ kung bei wachsenden Emitterströmen oder wachsenden Basisemitterspannungen führt. Diese effektive Erwei­ terung des Basisgebietes nimmt im Bereich der soge­ nannten Quasisättigung sehr stark zu, so daß es zu einer Reduzierung der Stromverstärkung aufgrund des hiermit verbundenen reduzierten Diffusionsgradienten und der erhöhten Rekombination kommt.
Aus der DE 196 04 043 ist ein durch Feldeffekt steu­ erbares Halbleiterbauelement bekannt, bei dem die Sperrfähigkeit durch Anordnung von gepaarten n- be­ ziehungsweise p-Bereichen entlang eines Strompfades erreicht wird, indem bei einer Erhöhung der Drain­ spannung sich die gepaarten n- beziehungsweise p-Be­ reiche gegenseitig ausräumen.
Vorteile der Erfindung
Das erfindungsgemäße Halbleiterbauelement mit den im Anspruch 1 genannten Merkmalen bietet den Vorteil, daß trotz eines eine gestufte Ladungsträgerverteilung aufweisenden Kollektorgebietes eine relativ hohe Stromverstärkung möglich ist. Dadurch, daß innerhalb eines schwächer dotierten Teil-Ladungsträgergebietes des äußeren Ladungsträgergebietes (Kollektorgebiet) Ladungsträgerinseln strukturiert sind, deren Dotie­ rung entgegengesetzt der Dotierung des Ladungsträger­ gebietes (Kollektorgebietes) ist, wird vorteilhaft möglich, eine Erhöhung der Dotierung des Teil-La­ dungsträgergebietes zu realisieren, so daß der Be­ triebszustand der sogenannten Quasisättigung in einen Bereich höherer Emitterstromdichten verschoben werden kann. Durch die Ladungsträgerinseln wird somit das Bestreben der effektiven Ausweitung des Basisgebietes durch Überschwemmung mit Ladungsträgern im schwächer dotierten Kollektorgebiet kompensiert. Durch diese Kompensationswirkung kann das schwächer dotierte Teil-Ladungsträgergebiet des Kollektorgebietes höher dotiert werden als bei den bekannten Halbleiterbau­ elementen.
Als ein weiterer Vorteil der in das schwächer dotier­ te Teil-Ladungsträgergebiet integrierten Ladungsträ­ gerinseln ergibt sich durch eine temporäre Abschir­ mung eine Reduzierung der resultierenden Raumladung innerhalb des die Ladungsträgerinseln aufweisenden Gebietes. Dies erfolgt durch Generation von Ladungs­ trägern bei einem Ersteinschalten des Halbleiterbau­ elementes. Bei jedem Wiedereinschalten des Halblei­ terbauelementes fließen die generierten Ladungen aus den Ladungsträgerinseln ab, so daß es zu einer Dämp­ fung des Schaltverhaltens des Halbleiterbauelementes kommt. Hierdurch läßt sich ein sogenanntes Soft-Ein­ schaltverhalten des Halbleiterbauelementes erzielen.
In bevorzugter Ausgestaltung der Erfindung ist vor­ gesehen, daß die Ladungsträgerinseln eine feste defi­ nierte Ladungsträgerkonzentration aufweisen, wobei insbesondere eine Konzentration der Ladungsträger so gewählt ist, daß diese in ihrer Dosis der Dotierung des gesamten um die Ladungsträgerinseln liegenden Raumladung des Teil-Ladungsträgergebietes entspricht. Hierdurch wird erreicht, daß die resultierende Ladung der Ladungsträgerinseln und des dieses umgebenden Raumgebietes nahezu Null wird, so daß die Feldstärke des Basiskollektorüberganges bei weiter ansteigender Sperrspannung nicht relevant ansteigt. Damit können trotz der erfindungsgemäß möglichen hohen Dotierung des Teil-Ladungsträgergebietes hohe Sperrspannungen des Halbleiterbauelementes erzielt werden.
Nach weiterer bevorzugter Ausgestaltung der Erfindung ist vorgesehen, daß eine Ladungsträgerkonzentration der Ladungsträgerinseln veränderlich ist. Hierdurch wird vorteilhaft erreicht, daß bei Annäherung einer Raumladungszonenkante - durch Überschwemmung des Teil-Ladungsträgergebietes bei hohen Emitterströmen - die Ladungsträgerinseln ihre Ladung abgeben können und so in ihrer unmittelbaren Umgebung eine effektive Reduzierung der wirksamen Raumladung ermöglichen.
Insbesondere ist bevorzugt, wenn die Ladungsträger­ inseln mit dem Basisgebiet des Halbleiterbauelementes in Kontakt stehen. Hierdurch können Ladungen aus dem Basisgebiet in die Ladungsträgerinseln nachströmen, so daß das Halbleiterbauelement in den Durchlaßbe­ trieb übergeht. So kann der Einschaltvorgang des Halbleiterbauelementes neben einer Geometrieabhängig­ keit - entsprechend den Layouts der einzelnen La­ dungsträgergebiete - spannungsabhängig und ladungs­ dosisabhängig durchgeführt werden, so daß vorzugs­ weise eine Einschaltdämpfung genutzt werden kann.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den übrigen, in den Unteransprüchen genann­ ten Merkmalen.
Zeichnungen
Die Erfindung wird nachfolgend in Ausführungsbeispie­ len anhand der zugehörigen Zeichnungen näher erläu­ tert. Es zeigen:
Fig. 1 bis 7 verschiedene Ausführungsvarianten eines erfindungsgemäßen Halbleiterbauelementes;
Fig. 8 bis 11 verschiedene Ausführungsvarianten von Ladungsträgerinseln;
Fig. 12 ein Vergleich der Stromverstärkung des er­ findungsgemäßen Halbleiterbauelements mit dem Stand der Technik;
Fig. 13 bis 16 ein Herstellungsverfahren eines erfin­ dungsgemäßen Halbleiterbauelementes in einem ersten Ausführungsbeispiel;
Fig. 17 bis 22 ein Herstellungsverfahren eines erfin­ dungsgemäßen Halbleiterbauelementes in einem zweiten Ausführungsbeispiel und
Fig. 23 bis 25 ein Herstellungsverfahren eines erfin­ dungsgemäßen Halbleiterbauelementes in einem dritten Ausführungsbeispiel.
Beschreibung des Ausführungsbeispiels
Fig. 1 zeigt einen planaren Bipolartransistor 10. Der Bipolartransistor 10 umfaßt drei unterschiedlich dotierte Ladungsträgergebiete 12, 14 und 16. Das La­ dungsträgergebiet 12 ist ein hochdotiertes Emitter­ gebiet, das Ladungsträgergebiet 14 ein mittelhoch do­ tiertes Basisgebiet und das Ladungsträgergebiet 16 ein Kollektorgebiet. Das Ladungsträgergebiet 16 ist in Teil-Ladungsträgergebiete 18 und 20 aufgeteilt, wobei das Teil-Ladungsträgergebiet 20 niedriger do­ tiert ist als das Teil-Ladungsträgergebiet 18 des Kollektorgebietes. Das Ladungsträgergebiet 12 ist über eine Metallisierung 22 (Emitteranschluß), das Ladungsträgergebiet 14 über eine Metallisierung 24 (Basisanschluß) und das Ladungsträgergebiet 16 über eine Metallisierung 26 (Kollektoranschluß) elektrisch kontaktierbar. Durch die Anordnung der Ladungsträger­ gebiete 12, 14 und 16 kommt es zur Ausbildung von zwei pn-Übergängen 28 beziehungsweise 30. Aufbau und Wirkungsweise derartiger planarer Bipolartransistoren 10 sind allgemein bekannt, so daß im Rahmen der vor­ liegenden Beschreibung hierauf nicht näher eingegan­ gen werden soll.
Bei dem Bipolartransistor 10 kann es sich beispiels­ weise um einen pnp-Typ oder npn-Typ handeln. Gemäß den weiteren Ausführungen wird davon ausgegangen, daß es sich um einen npn-Typ handelt, das heißt, das Emittergebiet 12 ist n-dotiert, das Basisgebiet 14 p-dotiert und das Kollektorgebiet 16 n-dotiert.
In dem Teil-Ladungsträgergebiet 20 des Kollektorge­ bietes 16 sind Ladungsträgerinseln 34 integriert. Die Ladungsträgerinseln 34 besitzen eine entgegengesetzte Dotierung zu dem Kollektorgebiet 16, sind gemäß unse­ rem gewählten Beispiel also p-dotiert. Die Integra­ tion der Ladungsträgerinseln 34 führt zur Ausbildung von np-Übergängen 36 zwischen dem Teil-Ladungsträger­ gebiet 20 und den Ladungsträgerinseln 34.
Durch die in dem Teil-Ladungsträgergebiet 20 angeord­ neten Ladungsträgerinseln 34 kann gegenüber bekannten Bipolartransistoren, die die Ladungsträgerinseln 34 nicht aufweisen, die Dotierung des Teil-Ladungsträ­ gergebietes 20 höher gewählt werden, so daß ein Do­ tierungsunterschied zwischen dem Teil-Ladungsträger­ gebiet 18 und dem Teil-Ladungsträgergebiet 20 des Kollektorgebietes 16 reduziert ist. Anhand von Fig. 1a ist der Verlauf der elektrischen Feldstärke über den Schichtaufbau des Bipolartransistors 10 bei sperrgepoltem Kollektor-Basis-Übergang dargestellt.
Es wird deutlich, daß neben dem pn-Übergang 30 zwi­ schen Basisgebiet 14 und Kollektorgebiet 16 die np- Übergänge 36 - entsprechend der Anordnung der La­ dungsträgerinseln 34 - zu Spitzen bei der elektri­ schen Feldstärke führen.
Für die Effektivität der in das Teil-Ladungsträger­ gebiet 20 integrierten Ladungsträgerinseln 34 ist de­ ren Ladungsträgerdosis entscheidend. Um eine gute Wirkung zu erzielen, sollte die Ladungsträgerdosis des gesamt unmittelbar um die Ladungsträgerinsel 34 liegenden Raumladungsgebietes des Teil-Ladungsträger­ gebietes 20 der Ladungsträgerdosis der Ladungsträger­ inseln 34 entsprechen. Hierdurch würde eine in diesem Gebiet liegende Nettoraumladung nahezu Null. Dies führt dazu, daß die elektrische Feldstärke am pn- Übergang 30 bei weiter ansteigender Sperrspannung nicht mehr deutlich ansteigt und trotz der relativ hohen Dotierung des Teil-Ladungsträgergebietes 20 eine hohe Sperrspannung erreicht wird.
Kommt beim Einsatz des Bipolartransistors 10 die so­ genannte Raumladungszonenkante in räumliche Nähe der Ladungsträgerinseln 34, können diese ihre Ladung ab­ geben und so in der Umgebung der Ladungsträgerinseln 34 die effektiv wirksamere Raumladung reduzieren. Dies führt dazu, daß die Ladungsträgerinseln 34 ihre Ladung bei einem Wiedereinschaltvorgang zunächst bei­ behalten, weil in direkter Umgebung keine beweglichen Ladungsträger vorhanden sind, die zu einer Ladungs­ rückführung dienen könnten. Unter bestimmten Bedin­ gungen können Ladungen aus dem Basisgebiet 14 nach­ strömen, so daß der Bipolartransistor 10 dann in den Durchlaßbetrieb übergeht. Hierdurch ist in dem Bipo­ lartransistor 10 ein geometrie-, spannungs- und do­ sisabhängiger Einschaltvorgang realisiert, der zu ei­ ner Einschaltbedämpfung genutzt werden kann. Dieser Einschaltvorgang ist einerseits durch die geometri­ sche Struktur des Bipolartransistors 10 und anderer­ seits durch eine gezielte Ansteuerung des Basisgebie­ tes 14 gekennzeichnet. Durch die gezielte Ansteuerung des Basisgebietes 14 kann ein Nachladevorgang in den ladungsleeren Gebieten um die Ladungsträgerinseln 34 initiiert werden. Somit kann zunächst eine den Ein­ schaltvorgang bedämpfende Restladung innerhalb des Kollektorgebietes verbleiben, die durch einen geziel­ ten Basisimpuls gelöscht werden kann.
In den nachfolgenden Figuren werden verschiedene Aus­ führungsvarianten des Bipolartransistors 10 gezeigt, wobei gleiche Teile wie in Fig. 1 jeweils mit glei­ chen Bezugszeichen versehen und nicht nochmals erläu­ tert sind. Insofern wird nur auf die bestehenden Un­ terschiede eingegangen.
In Fig. 2 ist ein Bipolartransistor 10 gezeigt, bei dem zusätzlich zu den Ladungsträgerinseln 34 weitere Ladungsträgerinseln 34' in das Teil-Ladungsträgerge­ biet 20 integriert sind. Diese besitzen eine zu den Ladungsträgerinseln 34 abweichende Dotierung, das heißt, die Ladungsträgerinseln 34' besitzen den glei­ chen Dotierungstyp wie der Kollektorbereich 16.
Gemäß dem in Fig. 3 gezeigten Ausführungsbeispiel ist vorgesehen, daß das Teil-Ladungsträgergebiet 20 des Kollektorgebietes 16 aus einzelnen Schichten 38, 40 und 42 besteht, die eine unterschiedliche Dotie­ rungskonzentration aufweisen können. Die Ladungsträ­ gerinseln 34 sind hier in eine mittlere Schicht 40 integriert, während die Schichten 38 und 42 keine La­ dungsträgerinseln 34 aufweisen.
Bei der in Fig. 4 gezeigten Ausführungsvariante sind die Ladungsträgerinseln 34 an das Basisgebiet 14 an­ gekoppelt. Dies wird erreicht, indem das Basisgebiet 14 kammförmige Strukturen 44 ausbildet, die quasi fingerförmig sich in das Teil-Ladungsträgergebiet 20 erstrecken. Diese fingerförmigen Strukturen 44 kon­ taktieren die Ladungsträgerinseln 34'. Sie besitzen somit eine dem Basisgebiet 14 entsprechende Dotie­ rung, also eine entgegengesetzte Dotierung zu dem Teil-Ladungsträgergebiet 20 des Kollektorgebietes 16.
Durch die Ausbildung der fingerförmigen Strukturen 44 kann auf eine separate Ausbildung der Ladungsträger­ inseln 34 verzichtet werden, da das Basisgebiet 14 vom gleichen Dotierungstyp ist wie die Ladungsträger­ inseln 34 (entgegengesetzte Dotierung zum Kollektor­ gebiet 16).
Gemäß dem in Fig. 5 gezeigten Ausführungsbeispiel sind in das Teil-Ladungsträgergebiet 20 Stege 46 in­ tegriert, die die Ladungsträgerinseln 34 kontaktie­ ren. Diese sind über Stege 46 an das Basisgebiet 14 angebunden. Basisgebiet 14, Stege 46 und Ladungsträ­ gerinseln 34 besitzen den gleichen Dotierungstyp, im Beispiel den p-Typ.
Gemäß dem in Fig. 6 gezeigten Ausführungsbeispiel ist vorgesehen, daß in das Teil-Ladungsträgergebiet 20 die elektrische Fängerstrukturen 48, die bei­ spielsweise schalenförmig ausgebildet sind, wobei ei­ ne Öffnung in Richtung der Basisstruktur 14 zeigt, integriert. Durch derartige Fängerstrukturen 48 wird erreicht, daß die für die Kompensation notwendigen Ladungsträger nicht in den implantierten Ladungsträ­ gerinseln 34, 34' ständig deponiert sind, sondern diese nur temporär im Bedarfsfalle durch die Fänger­ strukturen 48 bereitgestellt werden. Durch die Fän­ gerstrukturen 48 werden Ladungsträger in der Teil-La­ dungsträgergebiet 20 generierte Ladungsträger posi­ tioniert, so daß eine resultierende Raumladung eben­ falls reduziert ist. Bei einem Wiedereinschalten des Bipolartransistors 10 ergibt sich der Vorteil, daß die durch die Fängerstrukturen 48 positionierten La­ dungsträger schnell abfließen können. Hierdurch kön­ nen insbesondere sehr schnellschaltende Bipolartran­ sistoren 10 realisiert werden.
Fig. 7 zeigt eine abgewandelte Ausführungsform gemäß dem Ausführungsbeispiel von Fig. 6. Hier sind die Fängerstrukturen 48 ähnlich wie bereits die Anordnung der Ladungsträgerinseln 34 gemäß dem Ausführungsbei­ spiel in Fig. 3 in einer Schicht 40 des Teil-La­ dungsträgerbereiches 20 angeordnet.
Die Fig. 8 bis 11 zeigen jeweils eine schematische Draufsicht auf den Teil-Ladungsträgerbereich 20 mit den integrierten Ladungsträgerinseln 34 beziehungs­ weise Fängerstrukturen 48. Gemäß dem Ausführungsbei­ spiel in Fig. 8 können diese beispielsweise quadra­ tisch, rechteckig oder dergleichen sein. Fig. 9 zeigt eine Ausführungsvariante, bei der die Ladungs­ trägerinseln 34 beziehungsweise die Fängerstrukturen 48 streifenförmig ausgebildet sind. Gemäß den Ausfüh­ rungsbeispielen in Fig. 10 und 11 sind die Ladungs­ trägerinseln 34 beziehungsweise Fängerstrukturen 48 derart ausgebildet, daß diese quasi zusammenhängend integriert sind, während eckige oder runde oder der­ gleichen ausgebildete Durchbrüche das Teil-Ladungs­ trägergebiet 20 bilden.
Fig. 12 verdeutlicht den durch die erfindungsgemäß vorgesehenen Ladungsträgerinseln 34 beziehungsweise Fängexstrukturen 48 bewirkten Effekt bei Bipolartran­ sistoren 10. Hier ist die Stromverstärkung V über der Basis-Emitter-Spannung UBE aufgetragen. Eine mit A bezeichnete Kennlinie stellt den Verlauf der Strom­ verstärkung für Bipolartransistoren nach dem Stand der Technik dar, während eine mit B gekennzeichnete Kennlinie den Verlauf der Stromverstärkung V der er­ findungsgemäßen Bipolartransistoren 10 zeigt. Es wird deutlich, daß die Stromverstärkung V bei steigender Basis-Emitter-Spannung UBE und somit wachsenden Emit­ terströmen mit einer flacheren Kennlinie abfällt.
Nachfolgend werden schematisch einzelne Verfahrens­ schritte zur Herstellung der in den vorhergehenden Figuren dargestellten Bipolar-Transistoren 10 ver­ deutlicht. Fig. 13 bis Fig. 16 zeigen zunächst die Verfahrensschritte zur Herstellung von in den Fig. 1 bis 3 dargestellten Bipolar-Transistoren 10.
Zunächst wird ein n+-dotierter Wafer 50 bereitge­ stellt, der zur Ausbildung der späteren Teil-Ladungs­ gebiete 18 und 20 eine graduierte Dotierungsvertei­ lung aufweist. In Richtung Oberfläche des Ausgangs­ wafers, hier oben dargestellt, nimmt die Dotierung ab. In einem nächsten, in Fig. 14 angedeuteten Ver­ fahrensschritt wird eine Maske 52 aufgebracht, die entsprechend der Position der späteren Ladungsträge­ rinseln 38 Maskenöffnungen 54 besitzt. Anschließend erfolgt eine Implantation von p-dotierten Ionen 56. Diese werden beispielsweise durch ein elektrisches Feld auf den Ausgangswafer 50 beschleunigt und drin­ gen im Bereich der Maskenöffnungen 54 in das Substrat ein. Eine derartige Ionenimplantation ist an sich be­ kannt.
Nachfolgend wird, wie Fig. 15 zeigt, auf den Aus­ gangswafer 50, der die ionenimplantierten späteren Ladungsträgerinseln 34 enthält, eine monokristalline n-dotierte Schicht aufgewachsen. Dieses erfolgt bei­ spielsweise durch ein chemisches Depositionsverfahren (Epitaxie), bei dem sich an der Oberfläche Atome gleichzeitig an verschiedenen Stellen anlagern und Kristallisationskeime für das weitere Schichtwachstum bilden. Während dieses Abscheidens der n-dotierten monokristallinen Schicht 58 diffundieren die späteren Ladungsträgerinseln 34 in das aufgewachsene n-dotier­ te Silizium.
Um eine Anordnung der späteren Ladungsträgerinseln 34 in mehreren Schichten, wie beispielsweise Fig. 1 und Fig. 2 zeigen, zu erreichen, kann in abwechselnden Verfahrensschritten die Implantation der p-dotierten Ionen und das Aufwachsen der n-monokristallinen Schicht durchgeführt werden.
Für eine optimale Wirkung der erfindungsgemäß vorge­ sehenen Ladungsträgerinseln 34 ist der Abstand der Ladungsträgerinseln 34 untereinander auf die Dotie­ rung des Teil-Ladungsträgergebietes 20 und der Anzahl der Ladungsträgerinseln 34 so abgestimmt, daß die Do­ tierung des Teil-Ladungsträgergebietes 20 bei ge­ wünschter Sperrspannung möglichst hoch ausfällt.
Schließlich wird, wie Fig. 16 zeigt, der Bipolar­ transistor 10 mit bekannten Verfahrensschritten fer­ tig prozessiert. Dies betrifft die Strukturierung des Basisgebietes 14, des Emittergebietes 12 sowie der Metallisierungen 22, 24 und 26.
Anhand der Fig. 17 bis 22 wird ein Herstellungs­ verfahren zum Erzielen des in Fig. 5 dargestellten Bipolartransistors 10 verdeutlicht. Zunächst wird der Ausgangswafer 50 analog dem vorhergehenden Herstel­ lungsverfahren mit einer Maske 52 versehen, durch de­ ren Maskenöffnung 54 die Implantation von p-dotierten Ionen 56 erfolgen kann. Hierbei kommt es zum Anlegen der späteren Ladungsträgerinseln 34. Diese werden in einem nächsten, in Fig. 19 gezeigten Verfahrens­ schritt mit einer zunächst schmalen, epitaktisch auf­ gewachsenen, monokristallinen, n-dotierten Schicht 58 abgedeckt. Nachfolgend wird, wie Fig. 20 verdeut­ licht, eine weitere Maskierung 60 aufgebracht, die im Bereich von Ladungsträgerinseln 34, die später an das Basisgebiet 14 angeschlossen werden sollen, Masken­ öffnungen 62 aufweist. Anschließend erfolgt eine Ionenimplantation p-dotierter Ionen 56, die zur Aus­ bildung - wie Fig. 21 zeigt - der späteren p-dotier­ ten Stege 46 führt. Die Menge der in die späteren Stege 46 implantierten p-dotierten Ionen ist so ge­ wählt, daß die Stege 46 im Sperrfalle des Bipolar­ transistors 10 komplett entleert werden können, so daß lokale Durchbrüche des Bipolartransistors 10 aus­ geschlossen sind. Nach gewünschter Sperrspannung des Bipolartransistors 10 werden die Stege 46 in einer entsprechenden Höhe aufgewachsen, wobei die Verfah­ rensschritte gemäß den Fig. 20 und 21 alternierend wiederholt werden können.
Schließlich werden, wie Fig. 22 zeigt, mittels be­ kannter Prozessierungen das Emittergebiet 12, das Ba­ sisgebiet 14 sowie die Metallisierungen 22, 24 und 26 erzeugt.
Ferner sind noch anhand der Fig. 23 bis 25 Verfah­ rensschritte verdeutlicht, mittels denen die in Fig. 6 beziehungsweise 7 gezeigten Bipolartransistoren 10 erzielt werden können. Zunächst wird an einen Aus­ gangswafer 50 mit n-Dotierung und dem bereits erläu­ terten graduierten Dotierungsabfall eine Maskierung 64 aufgebracht, durch deren Maskenöffnungen 66 der Ausgangswafer 50 mit einer Sauerstoffimplantation 68 beaufschlagbar ist. Die Maske 64 ist eine Oxidmaske, die gegen den Sauerstoffüberschuß 68 resistent ist. Hierdurch lassen sich in an sich bekannter Weise un­ terhalb der Oberfläche des Ausgangswafers 50 vergra­ bene, nichtleitende Schichten aus Siliziumoxid SiO2 in schwach dotierten n- oder p-leitenden Substraten erzeugen. Entsprechend der Maskierung 64 kommt es hierdurch zur Ausbildung der dielektrischen Fänger­ strukturen 48. Durch Ausbildung eines Randbereiches 70 der Maskenöffnungen 66 können während der Sauer­ stoffimplantation die hochgezogenen Bereiche zum Er­ zielen des schalenförmigen Aufbaus der Fängerstruk­ turen 48 strukturiert werden. Entsprechend der Randausbildung 70 kommt es dort zu Verdünnungen der Oxidmaske 64, die als sogenanntes Streu- und Brems­ oxid wirken und die Ausbildung der schalenförmigen Struktur der Fängerstrukturen 48 gewährleisten.
Anschließend wird, wie Fig. 24 zeigt, eine mono­ kristalline n-dotierte Schicht epitaktisch aufgewach­ sen, so daß die Fängerstrukturen 48 vergraben sind. Zur Anordnung von mehreren Reihen der Fängerstruktu­ ren 48, wie beispielsweise Fig. 6 zeigt, können die Schritte gemäß Fig. 23 und Fig. 24 alternierend wiederholt werden.
Anschließend werden mittels bekannter Prozessierungs­ schritte der Emitterbereich 12, der Basisbereich 14 sowie die Metallisierungen 22, 24 und 26 struktu­ riert.

Claims (12)

1. Halbleiterbauelement mit zwei in einem Wafer strukturierten pn-Übergängen, die drei elektrisch kontaktierbare Gebiete unterschiedlicher Ladungsträ­ gerdotierung voneinander trennen (Bipolartransistor), wobei eine Ladungsträgerverteilung in einem der äuße­ ren Ladungsträgergebiete (Kollektorgebiet) gestuft ist, dadurch gekennzeichnet, daß innerhalb eines schwächer dotierten Teil-Ladungsträgergebietes (20) des gestuften äußeren Ladungsträgerbietes (16) La­ dungsträgerinseln (34) strukturiert sind, deren Do­ tierung entgegengesetzt der Dotierung des Teil-La­ dungsträgergebietes (20) ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch ge­ kennzeichnet, daß eine Ladungsträgerdosis der La­ dungsträgerinseln (34) so gewählt ist, daß diese ei­ ner Ladungsträgerdosis des unmittelbar um die La­ dungsträgerinseln (34) liegenden Raumladungsgebietes des Teil-Ladungsträgergebietes (20) entspricht.
3. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß den Ladungs­ trägerinseln (34) weitere Ladungsträgerinseln (34') zugeordnet sind, die den gleichen Dotierungstyp wie das Ladungsträgergebiet (16) aufweisen.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungs­ trägerinseln (34) in wenigstens einer Schicht (38, 40, 42) des Teil-Ladungsträgergebietes (20) angeord­ net sind.
5. Halbleiterbauelement nach Anspruch 4, dadurch ge­ kennzeichnet, daß die Schichten (38, 40, 42) eine un­ terschiedliche Ladungsträgerkonzentration besitzen.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungs­ trägerinseln (34) an ein Ladungsträgergebiet (14) gleicher Ladungsträgerdotierug angekoppelt sind.
7. Halbleiterbauelement nach Anspruch 6, dadurch ge­ kennzeichnet, daß von dem Ladungsträgergebiet (14) kammförmige Strukturen (44) in das Teil-Ladungsträ­ gergebiet (20) entspringen, die die Ladungsträgerin­ seln (34) kontaktieren.
8. Halbleiterbauelement nach Anspruch 6, dadurch ge­ kennzeichnet, daß in das Teil-Ladungsträgergebiet (20) Stege (46) integriert sind, die einerseits die Ladungsträgerinseln (34) und andererseits das La­ dungsträgergebiet (14) kontaktieren.
9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungs­ trägerinseln (34) temporär erzeugbar sind.
10. Halbleiterbauelement nach Anspruch 9, dadurch ge­ kennzeichnet, daß in das Teil-Ladungsträgergebiet (20) Fängerstrukturen (48) zum temporären Deponieren von Ladungsträgern integriert sind.
11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Fängerstrukturen (48) dielek­ trische, schalenförmige Strukturen sind, deren Öff­ nungen in Richtung des Ladungsträgergebietes (14) weisen.
12. Halbleiterbauelement nach einem der vorhergehen­ den Ansprüche, dadurch gekennzeichnet, daß die La­ dungsträgerinseln (34) und/oder Fängerstrukturen (48), quer zur Stromflußrichtung gesehen, quadra­ tisch, rechteckig, rund, streifenförmig, gitterförmig oder dergleichen ausgebildet sind.
DE19930783A 1999-07-03 1999-07-03 Halbleiterbauelement Withdrawn DE19930783A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19930783A DE19930783A1 (de) 1999-07-03 1999-07-03 Halbleiterbauelement
CZ20028A CZ20028A3 (cs) 1999-07-03 2000-06-14 Polovodičová součástka
HU0201793A HUP0201793A2 (en) 1999-07-03 2000-06-14 Semiconductor element
EP00947800A EP1198839A1 (de) 1999-07-03 2000-06-14 Halbleiterbauelement
JP2001508504A JP2003504850A (ja) 1999-07-03 2000-06-14 半導体構成素子
PCT/DE2000/001954 WO2001003193A1 (de) 1999-07-03 2000-06-14 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19930783A DE19930783A1 (de) 1999-07-03 1999-07-03 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE19930783A1 true DE19930783A1 (de) 2001-01-04

Family

ID=7913592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19930783A Withdrawn DE19930783A1 (de) 1999-07-03 1999-07-03 Halbleiterbauelement

Country Status (6)

Country Link
EP (1) EP1198839A1 (de)
JP (1) JP2003504850A (de)
CZ (1) CZ20028A3 (de)
DE (1) DE19930783A1 (de)
HU (1) HUP0201793A2 (de)
WO (1) WO2001003193A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294024A2 (de) * 2001-09-17 2003-03-19 Infineon Technologies AG Halbleiterstruktur

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320194B2 (de) * 1972-04-20 1978-06-24
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP2989113B2 (ja) * 1995-02-20 1999-12-13 ローム株式会社 半導体装置およびその製法
DE19604043C2 (de) * 1996-02-05 2001-11-29 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294024A2 (de) * 2001-09-17 2003-03-19 Infineon Technologies AG Halbleiterstruktur
EP1294024A3 (de) * 2001-09-17 2005-05-11 Infineon Technologies AG Halbleiterstruktur

Also Published As

Publication number Publication date
CZ20028A3 (cs) 2002-05-15
JP2003504850A (ja) 2003-02-04
HUP0201793A2 (en) 2002-10-28
EP1198839A1 (de) 2002-04-24
WO2001003193A1 (de) 2001-01-11

Similar Documents

Publication Publication Date Title
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE3586854T2 (de) Ionenimplantation zur verbreiterung der verbotenen zone des emitters in bipolaren transistoren.
DE69122902T2 (de) Halbleiteranordnung mit einem Thyristor
DE3830102A1 (de) Si/sige-halbleiterkoerper
EP1454364B1 (de) Diodenschaltung und verfahren zum herstellen einer diodenschaltung
EP0710988B1 (de) Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
WO2004040643A1 (de) Verfahren zur herstellung einer transistorstruktur
DE19930783A1 (de) Halbleiterbauelement
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE69220033T2 (de) Lateraler Bipolartransistor mit niedrigem Leckstrom zum Substrat, entsprechende integrierte Schaltung und Verfahren zur Herstellung einer solchen integrierten Schaltung
DE69210393T2 (de) Leistungsfeldeffekttransistor mit abgeschimten kanälen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110201