DE2813154A1 - Mtl-grundschaltung und verfahren zu deren herstellung - Google Patents

Mtl-grundschaltung und verfahren zu deren herstellung

Info

Publication number
DE2813154A1
DE2813154A1 DE19782813154 DE2813154A DE2813154A1 DE 2813154 A1 DE2813154 A1 DE 2813154A1 DE 19782813154 DE19782813154 DE 19782813154 DE 2813154 A DE2813154 A DE 2813154A DE 2813154 A1 DE2813154 A1 DE 2813154A1
Authority
DE
Germany
Prior art keywords
zones
zone
epitaxial layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782813154
Other languages
English (en)
Inventor
Francisco H De La Moneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2813154A1 publication Critical patent/DE2813154A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504 ;
gg / sue
MTL-Grundschaltung und Verfahren zu deren Herstellung
Die Erfindung betrifft eine MTL-Grundschaltung mit einem invers betriebenen vertikalen Transistor und einem dazu komplementären lateralen Transistor, über den durch Injektion von Ladungsträgern der Betriebsstrom für den vertikalen Transistor geliefert wird.
Die unter dem Begriff "Merged Transistor Logic" (MTL) oder
2 auch "Integrated Injection Logic" (I L) bekannt gewordene invertierende logische Grundschaltung weist bekanntlich ί hervorragende Eigenschaften auf, beispielsweise läßt sie sich auf kleinstem Raum integrieren, benötigt zu ihrer Herstellung nur eine geringe Anzahl von Maskierungs- und Diffusionsschritten und zeichnet sich durch ein ausgezeichnetes Geschwindigkeits-Leistungsprodukt aus.
In Fig. 1A ist eine Schnittansieht einer MTL-Grundschaltung dargestellt, die in einem konventionellen Bipolarprozeß herge- ■ stellt ist. Der konventionelle Bipolarprozeß umfaßt folgende Prozeßschritte. Zunächst wird eine schwach N-dotierte Epitaxieschicht 7 auf die Oberfläche einer N+-dotierten Halbleiterschicht oder eines entsprechenden Halbleitersubistrats aufgebracht, das den gemeinsamen Emitter aller vertikalen NPN-Transistoren bildet. In die Epitaxieschicht 7 jwird eine N -dotierte Schutzringzone 4 eingebracht, die bis ' |in das N -dotierte Substrat reicht. In einem nachfolgenden Diffusionsschritt wird eine P-dotierte Zone 8 eindiffundiert, die den Emitter des lateralen PNP-Transistors bildet. Gleichzeitig mit dieser Zone wird eine entsprechend dotierte j Zone 10 eindiffundiert, die den Kollektor des lateralen und
MA 976 008
809844/0661
; . ■ ί
■gleichzeitig die Basis des vertikalen Transistors darstellt. j Schließlich werden in einem v/eiteren Diffusionsschritt
ider oder die N -dotierten Kollektoren des vertikalen NPN- · i
Transistors in die Zone 10 eingebracht. Offensichtlich liefert ί
diese Prozeßfolge auch konventionelle vertikale NPN- :
Transistoren. Der laterale Transistor wird so vorgespannt* ;
daß er den Betriebestrom für den vertikalen Transistor !
liefert, über den Schaltvorgänge ausgelöst werden« Die ι
für die Schaltcharakteristik des vertikalen Transistors ■
wesentlichen elektrischen Parameter sind die Schalt- bzw. j
Grenzfrequenz f . Für den lateralen Transistor ist nur j
Il !
die Stromverstärkung von Bedeutung? da dieser Transistor j stets leitend ist. Es ist bekannt, daß die in konventioneller j bipolarer Halbleitertechnik hergestellten MTL-Strukturen ! aufgrund der dabei auftretenden Dotierungsprofile nicht die
optimalen Werte erreichen, da nur relativ geringe Stromverstärkungen und relativ niedrige Grenzfrequenzen erreichbar
sind. Im folgenden sind die Merkmale zusammengestellt,
die anzustreben sind, wenn bipolare Schaltungen mit optimalen
Schalteigenschaften erzielt werden sollen.
1. Die aktive Kollektorfläche sollte relativ zur aktiven
Emitterfläche groß sein, um die Rekombination im
extrinsischen oder inaktiven Basiszonenbereich auf ein
Minimum zu reduzieren.
2. Das Verhältnis von Emitterdotierung zu Basisdotierung
sollte groß sein, um sicherzustellen 0 daß der über den
Emitter-Basis-Übergang fließende Strom in der Hauptsache
aus einem Ladungsträgertyp, nämlich den in die Basis"
injizierten Emitter-Majoritätsladungsträgern besteht.
Dies führt zu einem optimalen Injektions-Wirkungsgrad
und einer hohen Stromverstärkung. Eine Emitterdotierung
2O 3
höher als 5x10 Atome/cm ist jedoch für das Erreichen
hoher Stromverstärkungen schädliche Dieser Sachverhalt ist
MA 976 008
8098M/06S1
Ι beispielsweise in dem Artikel von R. P. Mertens, H. J. DeMan und R. J. Van Overstraeten in "Calculation of the Emitter Efficiency of Bipolar Transistor," IEEE Trans. Elect. Dev., September 1973 beschrieben.
3. Diesem Artikel ist auch zu entnehmen, daß auch die Kompensation von Emitter-Donatoren durch Basis-Akzeptoren das Erreichen hoher Stromverstärkungen verhindert.
4. Der Emitter-Basis-Übergang sollte ein steiles Dotierungsprofil aufweisen, d. h. es sollte sich möglichst um einen abrupten Übergang handeln. Auf diese Weise läßt sich die Minoritätsträger-Speicherung im Emitterübergang und die damit zusammenhängende Emitter-Speicherkapazität auf ein
• Minimum reduzieren, was einer Erhöhung der Grenzfrequenz entspricht.
5. Das Basis-Dotierungsprofil sollte vom Emitter zum Kollektor hin abnehmen, so daß ein zusätzliches elektrisches Feld aufgebaut wird, durch das die Laufzeit der injizierten Ladungsträger in der Basis reduziert wird und damit eine höhere Grenzfrequenz f erzielt wird.
6. Die Dotierung der Basiszone außerhalb des aktiven Basiszonenbereiches sollte hoch sein, um damit den extrensischen
ι Basiswiderstand R-, zu reduzieren. Dadurch wird die Entspannung des Emitter-Basis-Überganges auf ein Minimum reduziert und die RC-Zeitkonstante vermindert.
7. Die Kollektordotierung sollte hoch sein, um den parasitären Kollektorwiderstand zu reduzieren und die Basisausweitung bei hohen Stromdichten zu stoppen, durch die in erster Linie die Grenzfrequenz fT reduziert wird. Dieser Effekt ist von Kirk in "A Theory of Transistor Cutoff Frequency (fT) Fall-Off at High Current Density," IRE Trans.
MA 976 008
809844/0661
Electron Deν. 1962 beschrieben. Die durch die hohe Kollektordotierung hervorgerufene hohe Kollektorkapazität ist bei MTL-Schaltungen unbeachtlich e da diese Schaltungen keinen Kollektorlastwiderstand benötigen und die auftretenden Spannungshübe klein sind.
Überprüft man die MTL-Struktur gemäß Fig. 1A, so zeigt sich, daß sowohl der vertikale als auch der laterale Transistor wenige der vorstehend genannten Bedingungen erfüllt. Es sind folgende Punkte zu bemängelns
1. Beim vertikalen Transistor sind die Flächen der Kollektoren V- und V_ kleiner als die Fläche des Emitters 7. Das bedeutet, daß die Kollektoren nicht die von den zwischen Kollektoren liegenden Emitterabschnitten injizierten Minoritätsträger einsammeln, die durch Rekombination verloren gehen. Durch diese Rekombination wird die vertikale Stromverstärkung vermindert» Da zur Erzielung der hohen Packungsdichte der MTL-Struktur ein einzelner Emitter 7 vorgesehen ist, läßt sich dieses ungünstige Flächenverhältnis nicht verbessern.
2. Die den Emitterübergang des vertikalen Transistors bildende Epitaxieschicht ist nur schwach dotiert, was zur Folge hat, daß der Injektionswirkungsgrad gering und die Speicherkapazität hoch ist. In dem Artikel von F. M. Klaassen, "Divice Physics of Integrated Injection Logic", IEEE Trans. Elect. Deν., März 1975 sind die Beziehungen für die Stromverstärkung und die Grenzfrequenz des vertikalen Transistors abgeleitet, die zeigen, daß die Epitaxieschicht 7 dünn und hochdotiert sein sollte, um optimale Ergebnisse zu erzielen.
MA 976 008
8098U/06B1
3. Die Dotierung der Epitaxieschicht 7 wird durch die Diffusion der die Basis 10 bildenden Störstellen kompensiert, was, wie in dem zuvor genannten Artikel von R. P. Mertens beschrieben, für den Injektionswirkungsgrad ungünstig ist.
4. Die Dotierung des extrinsischen Basisbereiches des vertikalen Transistors entspricht und wird bestimmt von der Dotierung des intrinsisehen, aktiven Basisbereiches. Da der aktive Basisbereich im Hinblick auf einen hohen Injektionswirkungsgrad niedrig dotiert sein muß, ist der Basiswiderstand R relativ hoch.
5. Die Dotierung des Emitters 8 des lateralen Transistors
• 20 —3
liegt nicht im optimalen Bereich von 10 cm ,da dieser '
i Emitter gleichzeitig mit der Basis 10 des vertikalen Transistors hergestellt wird, der eine Dotierung im
17 —3 :
Bereich von 10 cm aufweist. Diese Dotierung der Basis
10 ist zwingend vorgeschrieben, um eine hohe vertikale ι Stromverstärkung und eine Kompensation der Dotierung der ι Basis 10 bei der nachfolgenden Eindiffusion der Kollektoren : ■ der vertikalen Transistoren zu erreichen.
6. Das Dotierungsprofil der Basis 10 des vertikalen Transistors
j I
: nimmt vom Emitter 7 zu den Kollektoren VQ1 und VQ2 hin ι I ab, sollte jedoch, wie unter Punkt 5 der zuvor aufgelisteten j Bedingungen dargestellt, gerade umgekehrt sein sollte.
Ein beträchtlicher Nachteil der MTL-Struktur gemäß Fig. 1A besteht in Einbußen durch Rekombination in den nicht aktiven Gebieten, wodurch die Stromverstärkung des lateralen ; Transistors vermindert wird. Der N -dotierte Schutzring 4 reduziert die Verluste der über die äußere Begrenzung 5 des Emitters 8 injizierten Löcher. Die Löcherinjektion über die Grundfläche des PN-überganges reduziert jedoch die laterale
MA 976 008
Stromverstärkung. Löcherverluste treten auch durch Ober- j
flächenrekombination auf, da der Injektionswirkungsgrad , !
des Emitters 8 am höchsten in der Nähe der Oberfläche ist, ■
wo seine Dotierung am höchsten ist. Der durch diese Löcher- ;
Verluste auftretende Leckstrom reduziert die Steuerleistung .
des Basisstromes und damit die Anzahl der von einem einzigen ;
lateralen Transistor zu betreibenden vertikalen Transistoren. ;
Das bedeutet, daß die erreichbare Integrationsdichte reduziert j
wird. Diese Leckströme erhöhen auch die Verlustleistung j
der Struktur. ;
Es ist daher die Aufgabe dieser Erfindung, eine MTL-Grund- ·
schaltung anzugeben, bei der die Dotierungsprofile im j
Hinblick auf eine hohe Leistungsfähigkeit festgelegt sind, j
bei der die Emitterwirkungsgrade erhöht sind, bei der die '■
RekombinationsVerluste in den nicht aktiven Zonen vermindert j
sind und bei der durch Erhöhung der Stromverstärkungen der |
Grenzfrequenz und durch Reduzierung der Leckströme ein !
kleines Produkt aus Verzögerungszeit und Verlustleistung j
erzielt wird. ;
Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt«, ;
In kurzer Zusammenfassung ist die Erfindung durch folgende
Merkmale gekennzeichnet. Bei der strukturellen Ausbildung
der MTL-Grundschaltung wird von einem Substrat eines ersten
Leitungstyps und einer ersten Dotierungskonzentration ausgegangen, auf das eine Epitaxieschicht eines zweiten Leitungstyps und einer zweiten Dotierungskonzentration aufgebracht
wird. In die Epitaxieschicht wird eine erste Zone des ersten
!Leitungstyps bis in das Substrat reichend ©ingebracht. AuBer-'dem wird in die Epitaxieschicht mindestens eine zweite Zone
ldes ersten Leitungstyps eingebracht, die von der ersten
'Zone getrennt ist und nicht bis in das Substrat reicht.
MA 976 008
8Q98U/0SS1
In den Bereichen außerhalb der ersten und zweiten Zonen wird zur Erhöhung der Dotierungskonzentration der Epitaxieschicht eine dritte Zone des zweiten Leitungstyps eingebracht. Auf diese Weise entsteht ein vertikaler NPN-Transistor und ein lateraler, dazu komplementärer PNP-Transistor erzeugt. Man erhält eine MTL-Struktur, die geringe Rekombinationsverluste und hohe Stromverstärkungen und Grenzfrequenzen aufweist und die zum Aufbau logischer Schaltungen geeignet ist, die gegenüber entsprechenden bekannten Schaltungen höhere Schaltgeschwindigkeiten, geringere Verlustleistung und eine höhere Packungsdichte aufweisen.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A die Schnittansicht einer konventionellen
MTL-Struktur mit einem N -dotierten Schutzring zur Begrenzung der Löcher-Rekombination,
Fig. 1B das Ersatzschaltbild der MTL-Struktur nach
Fig. 1A,
Fig. 1C das Dotierungsprofil eines vertikalen
Transistors der Struktur nach Fig. 1A,
Fign. 2 u. 3 Schnittansichten einer erfindungsgemäßen
MTL-Struktur im wesentlichen aufeinanderfolgenden Stufen des Herstellungsver-
! fahrens,
IFign. 4 - 8A Schnittansichten einer weiteren erfindungs-I gemäßen MTL-Struktur in aufeinanderfolgenden
Stufen des Herstellungsverfahrens und
MA 976 008
8098U/0651
Fig. 8B das Dotierungsprofil des vertikalen \
Transistors der erfindungsgemäßen, in Fig. 8A gezeigten fertigen MTL-Struktur.
Aus der eingangs gegebenen Darstellung kann geschlossen werden, daß sich die Stromverstärkungen des lateralen und des vertikalen Transistors, der strukturgemäß Fig. 1A durch Eliminieren der niedrig dotierten Epitaxieschichtbereiche unterhalb der P-Zonen erhöhen lassen. Eine einfache Maßnahme, dieses Ergebnis herbeizuführen, besteht darin, diese P-dotierten Zonen so tief einzutreiben, daß sie auf das N -dotierte Substrat auftreffen. Bilden die auf diese Weise entstehenden PN -Übergänge jedoch auch Basis-Kollektor-Übergänge konventioneller vertikaler, nicht invers betriebener Transistoren, ' die zusammen mit der MTL-Struktur auf dem gleichen Halbleiter- ; chip hergestellt werden, so ist die dabei auftretende erhöhte Kapazität und geringere Durchbruchspannung der Kollektoren nicht tragbar. Eine Verbesserung der bekannten ; MTL-Struktüren durch geringfügige Modifikation des konven- !
tionellen Bipolarprozesses gelingt auf diese Weise also nur !
i auf Kosten einiger elektrischer Parameter der gleichzeitig \
hergestellten konventionellen bipolaren Transistoren. Eine |
Alternativelösung zur Beseitigung der nach dem konventionellen ! Verfahren der MTL-Struktur anhaftenden Mängel besteht darin, ; ein spezielles Verfahren vorzusehen. Ein solches spezielles erfindungsgemäßes Herstellungsverfahren wird im folgenden ; beschrieben. ι
1. Ausgegangen wird von einem N -dotierten Substrat 16, wie
es in Fig. 2 dargestellt ist. Zur Erzielung einer optimalen | Stromverstärkung sollte die Dotierungskonzentration
20 -3
1x10 cm nicht überschreiten.
MA 976 008
8098U/0651
2. Auf das Substrat 16 wird eine P-dotierte Epitaxieschicht
18 aufgebracht. Die Dotierungskonzentration liegt im
16 17 ""3
Bereich von 10 bis 10 cm . Die Dicke der Epitaxieschicht liegt im Bereich von 0,8 bis 1,5 um.
3. Auf die Epitaxieschicht 18 wird eine thermische Oxidschicht (SiO2) 20 in einer Dicke von 20OO S aufgebracht.
4. Auf die Oxidschicht 20 wird eine Siliziumnitridschicht
(Si3N4) 22 in einer Dicke von 2000 A* aufgebracht.
5. Mit Hilfe einer ersten Maske wird der Bereich definiert, in dem in einem nachfolgenden fitz- und Oxidationsprozeß eine die zu bildende MTL-Struktür umgebende, ringförmige Oxid-Isolationszone 14 definiert. Diese ringförmige Isolationszone (Fig. 2) entspricht dem N -dotierten Schutzring der Struktur gemäß Fig. 1. Unter Verwendung der ersten Maske wird durch Plasmaätzen die Siliziumnitridschicht 22 geätzt. Durch Tauchätzen in gepufferter Flußsäure werden die freigelegten Gebiete der Oxidschicht 20 geätzt. Anschließend wird der freigelegte Bereich der Epitaxieschicht 18 mit einer Mischung aus HF und HNO3 geätzt. Schließlich wird durch thermische Oxidation die MTL-Struktur umgebende Isolationsschicht 14 gebildet.
6. Durch Anwendung der konventionellen Technik der Photolithographie wird mit einer zweiten Maske ein Fenster 21 für die Basiszone 24 des lateralen PNP-Transistors in Fig. 2 definiert. Nach öffnen dieses Fensters in der Nitridschicht 22 und der Oxidschicht 20 durch Plasmaätzen erfolgt in geeigneter Weise das Eindringen der N -dotierten Zone 24, die sich bis in das Substrat 16 erstreckt und eine Ober-
17 18 3 flächenkonzentration von 10 bis 10 cm aufweist.
MA 976 008
809844/0651
7. In entsprechender Weise wird eine dritte Maske benutzt,
um Fenster 23 zum Eindringen der Kollektorzonen 26 und 28 · und zum Definieren der aktiven Basiszonen 31 geöffnet, was in Fig. 3ä dargestellt ist. Im Bereich dieser Fenster erfolgt dann das Eindringen geeigneter Störstellen, wobei
1 8 die Oberflächenkonzentration im Bereich von 10 bis
1019 cm3 liegt.
Nach diesem Verfahrensschritt sind die den lateralen Transistor und die im betrachteten Beispiel 2 vertikalen Transistoren bildenden Zonen eingebracht. Die Dotierungsprofile dieser Zonen erzielen einige der eingangs zusammengestellten Bedingungen für optimale Eigenschaften. Der Emitter der vertikalen Transistoren ist im Vergleich zur Basis (Epitaxieschicht) hoch dotiert und weist einen nahezu abrupten Übergang auf. Man erhält also einen hohen Injektionswirkungsgrad. Das Ziel einer hohen Stromverstärkung ist jedoch nicht erreicht, da in den inaktiven Basiszonenbereichen der vertikalen Transistoren injizierte Minoritätsträger verloren gehen. Außerdem ist der Emitter des lateralen PNP-Transistors nicht hochdotiert. Um diese Mängel abzustellen und weitere vorteilhafte Merkmale zu verwirklichen 9 wird das Dotierungsprofil der Epitaxieschicht 18, wie im nachfolgenden Schritt 8 beschrieben, geeignet verändert.
8. Das Ziel dieses Verfahrensschrittes ist die selektive Erhöhung der Dotierungskonzentration der Bereiche der Epitaxieschicht, die die aktive Basiszone 24 des lateralen Transistors und die aktiven Basiszonen 31 der vertikalen Transistoren umgeben. Diese selektive Erhöhlang der Dotierungskonzentration in der Epitaxieschicht erfolgt durch Implantation einer P=-dotierten? vergrabenen Schicht. Es werden mehrere Verfahren vorgeschlagen B diese Basis« Zonenbereiche zu maskieren» do h„, die su implantierende» Gebiete zu definieren«,
MÄ~976 008 "
Ein erstes Verfahren eignet sich für eine Zuwendung bei der Herstellung integrierter Schaltungen hoher Packungsdichte. Dabei wird die bereits in der deutschen Patentanmeldung P 27 25 095.9 beschriebene Abheb-Technik ausgenutzt. Bei diesem Verfahren wird die zur örtlichen Festlegung der implantierten Zonen benutzte Maskierung während der vorausgegangenen Implantation der Kollektorzonen 26 und 28 definiert. Die P-leitenden Implantationsgebiete sind damit automatisch in bezug auf die Kanten der Kollektorzonen ausgerichtet. Der Abstand zwischen den Kollektorzonen ist so klein, wie es die Photolithographie zuläßt, da keine Toleranzen vorzusehen sind, um eine Implantation im Bereich der aktiven Basiszonen 31 zu verhindern.
Ein zweites Verfahren macht von dem Vorteil Gebrauch, daß die Fenster 21 und 23 in bezug auf die Bereiche, in denen keine Implantation stattfinden soll, ausgerichtet sind. Eine ganzflächige Implantation liefert so eine vergrabene Schicht, deren flache Bereiche in bezug auf die Gebiete 24 und 31 automatisch ausgerichtet sind. Durch geeignete Wahl der Dicke der Schichten 20 und 23 und der aufgewandten Implantationsenergie können die tiefsten Bereiche 30 der Implantation unterhalb der Grenzfläche zwischen der Epitaxieschicht und dem Substrat 16 vergraben werden, während die restlichen ebenen Bereiche 29 in der Epitaxieschicht 18 zu liegen kommen, wo sie die Dotierungskonzentration außerhalb der Zonen 24 und 31 erhöhen. Dies ist durch die gestrichelten Linien in Fig. 3 angedeutet. Darauf hinzuweisen ist, daß die Dosis ausreichend niedrig gewählt wird, um eine zu starke Kompensation im N-dotierten Substrat 16 zu verhindern, was wie bereits ausgeführt wurde, zu einer Verminderung der Stromverstärkung führen würde.
976 008
Die letzte im Schritt 8 durchzuführende Maßnahme besteht darin, daß die Struktur gemäß Fig. 3A einem Wärmezyklus in oxidierender Atmosphäre ausgesetzt wird. Dabei werden die Störstellen in den Schichten 29 und 30, wie in Fig. 3B gezeigt, aktiviert und umverteilt und gleichzeitig wird in den Fenstern 21 und 23 erneut eine Oxidschicht aufgewachsen. Die implantierten Störstellen diffundieren aus und erzeugen dabei die gewünschten höher dotierten Bereiche in der Epitaxieschicht 18. Die Zonen 24 und 31, in deren Bereich nicht implantiert wurde, werden der lateralen und vertikalen Ausdiffusion der implantierten Zonen 29 und 30 ausgesetzt. Die laterale Ausdiffusion der Zone 29 engt die Breite der Basiszone 24 ein und reduziert die Flächen der Basiszonen 31. Die Einengung der Basisbreite der Zone 24 ergibt eine höhere Stromverstärkung für den lateralen Transistor. Die Verminderung der Fläche der Basiszonen 31 kann durch Wahl der Ausdehnung der Fenster 23 ausgeglichen werden. Eine Erhöhung der Dotierungskonzentration der Zonen 24 und 31 durch die vertikale Ausdiffusion der Störstellen der implantierten Schichten 30 ist praktisch durch geeignete Wahl der Dicke der Schichten 20 und 22 vermeidbar, um eine wesentliche Ausdiffusion der Kollektorzonen 26 und 28 zu vermeiden, wird man Störstellenmaterial, beispielsweise Arsen, für ihre Herstellung verwenden, das nur sehr langsam ausdiffundiert. Nach der selektiven Erhöhung der Dotierungskonzentration der Epitaxieschicht 18 wird durch Tauchätzung die Siliziumnitridschicht 22 abgeätzt. Die Struktur ist dann für die abschließenden Prozeßschritte vorbereitet, bei denen Kontaktöffnungen erzeugt und die Metallisierung durchgeführt wird.
Bei einem dritten Verfahren werden die Schritte 6, 7 und 8 in ihrer Aufeinanderfolge umgekehrt. Zunächst wird die P-leitende, vergrabene Schicht implantiert und anschließend werden die Basiszone 24 und die Kollektorzonen 26 und 28
MA 976 008
809844/0651
!eingebracht. Der Verfahrensablauf wird im folgenden beschrieben.
; i
jNach Bildung der ringförmigen Isolations zone 14 im Schritt 5 ', werden unter Verwendung der zweiten Maske die Gebiete 32 ; der Epitaxieschicht 18 (Fig. 4) abgegrenzt, in denen die Dotierungskonzentration zu erhöhen ist. Dann werden die Teile der Schichten 20 und 22, die über den Gebieten 32 ; liegen durch Plasmaätzen entfernt. Die verbleibenden Teile >33, 34 und 35 werden anschließend als Implantations- und Oxidationsmaksen verwendet. Um als Implantationsmaske dienen i zu können, müssen die Schichten 33, 34 und 35 eine ausreichen- . de Dicke aufweisen, um eine Implantation zu verhindern, : deren Energie so gewählt ist, daß wie in Schritt 8 vergrabene ! Schichten 29 in der Epitaxieschicht 18 gebildet werden. Bei !diesem dritten Verfahren sind die vergrabenen Schichten 29 'nicht nur automatisch auf die Basiszonen 24 und 31 ausgerichtet, sondern sie können auch mit einer höheren Dosis jimplantiert werden, da die implantierten Ionen nicht in gdas Substrat 16 gelangen.
■Im nächsten Verfahrensschritt werden die bei der Implantation
!erzeugten Kristallfehler ausgeheilt, die implantierten Störstellen aktiviert und umverteilt durch einen thermischen jOxidationsprozeß, bei dem eine dicke Oxidschicht 38 über den iImplantationsgebieten aufwächst, wie es in Fig. 5 dargestellt
jist. Dieses lokalisierte Oxidwachstum ist möglich, da unterjhalb der Nitridschicht 22 das Oxidwachstum verhindert wird. {Während dieses Wärmezyklus werden die Störstellen der implantierten Zone 29 über die gesamten Bereiche 32 der Epitaxieschicht verteilt und erhöhen dadurch dort die Dotierungskonzentration. Im Beispiel der Fig. 5 erfolgt diese Verbreitung über den gesamten Bereich von der Oberfläche der Epitaxieschicht 18 bis zum Substrat 16. Diese Verbreitung kann in dem betrachteten Temperaturzyklus auch nur teilweise erfolgen und die nachfolgenden Temperatur-
MA 976 008
8098U/OSS1
Prozessen vervollständigt werden.
Ein dritter Maskierungsprozeß dient der definierten Entfernung der Schicht 33 durch Plasmaätzen und dem Öffnen eines Fensters, in dessen Bereich Störstellenmaterial des N-Typs aufgebracht werden. Diese Störstellen werden anschließend eingetrieben, so daß sie das Substrat erreichen und die Basiszone 24 bilden. Fig. 6 zeigt die Struktur in dieser Stufe des Herstellungsverfahrens mit der Basiszone 24 und einer darüber liegenden, während des Eintreibprozesses gebildeten dicken Oxidschicht 40. Die Oxidschicht 40 muß ausreichend dick sein, um zu verhindern, daß die Zone 24 im nächsten Verfahrensschritt freigelegt wird. Bei diesem nächsten Verfahrensschritt, der aus aufeinanderfolgenden Tauchätzungen besteht, bei denen die Nitrid-Oxid-Schichten der Gebiete 34 und 35 entfernt und Fenster geöffnet werden.
Die Kollektorzonen 26 und 28 und die Basiszonen 31 werden dann wie bereits in Schritt 7 beschrieben hergestellt. Die auf diese Weise gebildete Struktur ist in Fig. 7 dargestellt. Die noch erforderliche öffnung der Kontaktfenster und der Metallisierung erfolgt unter Verwendung von Masken und Verfahrensschritten, die auch beim bereits beschriebenen zweiten Verfahren anwendbar sind. Diese Verfahrensschritte sind:
9. Mit Hilfe der vierten Masken werden durch Anwendung der konventionellen Photolithographie und Ätztechnik die Kontaktfenster 42, 44, 46 und 48 geöffnet und dabei die : Emitterzone 27 des lateralen, die Kollektor bzw. Basisj zone 25 des lateralen bzw. vertikalen und die Kollektorzonen 26 und 28 des vertikalen Transistors freigelegt.
MA 976 008
809844/0651
10. Nach Aufbringen einer Aluminiumschicht wird unter Verwendung der fünften Maske das Leitungsmuster definiert. In einem Ätzprozeß werden die nicht benötigten Teile der Aluminiumschicht entfernt, so daß das Leitungsmuster 50 übrig bleibt, wie es in Fig. 8A dargestellt ist. Um im Bereich der Kontaktfenster 42, 44, 46 und 48 gute Ohmsche Kontakte zu gewährleisten wird noch ein Legierungsprozeß durchgeführt. Auf diese Weise erhält man die fertige Struktur wie sie in Fig. 8A bzw. in Fig. 3B dargestellt ist. An der Rückseite des Substrats 16 kann ebenfalls ein Kontakt 52 (Fig. 8A) angebracht werden, über den die Substratspannung zugeführt wird.
Die Dotierungskonzentrationen und die Dotierungsprofile der fertigen MTL-Struktur werden im folgenden im Hinblick auf die angestrebten Verbesserungen der Stromverstärkungen der lateralen und vertikalen Transistoren, der Grenzfrequenz des vertikalen Transistors und der Leckströme untersucht. Das Dotierungsprofil der vertikalen Transistoren der Fign. 3B und 8A ist in Fig. 8B dargestellt.
.1. Die gemeinsame Emitterzone der vertikalen Transistoran-I Ordnung 16 ist im Vergleich zu den aktiven Basiszonen
j 31 hoch dotiert, so daß der injizierte Elektronenstrom I im Vergleich zum Löcherstrom groß ist. Die Ursache dafür ■ ist, daß diese Ströme umgekehrt proportional zur Dotierungs- ! konzentration der Basis und des Emitters sind. Der
, Emitterwirkungsgrad der vertikalen Transistoren liegt nahe bei 1. Außerdem ergibt der zwischen dem N -dotierten Substrat und der P-dotierten Epitaxieschicht gebildete abrupte Übergang eine reduzierte Emitter-Speicherkapazität und damit eine höhere Grenzfrequenz.
. Die Emitterzone 27 des lateralen Transistors ist hoch dotiert, was einen verbesserten Injektionswirkungsgrad ergibt. Zu-
MA 976 008
8098U/0651
sätzliche Verbesserungen der lateralen Stromverstärkung ergeben sich aus den Dotierungsprofilen und der Geometrie der Emitter- und der Basiszone«, Die Dotierungskonzentration der diffundierten Basiszone 24 nimmt sum Substrat hin ab? während die Emitterzone 27 aufgrund der P-Implantation dort die höchste Konzentration aufweisto Die Injektion ist damit im tiefer liegenden Bereich des Überganges am höchsten, so daß die Stromverstärkung weniger von Verlusten durch Rekombination an der Oberfläche abhängig ist. Dies wird noch dadurch verstärkt, daß die Basis die Form einer abgestumpften Pyramide mit geringster Basisbreite W, im unteren Bereich (siehe Fign«, 3B, 8A) aufweist.
3. Durch die erhöhte Dotierungskonzentration der inaktiven BasisZonenbereiche 25 ist dort die vom Emitter injizierte Dichte des Elektronenstromes geringer als im aktiven Basiszonenbereich 31. Die stromhemmende Wirkung durch die implantierten Schichten bewirkt, daß ein geringerer Anteil des gesamten Emitterstromes durch Rekombination in den Bereichen 25 verloren geht, was zu einer weiteren Erhöhung der vertikalen Stromverstärkung führt» Das N -dotierte Substrat verhindert beim lateralen Transistor eine Löcherinjektion vom Emitter 27 zum Substrat im Bereich 36. Dies bewirkt eine Erhöhung der lateralen Stromverstärkung.
4. Der P-dotierte Bereich 25 zwischen den Kollektoren 26 und 2U der vertikalen Transistoren, der die extrtnsische Basis ; bildet, ist hochdotiert, so daß der Basiswiderstand R^ j vermindert wird. Dadurch wird eine Entspannung der Emitter-Basis-Zonen, die am weitesten vom lateralen ] Transistor entfernt sind, vermieden, was zur Folge hat, j
daß die Anzahl der von einem einzelnen lateralen Transistor ; treibbaren vertikalen Transistoren hauptsächlich von dessen t Stromverstärkung bestimmt wird. '
MA 976 008
8098U/0661
5. Die Dotierung des aktiven Basisbereiches der vertikalen Transistoren ist gleichförmig was, obgleich nicht ideal, doch eine Verbesserung über Basisprofile mit sich bringt, die eine Zunahme der Dotierung vom Emitter zum Kollektor aufweisen.
Zusammengefaßt ergeben die beschriebenen Herstellungsverfahren eine MTL-Struktur, deren vertikale und laterale Transistoren Störstellenprofile und Dotierungskonzentrationen aufweisen, die beste Betriebseigenschaften gewährleisten. Außerdem werden Leckströme, die durch Injektion von Emitterstrom in inaktive Gebiete hervorgerufen werden, reduziert. Es ergibt sich ein hoher Emitterwirkungsgrad, eine niedrige Emitter-Speicherkapazität und ein niedriger Basis- und Kollektorwiderstand. Die Geometrie und das Dotierungsprofil des ! lateralen Transistors verlagern die Transistorwirkung des lateralen Transistors in das Innere der Struktur, so daß eine Stromverstärkungsreduzierung aufgrund von Rekombinationen an der Oberfläche vermieden wird. Beide Herstellungsverfahren erfordern nur die gleiche Anzahl von Masken, wie das bekannte konventionelle Herstellungsverfahren. Die beim erfindungs-Igemäßen Verfahren vorhandene Eigenschaft der automatischen Selbstausrichtung verhindert, daß flächenaufwendige Toleranzen , vorzusehen sind. Der reduzierte extrinsische Basiswiderstand : und die höheren Stromverstärkungen erleichtern das Erzielen höherer Packungsdichten. Die Kombination der genannten Vorj teile mit einer höheren Grenzfrequenz der vertikalen Transisto-f ren ergibt MTL-Struktüren mit optimalen Betriebseigenschaften.
MA. 976 008
809844/Ö6B1
Leerseite

Claims (3)

  1. PATENTANSPRÜCHE :
    MTL-Grundschaltung mit mindestens einem invers betriebenen vertikalen Transistor und einem dazu komplementären lateralen Transistor, über den durch Injektion von Ladungsträgern der Betriebsstrom für den vertikalen Transistor geliefert wird, dadurch gekennzeichnet, daß auf einem hochdotierten, als Emitter des vertikalen Transistors dienenden Halbleitersubstrat (16) eines ersten Leitungstyps eine schwächer dotierte, als Emitter und Kollektor des lateralen Transistors und als Basis des vertikalen Transistors dienende Epitaxie-» schicht (18) des zweiten Leitungstyps angeordnet ist, daß sich in der Epitaxieschicht (18) eine erste, bis zum Substrat (16) reichende, die Basis des lateralen Transistors bildende Zone des ersten Leitungstyps und getrennt lateral dazu eine zweite, nicht bis zum Substrat reichende, den Kollektor des vertikalen Transistors bildende Zone des ersten Leitungstyps befindet und daß in Bereichen der Epitaxieschicht (18) außerhalb der ersten und zweiten Zone dritte Zonen des zweiten Leitungstyps angeordnet sind, deren Störstellenkonzentration mit bis zum Substrat zunehmender Tiefe die Störstellenkonzentration der Epitaxieschicht (18) übersteigt.
  2. 2. MTL-Grundschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Struktur von einer die Epitaxieschicht (18) bis in das Substrat (16) durchdringenden, dielektrischen, ringförmigen Zone (14) umgeben ist.
  3. 3. Verfahren zur Herstellung einer MTL-Grundschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf das Halbleitersubstrat die Epitaxieschicht und darauf eine Isolationsschicht aufgebracht wird, daß ein
    MA 976 008
    erstes Maskenfenster in der Isolationsschicht erzeugt wird, durch das die erste Zone eingebracht wird, daß ein zweites Maskenfenster in der Isolationsschicht erzeugt wird, durch das die zweite Zone eingebracht wird, daß unter Verwendung der gebildeten Maskenfenster und der restlichen Teile der Isolationsschicht die dritten Zonen durch Ionenimplantation eingebracht v/erden, wobei die Dosis und Energie so gewählt werden, daß die dritten Zonen unterhalb der Isolationsschicht in der Epitaxieschicht in der Nähe der Grenzschicht zwischen Epitaxieschicht und Substrat verlaufen, während sie im Bereich der Maskenfenster im Substrat verlaufen, dessen Leitfähigkeit aber nicht kompensieren und daß in einem Temperaturzyklus die dritten Zonen in die Epitaxieschicht ausdiffundiert werden.
    Verfahren zur Herstellung der MTL-Grundschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf das Halbleitersubstrat die Epitaxieschicht und darauf eine erste und dann eine unabhängig von der ersten ätzbare zweite Isolationsschicht aufgebracht wird, daß Implantations- und Oxidations-Maskenfenster in den beiden Isolationsschichten in den Bereichen des Emitters und Kollektors des lateralen und ebenso in den Bereichen der extrinsischen Basis des vertikalen Transistors erzeugt werden, daß in den Bereichen dieser Fenster die dritten Zonen implantiert werden, daß in einem Temperaturzyklus diese dritten Zonen ausdiffundiert werden und gleichzeitig im Bereich der Maskenfenster eine dicke Oxidschicht aufgewachsen wird, daß ein Maskenfenster in den beiden Isolationsschichten erzeugt wird, durch das die erste Zone eingebracht und in dessen Bereich gleichzeitig eine dicke Oxidschicht gebildet wird und daß durch Abätzen des restlichen Bereiches der beiden
    MA 976 008
    8098U/06Ü
    Isolationsschichten ein Maskenfenster erzeugt wird, durch das die zweite Zone eingebracht wird.
    MA 976 008
    8098/,
DE19782813154 1977-04-29 1978-03-25 Mtl-grundschaltung und verfahren zu deren herstellung Withdrawn DE2813154A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/792,277 US4149906A (en) 1977-04-29 1977-04-29 Process for fabrication of merged transistor logic (MTL) cells

Publications (1)

Publication Number Publication Date
DE2813154A1 true DE2813154A1 (de) 1978-11-02

Family

ID=25156339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782813154 Withdrawn DE2813154A1 (de) 1977-04-29 1978-03-25 Mtl-grundschaltung und verfahren zu deren herstellung

Country Status (5)

Country Link
US (1) US4149906A (de)
JP (1) JPS53135584A (de)
DE (1) DE2813154A1 (de)
FR (1) FR2389234A1 (de)
GB (1) GB1599954A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
JPS5839070A (ja) * 1981-08-31 1983-03-07 Toshiba Corp 半導体装置
JPS5855875U (ja) * 1981-10-12 1983-04-15 三菱マテリアル株式会社 回転装置
JPS58182101A (ja) * 1982-04-19 1983-10-25 Hitachi Ltd テ−プレコ−ダ装置
JPS5988224A (ja) * 1982-11-12 1984-05-22 Seiko Instr & Electronics Ltd 組立装置
US4546539A (en) * 1982-12-08 1985-10-15 Harris Corporation I2 L Structure and fabrication process compatible with high voltage bipolar transistors
US4843448A (en) * 1988-04-18 1989-06-27 The United States Of America As Represented By The Secretary Of The Navy Thin-film integrated injection logic
JPH0447961U (de) * 1990-08-29 1992-04-23
JP2002324846A (ja) * 2001-04-25 2002-11-08 Sanken Electric Co Ltd 半導体装置及びその製造方法
US20120319768A1 (en) * 2010-12-20 2012-12-20 Diodes Zetex Semiconductors Limited Complementary Darlington Emitter Follower with Improved Switching Speed and Improved Cross-over Control and Increased Output Voltage
US9117759B2 (en) * 2011-08-10 2015-08-25 Micron Technology, Inc. Methods of forming bulb-shaped trenches in silicon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE2157633C3 (de) * 1971-11-20 1980-01-24 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
GB1362345A (en) * 1973-05-11 1974-08-07 Mullard Ltd Semiconductor device manufacture
DE2344320C2 (de) * 1973-09-03 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten
US4199775A (en) * 1974-09-03 1980-04-22 Bell Telephone Laboratories, Incorporated Integrated circuit and method for fabrication thereof
US3993513A (en) * 1974-10-29 1976-11-23 Fairchild Camera And Instrument Corporation Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication

Also Published As

Publication number Publication date
JPS53135584A (en) 1978-11-27
US4149906A (en) 1979-04-17
FR2389234B1 (de) 1982-06-04
FR2389234A1 (fr) 1978-11-24
GB1599954A (en) 1981-10-07
JPS5526623B2 (de) 1980-07-15

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE69125390T2 (de) Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE2214935A1 (de) Integrierte Halbleiterschaltung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
WO2005098926A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
EP0002191B1 (de) Integrierte Halbleiteranordnung in I2L-Technik und Verfahren zur Herstellung derselben
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE60133302T2 (de) Schutzdiode für verbesserte robustheit eines radiofrequenz-transistors und selbstdefinierende methode zur herstellung einer solchen schutzdiode

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee