DE2157633C3 - Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung - Google Patents

Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung

Info

Publication number
DE2157633C3
DE2157633C3 DE2157633A DE2157633A DE2157633C3 DE 2157633 C3 DE2157633 C3 DE 2157633C3 DE 2157633 A DE2157633 A DE 2157633A DE 2157633 A DE2157633 A DE 2157633A DE 2157633 C3 DE2157633 C3 DE 2157633C3
Authority
DE
Germany
Prior art keywords
diffusion
zone
mask
base
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2157633A
Other languages
English (en)
Other versions
DE2157633A1 (de
DE2157633B2 (de
Inventor
Wolfgang 7800 Freiburg Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2157633A priority Critical patent/DE2157633C3/de
Priority to US00298724A priority patent/US3837936A/en
Priority to IT31759/72A priority patent/IT970954B/it
Priority to FR7241105A priority patent/FR2160667B1/fr
Publication of DE2157633A1 publication Critical patent/DE2157633A1/de
Publication of DE2157633B2 publication Critical patent/DE2157633B2/de
Application granted granted Critical
Publication of DE2157633C3 publication Critical patent/DE2157633C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Bei dem allgemein bekannten Verfahren zur planaren Diffusion von Zonen einer monolithisch integrierten Festkörperschaltung, wie es beispielsweise aus der Zeitschrift »Scientia Electrica«, Band X (1964), Seiten 115 bis 119 bekannt ist, werden die Zonen der Elemente der monolithischen Festkörperschaltung durch vier aufeinanderfolgende Planarprozesse erzeugt, die aus je einem photolithographischen Prozeß unter Erzeugung von Öffnungen in einer Isolierschicht zum Herstellen je einer Diffusionsmaske und einem anschließenden Planardiffusionsprozeß bestehen. Diese Planarprozesse beziehen sich auf die Planardiffusionen von I.) Halbleiterschichten, sogenannten begrabenen Schichten, welche in die mit einer einkristallinen Halbleilerschicht zu versehende Oberflächenseite eines plattenförmigen Halbleiterkörpers eindiffundiert werden, 2.) Isolierzonen, welche zur elektrischen Trennung der Halbleiterelemente dienen, 3.) Basiszonen und 4.) dritten Zonen, wozu insbesondere Emitterzonen und Kollektorkontaktzonen zu rechnen sind.
Für jeden der auf einen Planardiffusionsprozeß folgenden und zur Herstellung der Diffusionsöffnungen für einen anschließenden weiteren Planardiffusionsprozeß erforderlichen photolithographischen Prozesse ist eine sorgfältige Ausrichtung der erforderlichen Photomaske mit dem Muster der zu diffundierenden Struktur in bezug auf die Anordnung der bereits diffundierten Struktur auf der als Ätzmaske zu verwendenden Photolackschicht erforderlich, um vor allem Kurzschlüsse zu verhindern und gleichmäßige Zonenabstände entsprechend den geforderten elektrischen Werten zu gewährleisten. Da sich aber Ausricht- und Photomaskenfchler nicht völlig vermeiden lassen, sind bei der Auslegung der Strukturen Mindestabstände, sogenannte Sicherheitsabstände, einzuhalten.
Bezüglich der Herstellung der einzelnen Arbeitsmasken aus Maskenvorlagen sind für die Fertigung von integrierten Schaltungen unter Anwendung der photolithographischen Technik Sicherheitsabstände von etwa 2,5 μιτι durch sorgfältige Wahl der Abbildungsmaßstabs-,
Objektive und photographischen Aufnahmematerialien realisierbar, wie sich aus der »Zeitschrift für Instrumentenkunde (Meßtechnik)« 76 (1968), Heft 4, Seiten 76 bis 81 ergibt. Diese relativ kleinen bei der Herstellung von einzelnen Arbeitsmasken aus den Maskenvorlagen einzuhaltenden Sicherheitsabstände können jedoch kaum ausgenutzt werden, da bei der eigentlichen Fertigung Fehler, insbesondere Ausrichtfehler bei photolithogr.phischen Prozessen der aufeinanderfolgenden Planarprozesse, auftreten, welche wesentlich größere Sicherheitsabstände erforderlich machen, wie aus dem Aufsatz »New masking Technique for micropower transistors« in der Zeitschrift »Electronics« vom 22. 2. 1965, Seiten 76 bis 81 bekannt ist.
Diese Sicherheitsabstände sind daher um so größer zu bemessen, je mehr photolitiiographische Prozesse erforderlich sind. Man ist deshalb bestrebt, möglichst mit den oben genannten vier Planarprozessen zur Diffusion sämtlicher Zonen für alle Elemente der herzustellenden Festkörperschaltung auszukommen. So wird beispielsweise gleichzeitig mit dem Planarprozeu zur Herstellung der Emitterzone als diine Zone zusätzlich die Kollektorkontaktzone hergestellt. Die Photomaske für die Emitterzonen weist also zusätzlich die Struktur für die Kollektorkontaktzonen auf. In gleicher Weise werden beispielsweise auch gleichzeitig die Zonen von integrierten Kapazitäten und integrierten Widerständen bei dem Emitterzonenplanarprozeß und Basiszonenplanarprozeß hergestellt. Zum bekannten Stand der Technik wird in diesem Zusammenhang verwiesen auf die Zeitschrift »Scientia electrica«. Band X (1964), Seiten 115 bis 119 in Verbindung mit Seiten 104 und 105.
Die Erfindung betrifft ein Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung, bei dem auf eine einkristalline Oberflächenschicht des einen Leitungstyps, die auf einer Oberflachenseite eines plattenförmigen Halbleiterkörpers des anderen Leitungstyps angeordnet ist, eine Diffusionsmaske aufgebracht wird, welche eine Basiszonendiffusionsöffnung und eine Isolierzonendiffusionsöffnung aufweist, dann die Basiszonendiffusionsöffnung mit schneller als die Diffusionsmaske durchätzbarem schichtförmig aufgebrachtem Maskierungsmalerial geschlossen und eine Isolierzone durch die Isolierzonendiffusionsöffnung diffundiert wir6 und anschließend nach Öffnung der Basiszonendiffusionsöffnung durch Ätzen eine Basiszonendiffusion erfolgt. Ein soches Verfahren ist aus der Zeitschrift »IBM Technical Disclosure Bulletin«, ßand 14, Nr. 5 (Okiober 1971), Seiten 1612 und 1613, bekannt und dient zur Verminderung der Sicherheitsabstände, die im Falle der Verwendung von zwei Diffusionsmasken erforderlich wären, so daß die zur Ausbildung der Festkörperschaltung erforderliche Fläche vermindert werden kann.
Das vorstehend genannte Verführen hat aber den Nachteil, daß sowohl zur Diffusion einer Emitterzone als auch zur Kontaktierung der Basiszone getrennte Maskierungsprozesse relativ großer Genauigkeit erforderlich sind, so daß in diesem Zusammenhang wieder Sicherheitsabstände vorgesehen werden müssen.
Aufgabe der Erfindung ist, bei dem vorstehend genannten Verfahren die Sicherheitsabstände weiter zu vermindern und damit die auf einem plattenförmigen Halbleiterkörper erfolgende Fertigung einer Vielzahl von monolithischen Festkörperschaltungen mit dichtesten Abständen der Zu en und sehr kleinen Abmessungen in der Geometrie der Ein/.elelcmeMlstruktiireii /u ermöglichen. Ferner soll die Ausbeute an brauchbaren Fe5tkömerschaltungen pro plattenförmigen Halbleiterkörper erhöht werden.
Diese Aufgabe wird erfindungsgemäß durch das im Anspruch I gekennzeichnete Verfahren gelöst.
Das Verfahren nach der Erfindung gehl von der im allgemeinen zulässigen Voraussetzung aus, dali bei dem Planarprozeß zum Herstellen der hochdotierten Halbleiterschicht an der Grenzfläche zwischen dem platienförmigen Halbleiterkörper und der darauf zumeist epitaxial aufgebrachten Oberflächenschichten keine außergewöhnliche Genauigkeit gefordert werden muß. Zur Erleichterung des Verständnisses und Vereinfachung der Beschreibung wird die Erfindung im folgenden auf die Herstellung einer monolithisch integrierten Festkörperschaltung bezogen. Selbstverständlich werden in der Fertigung vorteilhaft eine Vielzahl solcher gleichartiger Festkörperschaltungen an einem plattenförmigen Halbleiterkörper hergestellt, wie es allgemein üblich ist.
Bei der folgenden Beschreibung cW Erfindung ist ferner zu beachten, daß auch der andere Leitungstyp verwendbar ist, falls nur der eine der zwei Leitungstypen genannt wird.
2r) Aus der US-PS 33 42 650 ist im übrigen zur Lösung einer ähnlichen Aufgabe, wie sie dem Verfahren der vorstehend genannten Literaturstelle aus der Zeitschrift »IBM Technical Disclosure Bulletin«, Band 14 vom Oktober 1971 zugrundeliegt, bekannt, bei Diffusionspro-
jo zessen nicht benötigte Öffnungen in der Diffusionsmaske mit einem ätzbaren, schichtförmig aufgebrachten Material zu schließen, wobei das schichtförmig aufgebrachte Material schneller als die Diffusionsmaske ätzbar ist. Dieses Verfahren behandelt aber lediglich das
ι'. Problem, den Sicherheitsabstand zwischen der planaren Emitterdiffusion und der Basiskontaktierung zu verringern.
Es ist besonders vorteilhaft, bei einem :,olchen Verfahren nach der Erfindung außer der Diffusionsmas-
4i] ke und dem bei folgenden Prozessen verwendeten se iiichtenförmigen Maskierungsmaterial Masken (Photolackmasken, Photomasken) zu verwenden, welche ausschließlich Teilstrukturen einer Grundmaske in gleichen oder gleichmäßig über die Ränder der Strukturen der Grundmaske veränderten Abmessungen enthalten, deren Struktur der Struktur der Diffusionsmaske entspricht.
Der Grundgedanke der Erfindung besteht also darin, vor allen solchen Prozessen, welche eine besonders
,ο große Maßhaltigkeit bezüglich Zuordnung und Abmessungen der öffnungen in einer als Diffusionsmaske verwendeten Isolierschicht erfordern, eine Diffusionsmaske mit sämtlichen für diese Prozesse größerer Genauigkeit erforderlichen öffnungen vorzugsweise
,, entsprechend ehor Grundmaske aufzubringen, aus welcher Grundmaske die weiteren für diese Prozesre benötigten Masken bzw. Maskierungen lediglich durch gleichmäßiges Vergrößern oder Verschließen odes vollständiges Ve. schließen der Öffnungen der Grund-
ho maske herstellbar sind. Diese weiteren Masken bzw. Maskierungen weisen nämlich in bezug auf die Grundma1 ke — und damit auch auf die D.ffusionsmaskp — besonders geringe Fehler auf, da sie eine besonders einfache negative oder positive Abwandlung der
hl Grundmaske darstellen. Es ergibt sich dann auch der Vorteil, daß die der Grundmaske entsprechende Diffusionsmaske für alle weiteren planaren Diffnsn >nsnrozesse erhöhter Genauigkeit in der Weise verwend-
bar ist. daß die für einen Planardiffusionspro/eß nicht benötigten Öffnungen mit schichtförmigem Maskierungsmaterial in Form einer Diffusionsmaske geringerer Genauigkeit bezüglich der Diffusionsmaske verschlossen werden können, zu deren Herstellung keine oder lediglich eine Ätzmaskierung geringer Genauigkeit — beispielsweise aus Photolack — verwendet werden kann, wie noch anhand der Ausführungsbeispiele erläutert wird.
Am vorteilhaftesten wird für das schichtförmige Maskierungsmaterial ein Material verwendet, welche«. leichter ätzbar ist als das Material der Diffusionsmaske. Angaben über brauchbare Materialpaare mit entsprechenden Ätzmitteln finden sich in der Literatur. In diesem Zusammenhang ist beispielsweise aus der DE-OS 19 48 923 bekannt, daß durch die Verwendung von einer ersten mit einem ersten, aber nicht mit einem zweiten Ätzmittel und einer zweiten mit einem zweiten.
lyps eindiffundiert ist. Auf diesem Halbleiterkörper 1 wird eine halbleitende Oberflächenschicht 3 des anderen Leitungstyps, vorzugsweise durch Epitaxie, aufgebracht. Bezüglich dieser llalbleilerschicht 2 ist bei
■) der Herstellung des Planariransistorelemenls zu beachten. daD sie die Basiskontaktzone ti überdeckt, was aber ohne besondere Forderung an die Genauigkeit beim Ausrichten während des ersten Prozesses zur Herstellung der Diffusionsmaske 4 in bezug auf die Lage der
ίο Halbleiterschicht 2 möglich ist. Eine besondere Bemessung der Dotierungskonzentration der Halbleiterschicht 2 im Vergleich zur Dotierungskonzentration des Halbleiterkörper 1 macht es möglich, gewisse Nachteile bei der Diffusion der Basiskontaktzone 11 gleichzeitig
π mit der Diffusion der Isolierzonc IO zu kompensieren, worauf im folgenden noch näher eingegangen wird.
Die Isolierzonc 10 vom Leitungstyp des Halbleiterkörpers I umgibt rahmenförmig die Kollektorzone des
sionsmaske die Ausrichtung nacheinander auf einer Halbleiteroberfläche aufzubringender Masken sichergestellt bzw. vermieden werden kann. Als Materialien für die Diffusionsmasken werden Siliciumdioxid, welches mit einer ammoniumchloridgepufferten Lösung von Flußsäure ätzbar ist, und als weiteres Material Siliciumnitrid verwendet, welches durch Ammoniumhypophosphat angegriffen wird.
Bezüglich Siliciumdioxid und Siliciumnitrid wird im gleichen Zusammenhang auf die Zeitschrift »Journal of the Electrochemical Society« (August 1967), Seiten 869 bis 872 verwiesen. Es können aber auch Materialien — beispielsweise dotierte Gläser — verwendet werden, welche durch bestimmte Zusätze gegen bestimmte Ätzmittel unterschiedlich ätzbar gemacht werden.
Das Verfahren nach der Erfindung ist besonders günstig zur niederohmigen Kontaktierung der Basiszone eines Planartransistorelements mittels einer Basiskontaktzone, da diese in der Fertigung reproduzierbar auf einen äußerst geringen Abstand zur Basiszone gebracht werden kann Die Rreite des Steges in der Diffusionsmaske, also '.'er Abstand der Ränder der Basiszonendiffusionsöffnung und der Basiskontaktzonendiffusionsöffnung, kann innerhalb des Diffusionsbereiches der Dotierungen beider Zonen gewählt werden. Dies bedeutet, daß die beiden Zonen zumindest während der auf die Basiszonendiffusion folgenden Wärmebehandlung unter kontaktierender Berührung der Zonen tneinanderdiffundieren.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, in der
die Fig. 1 bis 8 ausschnittsweise Querschnitte senkrecht zur Oberflächenseite eines Halbleiterkörpers bedeuten, an denen eine erste Ausführungsform zum Herstellen eines Planartransistorelements erläutert wird,
die F i g. 2'. 3'. 4' und 5' in Abwandlung der anhand der F i g. 1 bis 8 erläuterten Ausführungsform eine zweite Ausführungsform betreffen und
die Fig.9 die Herstellung eines ohmschen Spannungsteilerelements einer monolithischen Festkörperschaltung betrifft.
Die ersten beiden Ausführungsbeispiele betreffen die Herstellung eines noch zu kontaktierenden Planartransistorelements gemäß den F i g. 7 oder 8. Zur Hersteilung dieses Planartransistorelements wird von einem plattenförmigen Halbleiterkörper i des einen Leilungstyps ausgegangen, in dessen einer Oberflächenseite eine hochdotierte Halbleiterschicht 2 des anderen Leitungs-Trennung gegen die übrigen Halbli-iterelementc der monolithischen Festkörperschaltung.
Bei den Ausführungsbeispielen wird zunächst in einem beispielsweise p-leitcnden plattenförmigen Halbleiterkörper die η-leitende Halbleiterschicht unter
Anwendung des photolithographischen Prozesses in V( rbindung mit dem Planardiffusionsverfahren hergestellt. Auf diesem Körper wird eine n-leitende Oi-vrflä* henschicht aus Silicium in einer Dicke von I' η epitaktisch aufgebracht. Anschließend wird in
in ι nt.,ι thermischen Oxidationspro/cß eine 0,5 bis I μπι starke Oxidschicht hergestellt.
Nun wird auf den mit der halb! ;itcnden Oberflächenschicht 3 und der Halblciterschieht 2 versehenen Halbleiterkörper 1 die Diffusionsmaske 4 mit sämtlichen öffnungen entsprechend einer Grundmaske gemäß der I i g. I aufgebracht. In dieser Diffusionsmaske 4 befinden sich also eine rahmenförmige Isolierzonendiffusionsöffnung 5, eine Basiszonendiffusionsöffnung 7. die vorzugsweise zugleich als Emitterzonendiffiitinnsöffming verwendet wird, und eine Basiskontaktzonendiffusionsöffnung 6 innerhalb des Diffusionsbereichs der Dotierungen zu der Halbleiterschicht 2 und der zu diltiindierenden Basiszone. Abstände und geometrische Zuordnung der öffnungen in der Diffu-
*"> sionsmaske 4 sind also durch einen einzigen Prozeß festgelegt, wozu vorzugsweise das allgemein bekannte photolithographische Verfahren zur Herstellung von Ätzmaskierungen aus gehärtetem Photolack angewendet wird. Zur Belichtung der Photolackschicht dient dabei, je nach Verwendung von positivem oder negativem Photolack, die Grundmaske selbst oc" .τ ihr Negativ als Vorlage.
Soll nun ein besonders geringer Kollektorbahnwiderstand erreicht werden, so wird in der Diffusionsmaske 4 zusätzlich die Kollektorkontaktzonendiffusionsöffnung 8 vorgesehen, da sie in geringsten Sicherheitsabstand zur Basiszonendiffusionsöffnung 7 zu bringen ist. Da: Verfahren ermöglicht auch bezüglich des Kollektorbahnwiderstandes die Einstellung sehr niedriger Werte.
da sehr geringe Abstände zwischen der Basiszone 12 und der Kollektorkontaktierungszone 13 reproduzierbar eingehalten werden können. Aus diesem Grund ist gemäß der F i g. 1 bereits in der ersten Diffusionsmaske 4 die Kollektorkontaktzonendiffusionsöffnung 8 zur Diffusion einer Kollektorkontaktierungszone 13 vom Leitungstyp der Oberflächenschicht 3 angebracht. Die zusätzliche Kollektorkontaktzonendiffusionsöffnung 8 kann in einem Abstand zur Basiszonendiffusionsöffnung
7 von weniger als dem Abstund der I lalblciter schicht 2 /.u dem noch zu diffundierenden pn-übergang 14 /wischender Basiszone 12 und der Oberflächenschicht 3 in der Diffusion.imaskc 4 hergestellt werden.
Gemäß der F" i g. 2 werden nun samtliche Diffusionsöffnungen 5, 6, 7 und 8 geschlossen, indem nach dem ersten Ausfiihrungsbeispiel über die ganze Anordnung schii itförmigcs Maskicrungsmaterial 9, vorzugsweise aus Fremdoxid, aus einem leichter als die Diffusionsmaske 4 ätz.baren Material aufgebracht wird. Abgesehen von den bereits oben erwähnten Materialien und Ätzmitteln kann eine [diffusionsmaske 4 aus Siliciumoxid, welches vorzugsweise an der freien Oberfläche mit Bortrioxid angereichert ist, und ein schichtförmiges Maskierungsmatcrial 9 aus phosphordotiertem Siliciumoxidglas aufgebracht werden. Letzteres wird aus der F'remdoxidschieht durch eine Ätzbchancllung in einer flußsäurehaltigcn Älzlösung mit Aminoniumfluorid 4P h
er"es!e
! Zu diesern Zweck wird ebenfalls d;:s
bekannte photolithographischc Verfahren zur Ätzmaskierung angewendet, wobei aber keine besondere Genauigkeit bei der Ausrichtung der Photomaske in bezug auf die Diffusionsmaske 4 erforderlich ist. Auf diese Weise wird nach Ablösen der Photolackmaske und anschließender Ätzbehandlung in der flußsäurehaltigen Ätzlösung mit Ammoniumfluorid eine Struktur genial) der F i g. 3 erhalten, wobei die bei dem ersten DiffusionsprozeU benötigten öffnungen 5 und 6 in der Diffusionsmaske 4 wieder geöffnet worden sind. Bei diesem auf den ersten Prozeß des Aufbringens der Dif'jsionsmaske 4 erfolgenden zweiten Prozeß werden schließlich die Isolierzone 10 und die Basiskontaktzone 11 diffundiert, wie die F- i g. 4 veranschaulicht.
Die für die Herstellung der Ätzmaskierung aus Photolack erforderliche Maske wird aus der Grundmaske durch vollständiges Verschließen der den öffnungen 7 und 8 der Diffusionsmaske 4 entsprechenden öffnungen in der Grundmaske und durch gleichmäßiges Vergrößern der den öffnungen 5 und 6 in der Diffusionsmaske 4 entsprechenden öffnungen in der Grundmaske hergestellt. Dies begünstigt aber weniger die an dieser Stelle nicht zu fordernde besondere Genauigkeit, sondern die einlachere Herstellbarkeit der betreffenden Maske aus der Grundmaske.
Um ein zu starkes Auflaufen der Basiskontaktzone 11 auf die Halbleiterschicht 2 zu verhindern, was eine Erniedrigung der Abbruchsspannung zwischen der Basiszone 12 und der Kollektorzone des Planartransistorelements bedeutet, wird die Dotierungskonzentration im Halbleiterkörper 1 relativ hoch gewählt. Dadurch sind erniedrigte Diffusionszeiten möglich, da die Isolierzone 10 bereits früher als bei relativ niedrigen Dotierungskonzentrationen durch die aus dem Halbleiterkörper 1 in die Oberflächenschicht 3 diffundierenden Dotierungen verbunden wird. Beim Ausführungsbeispiel wurde eine antimondotierte Halbleiterschicht mit einem Schichtwiderstand von 10—5 Ohm/cm2 und der Halbleiterkörper 1 mit Bor entsprechend einem spezifischen Widerstand von 0.2—3,0 Ohm · cm dotiert.
Als nächstes wird nun gemäß der F i g. 5 die öffnung 8 der Diffusionsmaske 4 wieder mit einem leichter als die Diffusionsmaske 4 ätzbaren schichtförmigen Maskierungsmaterial 9 geschlossssn. Dies geschieht in gleicher Weise, wie anhand der F i g. 2 und 3 beschrieben wurde. Zu diesem Zweck wird aber eine Photomaske verwendet, weiche lediglich an der Sieiie der öffnung δ eine gleichmäßig über die Ränder vergrößerte, gegen Ultraviolettlicht durchlässige Struktur aufweist. Die den übrigen Öffnungen entsprechenden Strukturen sind vollständig verschlossen. Wird nun eine bei Ultraviolettbestrahlung aushärtende Photolackschicht aufgebracht und anschließend durch eine solche Photomaske belichtet, so verbleibt nach Ablösen des nicht belichteten Photolacks durch ein geeignetes Lösungsmittel an der Stelle 8 eine Ätzmaske, welche die Schicht des leichter als die Diffusionsmaske ätz.baren Materials abdeckt. Es verbleibt also nach Anwenden eines
ίο entsprechenden Ätzmittels und Ablösen der restlichen Teile der Photolackmaske die Struktur gemäß der I" i g. 5 mit verschlossener öffnung 8. Aus dieser F-" i g. 5 ist auch ersichtlich, daß die vorstehend beschriebenen Arbeitsgänge zum Verschließen der Öffnung 8 eine wesentlich geringere Genauigkeit des Ausrichtens in bezug auf die Diffusionsmaske 4 erfordern, da das sehichtförmige Maskierungsmaterial 9 die Diffusionsmaske 4 an den Rändern überlappt. Diese Überlappung kann wesentlich "rcßer als die Sicherheitsabstände gewählt werden.
Zur niederohmigen Kontaktierung der anschließend zu diffundierenden Basiszone 12 soll die Breite des Maskierungsstegs 16 so bemessen sein, daß die seitliche Diffusion der pdotiercnden Verunreinigungen jeweils den jenseits der Diffusionsfront liegenden Rand des Maskierungsstegs 16 erreicht. In diesem Fall ist der Abstand der Ränder der Basiszonendiffusionsöffnung 7 und der Basiskontaktzonendiffusionsöffnung 6 größer als die Diffusionstiefe der Basiszone 12.
Bei der nun folgenden Basiszonendiffusion wird die Basiszone 12 mit der Basiskontaktzone 11 kontaktierend unter dem Maskierungssteg 16 vereinigt. Wird keine besonders niederohmige Kontaktierung gefordert, so sollte aber gewährleistet sein, daß die Basiszone 12 sich mit der Basiskontaktzone 11 zumindest während der auf die Basiszonendiffusion folgenden Temperaturbehandlung des Halbleiterkörpers vereinigt. Die Basiszonendiffusion kann unter Verwendung von Bor als Dotierungsmittel in inerter oder leicht oxidierender oder auch wechselnd inerter/oxidierender Atmosphäre erfolgen. Bei der Aufbringung des Bors ist es zweckmäßig, keine zu starke Borglasbelegung zu erzeugen, um eine optimale Erhaltung der Maskierungsschichten zu erzielen. Man kann diese Diffusion zweckmäßigerweise unter Verwendung einer definiert oxidierten Bornitridschicht als Diffusionsquelle in inerter Atmosphäre oder auch mit einem Borhalogenid in Stickstoffatmosphäre unter Zusatz von Methanoidampf durchführen.
Nach dieser Basiszonendiffusion wird während des folgenden vierten Prozesses das Maskierungsmaterial 9 mittels einer die erste Diffusionsmaske nicht oder wesentlich schwächer als das Material 9 angreifenden Ätzbehandlung vollständig entfernt und die Emitterzonendiffusion durchgeführt. Bei dieser Emitterzonendiffusion wird gleichzeitig mit der Emitterzone 15 die Kollektorkontaktierungszone 13 gemäß der F i g. 7 erzeugt, da bei der vorausgehenden Ätzbehandlung auch die dafür vorgesehene Diffusionsöffnung 8 in der Diffusionsmaske 4 geöffnet wurde, wie die F i g. 6 zeigt. Die Entfernung des Maskierungsmaierials 9 kann durch eine einfache Tauchätzung erfolgen.
Wird bei der Emitterdiffusion eine kleinere Dotierungskonzentration, beispielsweise aus Phosphoratomen. als bei den v->rhergehenden Diffusionen der p-leitenden Basiskoniäklierungszone Si und der isoiierzone 10 gewählt, so können die Diffusionsfenster 5, 6 und 7 offenbleiben. Wird aber eine höhere Dotierungs-
konzentration bei der Fmitterdiffusion als bei den vorausgehenden Diffusionen unter p-dotierendcn Verunreinigungen (Hör) verwendet, so können zur Verhinderung einer oberflächlichen Umdoticrung der p-lcitenden Zonen die betreffenden Öffnungen 5 und 6 vollständig urv! 7 teilweise leicht mit einem thermisch erzeugten Oxid abgedeckt werden.
Werden mit dem Transistorelement gleichzeitig diffundierte Widerstände erzeugt, so wird nach der Uasis/onendiffusion gegebenenfalls nochmals (.'ine Fremdoxklschicht /ur Verhinderung der Phosphordiffusion aufgebracht und anschließend der Kollcklorkontakt und die Lmitterdiffusion mit Phosphor geöffnet.
Nach der Fnnlterdiffusion kann eine kurze normale thermische Oxidation unter Bildung einer Oxidschicht 17 gemäß der F i g. 8 erfolgen. Zum Herstellen der Kontaktoffniingen für die in den Figuren nicht gezeigten Kontakte für die Basiszone 12, die Emitter/o-
Photomaske zur Erzeugung der Photolackätzmaskierung wieder die (irundinaske als Vorlage verwerdet werden. Liegt also die Grundmaske in Form eines Negativs der ersten Diffusionsmaske 4 vor, d. h. mit einer ultravioleiuindiirchlüssigcn Struktur entsprechend den Öffnungen der Diffusionsmaske, so werden die de η Öffnungen 5 enspreehenden Maskierungsstruktüren vollständig fortgelassen und im Falle nicht beabsichtigter Kontaktierung die den öffnungen 6, 7 und 8 entsprechenden Maskenstrukturen gleichmäßig eingeengt. Durch eine derartig ausgelegte Photomaske kann dann nach Ausrichtung auf einer bei Ultraviolettbestrahlung aushärtenden Photolackschicht die Photolackät/maske /um Ätzen der thermisch gewachsenen Schichten 17 über den zu kontaktierenden Zonen hergestellt werden. Danach werden die Emitterzonen. Basiszonen und Kollektorzonen kontaktiert, falls das Halbleiterelement gemäß der F i g. 8 als bipolarer Transistor verwendet werden soll.
Ein solches Halbleiterelement gemäß der F i g. 8 kann natürlich auch als Diode verwendet werden, wobei ein Kontakt weggelassen wird.
Bei der zweiten Ausfi^rungsform gemäß den Fi κ- 2'. 3'. 4' und 5' wird unterschiedlich zu den anhand der F i g. 2, 3, 4 und 5 erläuterten Arbeitsgängen des ersten Ausführungsbeispiels — mit die erste Diffusionsmaske 4 überlappendem Maskierungsmaterial 9 — das schichtförmige Maskierungsmaterial innerhalb der Öffnungen in der Diffusionsmaske 4 erzeugt. Bei dieser zweiten Ausführungsform wird ausschließlich schichtförmiges Maskierungsmateria! verwendet, welches durch Reaktion des freiliegenden Halbleitermaterials mit einer geeigneten reaktiven Gasphase unter Bildung einer als Maskierung geeigneten Verbindung des Halbleitermaterials mit einer Komponente der Gasphase hergestellt werden kann. Zunächst einmal ist bei Verwendung eines Silicium-Halbleiterkörpers Siliciumnitrid und Siliciumdioxid als Materialien für das Maskierungsmaterial 9 verwendbar.
Es können aber auch Dotierungen sowohl in das Siliciumoxid als auch in das Siliciumnitrid, vorzugsweise bei der Reaktion mit der Gasphase, eingebracht werden, welche die Diffusio.ismaske 4 im Verhältnis zum Maskierungsmaterial 9 gegen bestimmte Ätzmittel unterschiedlich ätzbar machen. Eine geeignete Kombination besteht darin, daß eine Diffusionsmaske I aus bordotiertem Siliciumoxid und schichtförmiges Maskierungsmaterial 9 aus phosphordotiertem Siliciumoxid aufgebracht und eine Ätzbehandlung in einer flußsäurehaltigen Älzlösung mi! Ammoniumfluorid durchgeführt wird.
Unter Anwendung solcher Verfahren zur Herstellung von schiehtförmigem Maskicrungsmateri..il 9 aus einer geeigneten Verbindung mit dem Material der Oberflächenschicht .3 werden zunächst gemäU der Fig. 2' sämtliche öffnungen in der Diffusionsmaske 4 mit einem leichter oder schneller als die Diffusionsmaske 4 ätzbaren Maskierungsmaterial geschlossen, wovon die
öffnungen 5 und 6 unter Anwendung eines photolithographischen Prozesses und einer geeigneten Ätzlösunj: wieder geöffnet werden. Anschließend werden die Isolier/one 10 und die Basiskontaktzonc Il unter Bildung einer Struktur gemäß der Fig. <i·' diffundiert.
Während des folgenden dritten Prozesses wird die Basisdiffusionsöffnung 7 zusätzlich geöffiict und eine p-doticrende Diffusion gemäß der F i g. 5' durchgeführt. Die öffnung dieser Basisdiffusionsöffnung 7 erfolgt in gleicher Weise wsc bei den anhand der ϊ ί g. 2' iüid 5' beschriebenen Arbeitsweisen, d. h. durch Schließen sämtlicher Öffnungen und öffnen dieser öffnungen bis auf die Öffnung 8 unter Anwendung der Photolithographie. Bei diesem dritten Prozeß, bei dem die Baiszoncndiffusionsöffnung 7 geöffnet wird, liegen die gleichen geometrischen Verhältnisse vor wie bei dem ersten Ausführungsbeispiel, so daß die Basiszone so weit zu diffundieren ist, daß sie die Basiskontaktzone zumindest während der folgenden Temperaturbehandlung des Halbleiterkörpers kontaktiert.
Während des folgenden vierten Prozesses wird die Emitterdiffusion nach Entfernen des Maskierungsmaterials 9 mittels eines die Diffusionsmaske nicht oder wesentlich schwächer als das schichtförmige Maskierungsmaterial 9 angreifenden Ätzmittels durchgeführt.
so daß wieder eine Struktur gemäß der F" i g. 6 erhalten wird. Die weiteren Arbeitsgänge entsprechen den beim ersten Ausführungsbeispiel beschriebenen.
Die F i g. 9 betrifft ein ausschnittsweise im Querschnitt senkrecht zur Oberflächenseite eines Halbleiterkörpers dargestelltes ohmsches Spannungsteilcrelement einer monolithischen Festkörperschaltung, welches ebenfalls durch Planardiffusion in der cinkristnllinen Oberflächenschicht 3 auf dem Halbleiterkörper 1 hergestellt wird und von der Isolierzone 10 rahmenförmig umgeben ist. Wiederum wird die Oberflächenschicht 3 auf dem mit der Halbleiterschicht 2 versehenen plattenförmigen Halbleiterkörper 1 aufgebracht. Die als Spannungsteiler verwendete Zone umfaßt die zu kontaktierenden Kontaktierungszonen 11 und die
so Teilzonen 12'. Letztere Teilzonen entsprechen der Basiszone 12 des Planartransistorelements gemäß der Fig. 8, da sie gleichzeitig mit den Basiszonen 12 der noch zur gleichen monolithisch integrierten Festkörperschaltung gehörenden Planartransistorelemente hergestellt werden. Eine derartige Teilzone 12' wird daher ebenfalls als. Basiszone bezeichnet.
Bei der Herstellung von monolithischen Festkörperschaltungen mit diffundierten Widerständen oder Spannungsteilern gemäß der Fig. 9 liegt ebenfalls das einleitend erwähnte Problem geringster Sicherheitsabstände vor. Außerdem sollen diffundierte Widerstände bzw. Spannungsteiler von monolithischen Festkörperschaltungen möglichst geringe Toleranzen der Widerstände und damit bezüglich der Abmessungen und
s* Anordnungen der Teilzonen aufweisen. Es ist ebenfalls eine Möglichkeit erwünscht, sehr kleine Abmessungen so reproduzierbar herzustellen, um auch bei geringem Flächenbedarf größere Widerstandswertt zu erhalten.
Größere Widerslandswerte können bekanntlich auch dadurch erhallen werden, daß der durch die Tcilzone 12' gegebene Slrompfad des Widerstandes durch eine Absehnürzoiie 15' vom Leitfähigkeitstyp der Oberflächenschicht 3 eingeschnürt wird. Diese Einschnürzone 15' wird im allgemeinen gleichzeitig mit der Emilterzonc 15 eines noch zur monolithisch integrierten Festkörperschaltung gehörenden Planartransistorelements gemäß der F'i g. 8 hergestellt. Doch auch bezüglich dieser Absehnür/.one 15' sind die gleichen Anforderungen an Abmessungen und Abstande /u stellen wie an die Konlaktierungszoncn 11 und die Uasis/onen 12'. Das Verfahren der Erfindung kann also in gleichet Weise vorteilhaft bei der Herstellung von diffundierten Widerständen gemäß der F i g. 1 angewendet werden.
Die unterschiedliche Ätzbarkcit der Diffusionsmaske 4 im Verhältnis /um schichtförmigen Maskierungsmaieriai 9 kann auch noch durch Wahl des Dickenvcrhältms ses beeinflußt werden. Ks ist daher möglich, auch dickere Difiiisionsmasken dort zu verwenden, wo eine schwächere Ät/barkeit gefordert wird, und dünnere Diffiisionsmasken aufzubringen, wenn eine schnellere Ätzung gefordert wird.
Nach einer Weiterbildung der Erfindung wird zunächst einmal eine (irundmaske entworfen, deren Struktur der Diffusionsmaske entspricht. Diese Diffusionsmaske hat sämtliche öffnungen fiir samtliche Diffusionsprozesse auf/uweisci., /umindesi aber für solche Diffusionsprozesse, hei denen die Sicherheitsabstände auf Mindestabstände /u bringen sind, die Ausbeute zu erhöhen ist oder auch Abmessungen eines Halbleiterbauelements zu verringern sind. Aus dieser (irundmaske werden dann die übrigen Masken bzw. Maskierungen entweder entsprechend der Grundniaske oder deren Negativ hergestellt, wobei zu berücksichtigen ist, ob ein Negativphotolack oder ein Positivphotolack verwendet wird. Aus dieser Grundmaske werden sämtliche weiteren Masken bzw. Maskierungen für auf den ersten Diffusionsprozeß folgende Prozesse verwendet, welche mil großer Genauigkeit aus der Grundinas· ke allein durch gleichmäßiges Vergrößern oder Einengen oder vollständiges Fortlassen der den einzelnen Öffnungen der ersten Diffusionsmasken entsprechenden Strukturen der ersten Grundniaske herstellbar sind. Dies ist möglich, da die Diffusionsmaske und damit die (irundmaske bereits sämtliche .'Strukturen für sämtliche Prozesse größerer Genauigkeil enthält. Das gleichmäßige Vergrößern oder (■mengen der Strukturen der Grundniaske zum Herstellen einer weiteren Maske hat den Vorteil, daß die weitere Maske auf die bereits hergestellten Strukturen genauer und leichter ausgerichtet werden kann, indem die .Struktur der Maske im allseitig gleichmäßigen Abstand zu der bereits auf der Halbleiterpkitte vorhandenen Diffusionsmaske 4 gebracht werden kann. Davon sind insbesondere Photomasken zum Herstellen von Kontaktöffnungen und für das Ätzen der Diffusionsöffnungen in der Diffusionsmaske 4 erforderliche l'hotolackätzniaskierungen betroffen. Dies sind aber Prozesse, an die keine besonders hohen Anforderungen an Genauigkeit gestellt weukn müssen, da diese Prozesse nicht die Abmessungen.
JO Abstände und Zuordnungen der Zonen beeinflussen, durch welche Größen die elektrischen Eigenschaften des herzustellenden Halbleiterelementes bzw. der herzustellenden monolithisch integrierten Festkörper schaltung gegeben sind.
I Ii Tzu 3 Blatt Zeiehnimcen

Claims (1)

  1. Patentansprüche:
    1. Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung, bei dem auf eine einkristalline Oberflächenschicht des einen Leitungstyps, die auf einer Oberflächenseite eines plattenförmigen Halbleiterkörpers des anderen Leitungstyps angeordnet ist, eine Diffusionsmaske aufgebracht wird, welche eine Basiszonendiffusionsöffnung und eine Isolierzonendiffusionsöffnung aufweist, dann die Basiszonendiffusionsöffnung mit schneller als die Diffusionsmaske durchätzbarem schachtförmig aufgebrachtem Maskierungsmaterial geschlossen und eine Isolierzone durch die Isolierzonendiffusionsöffnung diffundiert wird und anschließend nach Öffnung der Basiszonendiffusionsöffnung durch Ätzen eine Basiszonendiffusion erfolgt, dadurch gekennzeichnet,
    daß die auf die Oberflächenschicht (3) des Haloleiterkörpers (5) aufgebrachte Diffusionsmaske (4) mit einer Basiskontaktzonendiffusionsöffnung (6) versehen wird,
    daß dann nach Schließung der Basiszonendiffusionsöffnung (7) gleichzeitig mit der Isolierzone (10) die Basiskontaktzone (11) diffundiert wird,
    daß anschließend nach Öffnung der Basiszonendiffusionsöffnung (7) die Basiszone (12) so weit eindiffundiert wird, daß die Basiszone (12) die Basiskontaktzone (11) zumindest während der folgenden Temperaturbehandlung des Halbleiterkörpers kcitaktiert,
    und daß schließlich das schichtförmig aufgebrachte Maskierungsmateriaf (9) mittels einer die Diffusionsmaske (4) nicht oder wesentlich schwächer als das Maskierungsmaterial (9) ankeifenden Ätzbehandlung vollständig entfernt und die Emitterdiffusion durch die Basiszonendiffusionsöffnung (7) durchgeführt wird.
    2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß zusätzlich eine K.ollektorkontaktzonendiffusionsöffnung (8) zur Diffusion einer Kollektorkontaktierungszone (13) vom Leitungstyp der Oberflächenschicht (3) im bestimmten Abstand zur Basiszonendiffusionsöffnung (7) in der Diffusionsmaske (4) hergestellt wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zusätzliche Kollektorkontaktzonendiffusionsöffnung (8) in einem Abstand zur Basiszonendiffusionsöffnung (7) hergestellt wird, der kleiner ist als der Abstand einer an der Grenzfläche zwischen dem plattenförmigen Halbleiterkörper (1) und der Oberflächenschicht (3) angeordneten Halbleiterschicht (2) zum pn-übergang (14) zwischen der Basiszone (12) und der Oberflächenschicht (3).
    4. Verfahren nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß die Isolierzone (10) und die Basiskontaktzone (II) mit einer höheren Dotierungskonzentration an der Halbleiteroberfläche diffundiert werden als die Basiszone (12).
    5. Verfahren nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß der Abstand der Ränder der Basiszoncndiffiisionsöffnung (7) und der Biisiskoniakt/oncndiffusionsöffnung (6) größer ist ;ils die Diffusionsticfe der Basis/one (12).
    b. Verfahren nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß die Diffusion.smaskc (4) aus Siliciumoxid, welches an der freien Oberfläche mit Bortrioxid angereichert ist, besteht, daß das
    Maskierungsmaterial (9) phosphordotiertes Siliciumoxid ist und daß die Ätzbehandlung in einer flußsäurehaltigen Ätzlösung von Ammoniumfluorid durchgeführt wird.
    7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Diffusionsmaske (4) aus Siliciumdioxid besteht, daß das Maskierungsmaterial (9) Siliciumnitrid ist und daß die Ätzbehandlung mit heißer Phosphorsäure durchgeführt wird.
    8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Diffusionsmaske (4) aus Siliciumnitrid besteht, daß das Maskierungsmaterial (9) Siliciumdioxid ist und daß die Ätzbehandlung mit einer flußsäurehaltigeri Ätzlösung durchgeführt wird.
    9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß außer dem verwendeten schichtförmigen Maskierungsmateriai nur Dilfusionsmasken, Photolackmasker und Photomasken verwendet werden, welche ausschließlich Teilstrukturen einer sämtliche notwendigen Diffusionsöffnungen enthaltenden Grundmaske mit Öffnungen in gleichen Abmessungen wie in der Grundmaske oder gleichmäßig über die Ränder der Öffnungen der Grundmaske veränderten Abmessungen enthalten.
DE2157633A 1971-11-20 1971-11-20 Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung Expired DE2157633C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2157633A DE2157633C3 (de) 1971-11-20 1971-11-20 Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
US00298724A US3837936A (en) 1971-11-20 1972-10-18 Planar diffusion method
IT31759/72A IT970954B (it) 1971-11-20 1972-11-17 Metodo di diffusione planare di zone di un circuito integrato monolitico
FR7241105A FR2160667B1 (de) 1971-11-20 1972-11-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2157633A DE2157633C3 (de) 1971-11-20 1971-11-20 Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung

Publications (3)

Publication Number Publication Date
DE2157633A1 DE2157633A1 (de) 1973-06-07
DE2157633B2 DE2157633B2 (de) 1979-05-10
DE2157633C3 true DE2157633C3 (de) 1980-01-24

Family

ID=5825659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2157633A Expired DE2157633C3 (de) 1971-11-20 1971-11-20 Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung

Country Status (4)

Country Link
US (1) US3837936A (de)
DE (1) DE2157633C3 (de)
FR (1) FR2160667B1 (de)
IT (1) IT970954B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2282162A1 (fr) * 1974-08-12 1976-03-12 Radiotechnique Compelec Procede de realisation de dispositifs semiconducteurs
US4153487A (en) * 1974-12-27 1979-05-08 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing intergrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4151019A (en) * 1974-12-27 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
USRE30282E (en) * 1976-06-28 1980-05-27 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4149906A (en) * 1977-04-29 1979-04-17 International Business Machines Corporation Process for fabrication of merged transistor logic (MTL) cells
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
US4110126A (en) * 1977-08-31 1978-08-29 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
DE3136731A1 (de) * 1981-09-16 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
US4648909A (en) * 1984-11-28 1987-03-10 Fairchild Semiconductor Corporation Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1187611A (en) * 1966-03-23 1970-04-08 Matsushita Electronics Corp Method of manufacturing Semiconductors Device
US3497407A (en) * 1966-12-28 1970-02-24 Ibm Etching of semiconductor coatings of sio2
DE1614691B2 (de) * 1967-12-21 1975-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterbauelementen
US3542551A (en) * 1968-07-01 1970-11-24 Trw Semiconductors Inc Method of etching patterns into solid state devices
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices

Also Published As

Publication number Publication date
FR2160667B1 (de) 1976-04-23
FR2160667A1 (de) 1973-06-29
IT970954B (it) 1974-04-20
DE2157633A1 (de) 1973-06-07
US3837936A (en) 1974-09-24
DE2157633B2 (de) 1979-05-10

Similar Documents

Publication Publication Date Title
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2745857C2 (de)
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2819698A1 (de) Verfahren zur herstellung von feststoffanordnungen und vorrichtung zur anwendung bei diesem verfahren
DE2646308B2 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3402629A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2157633C3 (de) Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
EP0028786A1 (de) Ionenimplantationsverfahren
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
EP0032174B1 (de) Verfahren zum Dotieren von Siliciumkörpern durch Eindiffundieren von Bor und Anwendung dieses Verfahrens zum Herstellen von Basiszonen bipolarer Transistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee