DE2642770A1 - Herstellung von halbleiteranordnungen - Google Patents

Herstellung von halbleiteranordnungen

Info

Publication number
DE2642770A1
DE2642770A1 DE19762642770 DE2642770A DE2642770A1 DE 2642770 A1 DE2642770 A1 DE 2642770A1 DE 19762642770 DE19762642770 DE 19762642770 DE 2642770 A DE2642770 A DE 2642770A DE 2642770 A1 DE2642770 A1 DE 2642770A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
marking
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762642770
Other languages
English (en)
Inventor
David John Vinton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2642770A1 publication Critical patent/DE2642770A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Bipolar Transistors (AREA)
  • Electron Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)

Description

Herstellung von Halbleiteranordnungen
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei denen ein Bearbeitungsschritt in einem Gebiet einer Oberfläche (insbesondere, aber nicht ausschliesslich mit Hilfe eines ein Muster definierenden Elektronenstrahls) durchgeführt wird, dessen Lage in bezug auf eine Referenzmarkierung definiert wird» Die Erfindung bezieht sich weiterhin auf durch diese Verfahren hergestellte Halbleiteranordnungen,
Es ist bekannt, einen Elektronenstrahl zu
benutzen} um ein Gebiet einer Ilalbleiterscheibenoberflache zu definieren, in dem ein.Bearbeitungsschritt, durchgeführt
709815/0768
8.9o76.
werden soll. Ein Muster kann in einer Schicht eines elektronenempfindlichen Materials auf der Scheibenoberfläche dadurch definiert werden, dass die Schicht mit dem Elektronenstrahl selektiv belichtet wird. Bekanntlich kann eine solche Schicht aus einem Elektronenresist, z.B. einem positiven Resist, wie Polymethylmethacrylat (PMMA) bestehen, der leicht in gewissen Lösungsmitteln gelöst werden kann, wenn er mit einem Elektronenstrahl belichtet ist, wobei ein Resistmuster Übrigbleibt. Ein derartiges auf einer Isolierschicht auf der Scheibenoberfläche angebrachtes Resistmuster kann dann als eine Maske gegen Aetzmittel zem Definieren von Fenstern in der Isolierschicht, z.B. für Kontaktierungs- oder Dotierungszwecke, verwendet werden. Andere Formen elektronenempfindlicher Schichten sind bekannt, z.B. organische Siliciumverbindungen, wie Polymethylcyclosiloxan (PMCS), das in'gewissen organischen Lösungsmittein unlöslich wird, wenn es mit dem Elektronenstrahl belichtet wird 5 ein Siliciumoxidmuster kann durch eine geeignete Wärmebehandlung dieser unlöslichen Teile gebildet werden» Andere Anwendungen der Elektronenstrahltechnologie für die Herstellung von Halbleiteranordnungen sind bekannt, wie ein Elektronenstrahlbeschuss selektiver Gebiete der Halbleiterscheibenoberfläche selber oder einer Isolierschicht auf der Halbleiterscheibe* Die selektive Belichtung mit dem Elektronenstrahl
709815/0766
kann dadurch, erfolgen, dass entweder ein schmaler Strahl zum Schreiben des erforderlichen Musters abgelenkt oder ein Elektronenbild in einem breiten Strahl projiziert wird, der Z0B. von einer Photokathode stammt, die über Fenster einer^ Maske belichtet wird, die dem gewünschten Elektronen— bild entsprechen. Ein Beispiel des letzteren Verfahrens und dessen Vorteile ist in der US-PS 3 679 497 und in dem Aufsatz von T.W. 0*Keefef J, Vine und R.M. Handy in "Solid State Electronics«, Band 12 (1969), S. 841^,848 beschrieben. Auch sei auf die Aufsätze von J.P. Scott in "Journal of Applied Physics", Band 46, Nr. 2, Februar 1975, Sp 661-664 und "Proceedings of the Sixth. International Conference on Electron and Ion Beam Science an Technology11 (Electrochemical Society, Princeton N.J.) S. 123-136 und auf die britische Patenanmeldung 20 778/74 (PHB. 32432) der Anmelderin verwiesen.
Bei Anwendung solcher Techniken für die Herstellung von Halbleiteranordnungen ist es gewöhnlich notwendig, aufeinanderfolgende selektive Belichtungen mit Elektronenstrahlen durchzuführen, weil verschiedene Teile der Scheibe eine reihenmässige Bearbeitung über meistens verschiedene Gebiete erfordern, um verschiedene Zonen der Anordnung zu erhalten. Meistens ist es notwendig, dass jede dieser mehrfachen Belichtungen auf der Scheibe richtig in bezug auf die übrigen ausgerichtet ist.
709815/0768
PHB. 32520.
8.9.76.
Diese Ausrichtung kann dadurch, erhalten werden, dass die Lage von Belichtungsgebieten in bezug auf eine Referenzmarkierung auf einem Teil der genannten Scheibenoberfläche definiert wird» Die Markierung kann mit dem Elektronenstrahl identifiziert werden und das der Markierung entnommene Signal kann jeden etwaigen Lagenfehler zwischen der Halbleiterscheibe und der Einstellung des Eelektronenstrahls anzeigen. Eine grosse Verschiedenheit solcher Markierungen ist bekannt, z.B. Muster von Schichten auf Basis von Metall auf der Oberfläche der Halbleiterscheibe selber sowie auf Isolierschichten auf der Scheibenoberfläche. In diesem Zusammenhang sei z.B. auf die USA-Patentschriften 3.710 101, 3*71.5 242 (PHB.32022) und 3 832 561 verwiesen. Wie in diesen Patentschriften und in der britischen Patentanmeldung 20 447/74 (PHB.32 431) der Anmelder in sowie:" in dem Aufsatz von J.P» Scott in "I.E.E.E« Transactions on Electron Devices1*, Band ED-22, Nr. 7, Juli 1975, S.4O9-413 beschrieben ist, kann ein elektrisches Signal, das für Ausrichtzwecke entnommen v/erden kann, z.B. einem Strom durch die Markierung zu der Scheibe oder einer Sekundärelektronenemission oder RSntgenstrahlungsemission von der Markierung entsprechen.
Solche Elektronenstrahltechniken, bei denen Ausrichtmarkierungen benutzt werden, sind mit Erfolg für die Bearbeitungsschritte angewandt, die alle auf oder
709815/0766
PHB. 32520. 8.9.76c
nahe bei derselben grossen Fläche der Scheibe durchgeführt werden, wie z.B. bei integrierten MOS-Schaltungeno Es treten aber Probleme bei der Herstellung anderer Typen von Halbleiteranordnungen (wie z.B„ Bipolartransistorschaltungen und I L-Schaltungen (=integradet injection logic circuits)) auf, wenn eine Bearbeitung sowohl auf der Oberfläche eines Halbleitersubstrats als auch auf der- Oberfläche einer epitaktischen Schicht auf diesem Substrat erforderlich ist. Wenn eine Ausrichtmarkierung auf der Substratoberfläche für Bearbeitung auf dieser Oberfläche angebracht wird, wird sie während der Ablagerung der epitaktischen Schicht mit Halbleitermaterial bedeckt und ist dann für den Elektronenstrahl nicht mehr zugänglich.
Häufig ist die einzige auf der Substratoberfläche erforderliche Bearbeitung eine lokalisierte Dotierung für eine vergrabene Schicht. Wie in der Halbleitertechnik bekannt ist, kann die Lage einer solchen vergrabenen Schicht in der Regel detektiert werden, wenn sie mit einer epitaktischen Schicht bedeckt ist, weil gewiJhnlich eine Vertiefung in der Oberfläche der epitaktischen Schicht über der vergrabenen Schicht entsteht. Diese Vertiefung wird oft für Ausrichtzwecke auf der Oberfläche der epitaktischen Schicht verwendet0 In diesem Zusammenhang sei z.B. auf die britische Patentanmeldung 22 05^/7^*· (PHN. 6926) der Anmelderin verwiesen. Daher wurde vorgeschlagen
70981 5/0766
PHB. 32520.
8.9.76ο
die Bearbeitung auf der Substratoberfl&che ohne Anwendung einer Ausrichtmarkierung durchzuführen und dann auf der epitaktischen Schicht für Bearbeitung auf dieser Oberfläche eine Ausrichtmarkierung anzubringen^ wobei die Lage der Markierung in bezug auf die Vertiefung in der Oberfläche der epitaktischen Schicht über der vergrabenen Schicht definiert wird© Wie jedoch in der genannten britischen Patentanmeldung 22 Ojyk/ik beschrieben ist, ist diese Vertiefung nicht immer genau in bezug auf die vergrabene Schicht ausgerichtet» Es ist schwierig, die Lage der Markierung genau in bezug auf diese Vertiefung zu definieren, und durch, diese vorgeschlagene Lösung wird nicht eine Ausrichtmarkierung erhaltens mit deren Hilfe eine genaue Ausrichtung für aufeinanderfolgende Bearbeitungsschritte auf der Substratoberfläche erhalten werden kann.
Dieses Ausrichtproblem für die Bearbeitung auf einer Substratoberflache sowie auf der Oberfläche einer epitaktischen Schicht beschränkt sich nicht auf die Elektronenstrah.ltechnologie· Die Anwendung von Ausrichtmarkierungen auf einer Halbleiterscheibe ist auch von Bedeutung für Ionenimplantation unter Anwendung eines schmalen Ablenkionenstrahls zum Schreiben des erforderlichen Musters auf die Scheibe und die US.PS 3 569 718 beschreibt z.B. die Anwendung einer reflektierenden Markierung auf der Oberfläche einer Halbleiterscheibe für automatische
709815/0766
PHB. 3^520» 8.9*76. - * - .
•JO ■
gegenseitige Ausrichtung einer Halbleiterscheibe und einer Photoruaslce für übliche Photolithographies
Das Problem, dass eine Ausrichtmarke ertrag auf einer Substrat oberfläche mit einer abgelagert eiz Schicht bedeckt und auf diese Weise für die Anwendung bei darauffolgenden Bearbeitungsschritten auf der Oberfläche der Schicht unbrauchbar gemacht wird, ist auch von Bedeutung für Fälle, in denen die Markierung nicht für die Ausrichtung einer lokalisierten Bearbeitung auf dei· Substratoberfläche verwendet wird. So kann es z.B. erwünscht sein, eine solche Ausrichtmarkierung in jenen. Fällen auf der Substratoberfläche anzubringen, in denen die Bearbeitung zur Bildung der Markierung die gewünschten Eigenschaften der epitaktischen Schicht beeinträchtigen würde, wenn die Markierung stattdessen auf der epitaktischen Schicht angebracht werden würde. Eine derartige Ausrichtraarkierung kann lediglich für die Bearbeitung auf der Oberfläche der epitaktischen Schicht erforderlich sein und das Substrat kann sogar, in gewissen Fällen aus einem Nichthalbleitermaterial bestehen und z.B. ein Einkristallsaphirsubstrat sein.
Ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem ein Bearbeitungsschritt in einem Gebiet der Oberfläche eines Halbleiterschichtteils auf einer Substratoberfläche durchgeführt wird, wobei die Lage
709815/076$
PHB. 32520«, 8.9*76.
dieses Gebietes in bezug auf eine Ref erenzmarkierung definiert wird, ist nach der Erfindung dadurch gekennzeichnet, dass die genannte Referenzmarkierung auf einem Teil der genannten Substratoberfläche angebracht wird; dass Halbleitermaterial auf dieser Substratoberflache und auf dieser Markierung abgelagert -wird, um eine Schicht zu bilden, von der ein Teil epitaktisch auf einem Teil der genannten Substratoberfläche anwächst, der nicht mit dieser Markierung bedeckt ist, um einen einkristallinen Teil der Schicht zu bilden, während ein anderer Teil der Schicht auf der Oberfläche dieser Markierung als polykristallines Material anwächst; und dass der polycristalline Teil auf der genannten Markierung entfernt wird, wobei ein Aetzmittel verwendet wird, das das polykristalline Material der Schicht schneller als das einkristalline Material angreift, wodurch die genannte Markierung wieder freigelegt und für den genannten Bearbeitungsschritt auf der Oberfläche des verbleibenden Halbleiterschichtteils verwendet wird«,
Ein derartiges Verfahren weist den Vorteil auf, dass die vorher auf der Substratoberfläche angebrachte Ausrichtmarkierung für eine Bearbeitung auf der Oberfläche des danach angebrachten Halbleiterschichtteils verwendet wird. Dieselbe Ausrichtmarkierung kann sogar sowohl für einen vorhergehenden Bearbeitungsschritt auf der Substrat oberfläche als auch für den genannten Bearbeitungsschritt
709815/0766
PHB.32520 ο
auf der Oberfläche der epitaktischen Schicht verwendet werden. Dadurch kann eine genaue Ausrichtung z.Be vergrabener Schichten an der Grenzfläche zwischen dem Substrat und der epitaktisehen Schicht in bezug auf ζβΒβ in der epitaktisehen Schicht gebildeten Zonen erhalten werden, Derartige genaue Ausrichtungen sind besonders vorteilhaft bei Bearbeitungsschritten., die mit Hilfe eines ein Muster definierenden Elektronenstrahls durchgeführt werden, mit dessen Hilfe genau definierte zu bearbeitende Gebiete leicht rait grosser Genauigkeit bestimmt werden können.
Das Verfahren bietet weiter den Vorteil, dass das ¥iederfreilegen der genannten Markierung auf der Substratoberfläche auf selbstregistrierende Weise dadurch erfolgt, dass polykristallines Material auf der Markierung angewachsen und ein Aetzmittel verwendet wird, das dieses polykristalline Material schneller als das einkristalline Material angreifte' Es ist somit nicht notwendig, den zu entfernenden Teil der Halbleiterschicht dadurch zu definieren, dass eine Maskierungsschicht auf der Oberfläche der epitaktischen Schicht genau in bezug auf irgendwelche Anzeige der Lage der vergrabenen Markierung ausgerichtet wird β
Die Querabmessungen des Gebietes der Substratoberfläche, das die Markierung beansprucht, kann z,Be mindestens um eine oder zwei GrcJssenordnungen grosser als
709815/0766
PHB. 3 25 20.'
8-9.76«,
die Dicke der abgelagerten Halb le it er-schicht sein, so dass, wenn der polykristalline Teil der Schicht auf der Markiex"cuag entfernt wird, die erhaltene Oeffnung in der Schicht verhältnismässig breit ist0 Wenn Z0B0 ein Elektronenresistfilm anschliessend durch Zentrifugieren auf der Oberfläche der epitaktischen-Schicht angebracht wird, ist eine derartige breite Oeffnung erwünscht, um eine Anhäufung des Resistfilms auf der Markierung zu vermeiden» Eine derartige Anhäufung des Resists auf der Markierung könnte bei einer sehr schmalen Oeffnung auftreten und könnte die Wirkung der Ausrichtmarkierung verhindern.
Während der Entfernung des genannten polykristalli-r nen Teiles unter Verwendung des genannten Aetzmittels kann eine Schutzschicht auf wenigstens dem grössten Teil der Oberfläche des genannten einkristallinen Teiles angebracht werden, um den genannten Oberflächenteil (der im allgemeinen für aktive Zonen der Anordnung verwendet wird) vor z.B. etwaigem Angriff oder etwaiger Verunreinigung durch das Aetzmittel zu schützen. Es ist keine genaue Ausrichtung für die Anbringung dieser Schutzschicht notwendig, weil eher als diese Schutzschicht die grössere Aetzgeschwindigkeit des polykristallinen Materials benutzt wird, um den Teil der Schicht zu definieren, der entfernt wird, um die Markierung freizulegen.
Es sei bemerkt, dass einige Bezugsmarkierungs-
709815/0766
PHB.32520 ο
-Ά.
typen bekannt sind, auf denen einkristallines Halbleitermaterial anwachsen würde. So sind Z0B0 Bezugsmarkierungen zum Identifizieren, durch einen Elektronenstrahl in den britischen Patentschriften 1 291 575 und 1 336 626 (PHB.32217) beschrieben, die die Form von Aussparungen in de Oberfläche der einkristallinen Scheibe bzw. die Form diffundierter Oberflächenzonen der einkristallinen Scheibe aufweisen· Es ist einleuchtend, dass für Verfahren nach der Erfindung die Bezugsmarkierung eine derart beschaffene Oberfläche aufweisen muss, dass unter den für epitaktisches Anwachsen der Halbleiterschicht gewählten Bedingungen polykristallines Material auf der Oberfläche der Markierung anwächst. Dies kann oft dadurch erzielt werden, dass das Markierungsgebiet mit einer dünnen Isolierschicht überzogen wird, wenn die Oberfläche des Markierungsmusters selber für polykristallines Anxirachsen nicht geeignet ist. Das Ueberziehen des Markierungsmusters mit einer dünnen Isolierschicht kann vorteilhaft sein, auch wenn polykristallines Anwachsen auf dem Markierungsmuster selber möglich wäre, weil ein derartiger lieber zug dazu benutzt werden kann, die Markierung vor der zur Bildung der Halbleiteranordnungen verwendeten Bearbeitung zu schützen» Markierungen, die aus einem Muster einer Schicht auf Basis von Metall (z,B. aus oxidiertem Zirkon oder Tantal oder dem Metall selber) bestehen, sind besonders vorteilhaft
709815/0766
PHB, 3252O„ 8.9.76.
zum Identifizieren- durch einen Elektronenstrahl! wobei ζ ,B 0 von der Markierung stammende Sekundär elektronenemission oder RSntgenstrahlungsemissiori verwendet wird,, Eine derartige Markierung kann mit Vorteil aus einem Schichtmuster aus oxidiertem Metall bestehen, das zwischen einer ersten und einer zweiten Schutzschicht eingeschlossen ist, wobei die erste Schutzschicht auf dem Schichtmuster dazu dient, das genannte Schichtmuster während der Bearbeitungsschritte zu schützen, während die zweite Schutzschicht zwischen dem Schichtmuster aus oxidiertem Metall und dem genannten Substrat vorhanden ist. Diese zweite Schutzschicht kann dazu dienen, das Substrat vor Verunreinigung aus diesem Schichtmuster zu schützen und die Haftung des genannten Schichtmusters an der Scheibe zu vergrSssezsa.
Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Draufsicht auf eine Halbleiterscheibe, die derart bearbeitet ist, dass eine Matrix von Halbleiteranordnungen erhalten wird;
Figo 2 eine Draufsicht auf ein Bezugsmarkierungsgebiet der Scheibe nach Fig. 1;
Fig.'"3 einen Querschnitt durch ein Markierungs— gebiet und ein benachbartes Gebiet einer Anordnung der Scheibe nach Figo 1 j
709815/0768
PHB« 32520ο
8.9.76»
Figo h bis 9 Querschnitte Kur Veranschaulichuiig
unterschiedlicher Schritte bei der Herstellung- der Anordnungsmatrizen nach Fig« 1 unter Ver\%rendung eines Verfahrens nach der Erfindung, wobei Fig» 3 bis 6 und 8 und 9 vergrösserte Ansichten nur eines Teiles des Markierungsgebietes und des Gebietes einer Anordnung nach Fig, 3 sind, und
Fig» 10 einen Querschnitt zur Veranschaulichung einer Abwandlung des Bearbeitungsschrittes nach Fig, 9 bei einem abgewandelten ebenfalls erfindungsgemlissen Herstellungsverfahren,
Die Halbleiterscheibenanordnung nach Fig. 1 bis enthält eine einkristalline Halbleiterscheibe 1 aus z.B. Silicium mit einer nahezu gleichmSssigen Dicke ( die z,B. nahezu 250/um betragen kann) und (wie in Fig. 1 dargestellt ist) einem kreisförmigen Umfang mit einer üblichen Ausriehtflache 2,:
Die Scheibe 1 besteht meistens aus einer Matrix von Halbleiteranordnungsgebieten 31 die voneinander durch zwei orthogonale SStze h und 5 von Kratzbahnen getrennt sind β Die Scheibe 1 kann Icings dieser Bahn auf übliche Weise (z,B„ durch Sägen oder durch Diamant- oder Laserschneiden und Reisseil) in einzelne Körper für jede Halbleiteranordnung unterteilt werden» In der beispielsweise in Fig. 3 dargestellten Ausführungsform ist jede Halbleiteranordnung eine integrierte Schaltung mit mindestens
70981 5/0766
PIIBo 32520 8ο9.7ό·ο
einem npn-Bipolartransistor (12, 13» 1*0 ο.
Zwei Gebiete der Scheibe, die von den Kratzbalmen h und 5 begrenzt werden, sind jedoch Markierungsgebiete 6 ο Die Gebiete 6 können, wie in Fig. 2 dargestellt ist, ein Schichtmuster auf Basis von Metall aus groben und feinen Linien" 7 bzw0 8 enthalten, wobei Linien jedes Typs in zwei orthogonalen 'Gruppen angeordnet werden. Günstige Breiten für die groben und feinen Linien 7 und sind z,B. 100/um bzw, 10 /um. Wie in Fig. 3 dargestellt ist, ist das Schichtmuster 7» 8 zwischen zwei Schutzschichten 9a und 9h eingeschlossen. Eine günstige Abmessung für jede Seite der Markierungsgebiete 6 (und für Gebiete integrierter Schaltungen 3) ist Z0B. 1,9 bis 2,0 mm. Es leuchtet aber ein, dass diese Abmessungen je nach dem für eine besondere Anordnungsstruktur erforderlichen Gebiet der Scheibe variieren werden.
Wie in Fig. 3 dargestellt ist, kann die Scheibe ein einkristallines Halbleitersubstrat 10 enthalten, auf dem eine epitaktische Schicht 11 vorhanden ist. Das Gebilde der MarkierungsanOrdnung 7 - 9 liegt auf einem Teil der
Oberfläche des Substrats 10 in einer breiten Oeffnung in der epitaktischen Schicht 110 Vorzugsweise weist die Schicht 11 eine Dicke von 2 bis 3/um auf, was zwischen zwei und drei GrSssenordnungen geringer als die Breite der Markierungsgebiete 6 ist„ Wie in Fig.'3 dargestellt ist,
709815/0766
PHB.32520ο 8-9-76 ο
werden die meisten der Halbleiteranördnungsgebiete, z.B. Emitter-, Basis- -und Kollektorgebiete 12, 13 bzw· i4, in der epitaktischen Schicht 11 gebildet» Vergrabene Schichten, z,B. Schichten 15 und 16, sind an der Grenzfläche zwischen dem Substrat 10 und der epitaktischen Schicht 11 vorhanden. So kann z.Be die Schicht 15 dazu dienen, den Kollektorreihenwiderstand des jeweiligen Bipolartransistors (12,13»14) herabzusetzen, und sie kann über eine an die Oberfläche grenzende Kollektorkontaktzone 17 kontaktiert werden, die sich örtlich durch die Schicht 11 erstreckt. Die Anordnungsgebiete 3 der epitaktischen Schicht 11 sind zur Isolierung der Schaltungselemente auf bekannte Weise in Inseln mit Hilfe von Isolierwänden oder -zonen 18 unterteilt, die sich iJrtlich durch die Schicht 11 erstrecken und die z.B. vom entgegengesetzten Leitungstyp sind»' Ueber Fenster in einer Isolierur.gs- und Passivierungsschicht 19, die auf den Anordnungsgebieten 3 vorhanden ist, sind Metallleiterbahnen (wie die Bahnen 20 und 21 nach Fig. 3) mit den unterschiedlichen Schaltungselementen "jedes Gebietes einer integrierten Schaltung verbunden. Der Deutlichkeit halber sind die Halbleiterteile in den Querschnitten nach den Fig« 3 bis 10, wenn sie vom p-Typ sind, in einer Richtung und wenn sie vom η-Typ sind, in der entgegengesetzten Richtung schraffiert. Auch sei bemerkt, dass die Abmessungen unterschiedlicher Teile der Figuren vergrössert
709815/0766
PPxB0 1 32520ο 8.9.76ο
■oder vei-kleinert dargestellt sind, um deutlicher auf kompakte Weise die Struktur und die Anordnung der unterschiedlichen Teile zu zeigen«
• Die Herstellung der unterschiedlichen Teile jeder integrierten Schaltung erfordert eine reihenraSssige Bearbeitung in "selektierten Gebieten der Oberfläche des Substrats und der Oberfläche der epitaktischen Schicht» Dies kann auf folgende Weise unter Verwendung derselben Aixsrichtmarkierungen 7» 8 stattfinden.
Es wird von einem einkristallinen Siliciurasubstrat vom einen Leitungstyp (z«B» aus p-leitendem Material mit einem spezifischen Widerstand von 20 bis 4θ il«cra) ausgegangen. Schutzschichten 9a werden auf der Substratoberfläche d^irch z.B. thermische Oxidation angebracht, wobei eine Siliciumoxidschicht mit einer genügenden Dicke angewachsen wird, um Diffusion von Verunreinigungen von der Markierung in das Substrat wahrend der nachfolgenen Bearbeitung der Anordnung zu verhindern. Vorzugsweise kann eine derartige Oxidschicht eine Dicke von nahzu 0,^/Uin aufweisen und über die ganze Substratoberfläche gebildet werden. Die beiden Markierungsgebiete 6 mit Mustern 7»8 werden dann auf bekannte Weise auf der Oxidschicht gebildet» Zu diesem Zweck kann die Oxidschicht mit einem Elektronenresistfilm überzogen werden, der dann selektiv belichtet und entwickelt wird, um Oeffnungen an den Stellen zu bilden,
709815/07 8 6
PIIB.
8.9.76
an denen die Muster 7 und 8 angebracht worden sollen,, Diese Oeffnungen befinden sich in einer vorbe stimmt en Lage und Orientation in bezug auf den flachen Rand 2 des Substrats 10. Ein Schwermetall, wie Tantal, kann dann (z.B. durch Zerstäuben) bis zu einer Dicke von z,B« 1000 R. (0,1 /um)· auf dem gelochten Resistfilm abgelagert werden, wonach der Photoresist durch Losen entfernt wird und das Tantal nur als Muster 7»8 s-U-f der schützenden Oxidschicht übrigbleibt,'Das Tantal kann dann (z.B. durch Erhitzung auf 12000C in trockenem Sauerstoff während nahezu 15 Minuten) oxidiert werden, um ein Tantaloxidmuster 7>8 zu erhalten. Schutzschichten 9b werden aus einer anderen Isolierschicht (z„B. einer 0,15Ai-11I dicken Siliciumnitridschicht) gebildet, die dann auf bekannte ¥eise auf den Tantaloxidmustem 7»8 und der Siliciumoxidschicht abgelagert wird. Unter Verwendung bekannter photolithographischer und Aetztechniken kann dann die laterale Ausdehnung der Nitrid- und Oxidschichten auf zwei Gebiete 6 auf der Substratoberfläche beschränkt werden, so dass die Schutzschichten 9a- vaxd 9b die beiden Tantalοxidmarkierungsmuster 7>8 einschliessen0
Fig. h und 5 illustrieren die Anwendung dieser Markierungen für einen Bearbeitungsscliritt auf der Oberfläche des Substrats 10. Das freigelegte Gebiet der S^^bstratoberflache wird zunächst mit einer gegen Diffusion
709815/0786
PHB. 32520,
8.9.76 - te -
maskierenden Schicht 30 (z0B. einer Siliciunoxidschicht die durch Oxidation in feuchtem Sauerstoff bei 12000C während einer Stunde gebildet wird,)versehen. Die Maskierungsschicht 30 wird auf bekannte lieise mit einem elektronenempfindlichen Resist 3"! überzogen, der Z0B0 aus dem positiven Elektronenresistmaterial Polymethylmethacrylat (PMMA) besteht und eine Dicke von nahezu 0,35/um aufweist.
Das Substrat 10 kann dann auf bekannte Weise in der Vakuumkammer eines bekannten Elektronenbild-.projektors montiert v/erden ( siehe z.B. den in den vorgenannten Aufsätzen von J.P» Scott und in der britischen Patentanmeldung 20 778/7^- der Anmelderin beschriebenen Projektor)» Bei Anwendung einer derartigen Anlage wird der Resistttberzug 31 auf dem Substrat 10 selektiv auf bekannte Weise belichtet, wobei ein ein Muster definierender Elektronenstrahl -verwendet wird, der durch eine bekannte Art Photokathode 33 emittiert wirds die von einer Quarzplatte 3k getragen und ultraviolettem Licht 35 über eine Maske 36 ausgesetzt wird. Das Fenstermuster in der Maske 36 ist derart gebildet, dass es dem gewünschten Muster für den Elektronenstrahl 32 entspricht.' Es wird klar sein, dass der Deutlichkeit halber unterschiedliche Abmessungen in Fig» k vergrössert oder verkleinert dargestellt sind; so ist z.B« in der Pi-axis die Quarzplatte 3k im allgemeinen viel dicker als das Halbleitersubstrat 10,
709815/0766
PHB0 32520. 8.9.76.
■ η:
Um den ein Muster definierenden Elektronenstrahl 32, mit dem der Resist 31 selektiv belichtet wird anzugeben, ist weiter der Strahl 32 duz-ch gerade Pfeile dargestellt, obgleich in der Praxis die Elektronen des Strahls entlang schraubenlinienförmiger Bahnen durch die üblichen elektromagnetischen und elektrostatischen Felder wandern, die in der Vakuumkammer erzeugt werden.
Es gibt zwei Teile 32a des Strahls 32, die ein dem Maskierungsmuster 7»8 der Markierungsgebiete 6 entsprechendes Muster aufweisen und beim genauen Ausrichten des Strahls 32 in bezug auf das zu bearbeitende Gebiet der Substratoberfläche verwendet werden. Diese genaue Ausrichtung kann auf bekannte ¥eise automatisch dadurch erfolgen, dass z.B. eine phasenempfindliche Detektion von Röntgenstrahlungsemission des Musters 7,8 bei Beschuss mit den Elektronen verwendet wird. Ein solches Detektions- und Ausrichtverfahren ist z.B. in dem vorgenannten Aufsatz in "I.E.E.E0 Transactions on Electron Devices" von M.PaScott, dem vorgenannten Aufsatz in "Electron and Ion Beam Science an Technology Conference" von J,P,Scott und in der britischen Patentanmeldung 20 hhl/lh (PHB.32 der Anmelderin beschrieben» ¥enn Halbleiterdetektoren für die RSntgenstrahlungsemission verwendet v/erden, ist es möglich, automatisch die Muster in dem Gebiet 3^a des Strahls und der Markierung 7,8 mit einer derart geringen
709815/0766
PIIB. 32520,
Elektronenstroindichte und in einer derart kurzen Zeit (zeB, Zehntel einer Sekunde) in bezug aufeinander auszurichten, dass es nicht notwendig ist, dass die anderen Gebiete der Photokathode 33 maskiert werden, um die Belichtung der Resistschicht 31 durch, den verbleibenden Teil des Strahls 32 zu verhindern.
Nach Ausrichtung der Substratmarkierungen 7j8 in bezug auf die Elektronenstrahlmuster 32a wird der Resistttberzug 31 mit dem ein Muster definierenden Elektronenstrahl 32 während einer Zeitspänne belichtet, die genügend ist, ura die belichteten Gebiete des e lelctr on enempfindliehen Resists 31 in gewissen für die "Entwicklung" des Resists verwendeten Lösungsmitteln löslich zu machen.
Das Substrat 10 wird dann aus der Vakuumkammer des Bildprojektors entfernt und der Resist 31 wird auf bekannte Weise entwickelt und dann ausgeheizt, wonach ein Resistmuster 31r auf der Maskierungsschicht 30 verbleibt,-Dieses Muster 31' ist in Fig. 5 mit gestrichelten Linien angedeutet und wird auf bekannte ¥eise als eine Maske gegen das Aetzmittel verwendet, um Fenster, wie das Fenster 37» in der Schicht 30 zu definieren, damit- die laterale Ausdehnung der vergrabenen'Schichten 15.» 16 usw. der Fig. 3 definiert wird0 : Nach dem Aetzvorgang zur Bildung der Fenster 37 wird das Resistmuster 31' entfernt und eöfkaim ein Dotierungsmittel von einem dem des
709815/0766
PHP.. 3^520
Substrats 10 entgegengesetzten Leitungstyp auf* bekannte T/eise in das Gebiet der Substratober:?lache an den Stellen der Fenster 37 eindiffunidert werden, wobei die Schicht 30 als Diffusionsraaske verwendet wird. Um η-leitende Zonen für η-leitende vergrabene Schichten zu erhalten, kann als Dotierungsmittel Arsen oder Antimon verwendet werden» Die Diffusion kann unter Verwendung bekannter Ablagerungsund Eintreibvorgänge für das Dotierungsmittel durchgeführt werden. In Fig. 5 bezeichnet 38 eine solche diffundierte Zone» Es leuchtet ein, dass die Lage der Zonen 38 in bezug auf das Markierungsmuster 7»S definiert ist.
Nach der Diffusion wird die Schicht 30 von der Substratoberfläche entfernt und wird die Oberfläche auf bekannte Weise gereinigt und ist dann für epitaktische Ablagerung bereit. Es ist bekannt, dass, wenn die Eintreibdiffusion in Sauerstoff durchgeführt wird, die erhaltene Halbleiteroberfläche eine Vertiefung in dein Gebiet des Diffusionsfensters aufweist.
Fig, 6 veranschaulicht die nach epitaktischer
Ablagerung von Silicium auf der Substratoberfläche erhaltene Struktur. Ein derartiges epitaktisches Anwachsen kann z.B. dadurch erfolgen, dass Silicium aus Silangas auf bekannte Weise mit einer Geschwindigkeit von z,~B9 0,3 /um/min mit einer Reaktionsteinperatur von z,B» 1040°C abgelagert wird. Vor der Ablagerung kann die Substratoberfläche durch
709815/0766
ΡΪΙΒ. 32^20.
BS. -
Aetzen auf bekannte Weise gereinigt werden^ ζ0Ββ dadurch, dass HGl-Dampf während nahezu 3 Minuten über das Substrat geführt xvirdo Das Silicifunmaterlal kann abgelagert werden, ura eine η-leitende Schicht 11 mit einer Dicke von Z8B0 3 Ann und einem spezifischem Widerstand von Z0B, 0,6 ils cm zu bilden. Der grösste Teil der Schicht 11 wächst epitaktisch als einkristallines Material 4θ auf der Substratoberfläche an der Stelle an, an der sie nicht mit den Markiei-ungsgebieten 6 bedeckt ist9 Teile der Schicht 11 wachsen abez· als polykristallines Mat.erial 41 auf der Oberfläche der Markierungsgebiete 6 an. Die örtlich diffundierten Ober~ flächenzonen 38 werden an der Grenzfläche zwischen dem Substrat und der epitaktischen Schicht in die Halbleiterscheibe vergraben und bilden die vergrabenen Schichten 15» 16 usWo
Wie schematise» in Fig» 6 angegeben ist, kann eine Vertiefung kz in der Oberfläche k-3 der epitaktischen Schicht vorhanden sein, wenn auf die bereits beschriebene Weise eine Vertiefung in der Substratoberfläche gebildet wurde. Eine solche Vertiefung 42 kann die nachfolgende Bearbeitung der Schichtoberfläche hj verwickelt machen und wird vorzugsweise verringert oder verma^den, z,B« dadurch, dass die Sinti-eibdiffusion der vergrabenen Schichten in einer nichtoxidierenden Atmosphäre drirchge— führt wird. Die Anwendung eben einer solchen Vertiefung
709815/0766
PFB.3^520.
wurde bereits zum Identifizieren der. Lagen-der vergrabenen Schichten 15» 16 usw. vorgeschlagen, um eine Ausriclit— markierung auf der Oberfläche 43 der epitaktischen Schicht zu definieren, mit deren Hilfe die gegenseitigen Lagen der zu bearbeitenden Gebiete auf der Oberfläche 43 definiert werden.
Nach der Erfindung werden jedoch die auf der Substratoberfläche angebrachten Markierungsrauster 7» 8 auch zum Ausrichten in nachfolgenden Bearbeitungsschritten auf der- Obeirfläche 43 der epitaktischen Schicht 11 verwendet, so dass eine Vertiefung 42 nicht erforderlich ist. Dies kann atix folgende Weise, erreicht werden.
Die polykristallinen Teile 41 der epitaktischen Schicht 11 auf den Markierungsgebieten 6 werden unter Verwendung eines Aetzmittels entfernt, das das polykristalline Siliciuramaterial 41 schneller als das einkristalline Material 40 angreift. Ein geeignetes Aetzmittel ist eine
Flüssigkeit, die aus 180 cm Aethylendiamin, 30 g Pyroc-
3
atechöl und 80 cm Wasser besteht.'
Erwünschtenfalls kann die Masse des einkristallinen Teiles 4o der Schicht 11 vor dem Aetzmittel durch ein Schutzschichtmuster 44 geschützt v/erden. Ein derartiges Schichtmuster kann dadurch gebildet werden, dass z.B. die Schichtoberfläche derart oxidiert wird, dass eine Siliciumoxidschicht mit einer Dicke von z.B. 0,6 /um
709815/0766
gebildet wird, wonach Fenster in die Oxidschicht geStzt werden, durch, die die polykristallinen Teile ΚΛ auf den Markieruiigsgebieten- 6 freigelegt werdeno Diese Fenster können photolithographisch definiert werden} es ist aur eine grobe Ausi-ichtung erforderlich (wobei z.B. der "flache (2) und kreisförmige Rand der Scheibe 1 verwendet wird), weil eher als das Schutzschichtmuster hh die grSssere Aetzgeschwindigkeit des polykristallinen Teiles 41 zum Definieren des Teiles der Schicht verwendet wird, der entfernt wird, um das Markierungsgebiet 6 wieder freizulegen! Diese grobe Ausrichtung ist in Fig, 7 angegeben, irt der der linke Rand des Fensters in geringer Entfernung von dem Teil 4i dargestellt ist, während der rechte Rand den Teil 41 überlappt. Sogar wenn die freigelegte Oberfläche des Schichtteiles hO durch das Ae-tzmittel verunreinigt wird, ist die grobe Ausrichtung normalerweise derart, dass die Verunreinigung in einem Teil auftritt, der dazu bestimmt ist, Kratzbahnen (^-»5) zu bilden, die vorzugsweise eine Breite von 50/^011 aufweisen und die aktiven Teile der Gebiete 3 der Anordnung nicht beeinflussen· Jedenfalls können durch Anwendung einer solchen Schutzschicht den Teilen 41 abliegende Anordnungsgebiete 3 in genügendem Masse geschützt werden.
Auf diese Weise werden die polykristallinen Teile 41 entfernt, um die Ausrichtmarkierungsgebiete 6
709815/076 6
PHP» :·?.
auf der Substratoberfläche wieder freizulegend Die erhaltene Schelfoenstruktur ist in Fig» S dargestellt.
Diese Scheibenstruktur kann dann mit Elektronenresist (zoBe PMMA.) überzogen werden, wie oben beschrieben ist0 Da eine breite Oeffnung in der Schicht 11 durch Entfernung des Teiles hl gebildet ist, tritt keine ausserordentliche Anhäufung von Resist '50 auf dem Markierung^gebiet 6 auf?
so ist das Markierungsmuster 7» 3» das mit der Schutzschicht 9fr sowie mit dem Resist 50 bedeckt ist, noch immer für Elektronen von einer Photokathode zugänglich und kann also zum Ausrichten beim Definieren zu bearbeitender Gebiete auf der Oberfläche h3 'verwendet werden."
Die Scheibe mit dem Resistüberzug 50 wird dann in der Vakuumkammer des Elektronenbildprojektors zusammen mit einem anderen Photokathodengebilde 33 »3*1·» 51 zwo. Erzeugen eines ein Muster definierenden Elektronenstrahls durch Belichtung durch das Maskenmuster 51 montiert. Der Teil 52a des Strahls 52 definiert ein Muster, das dem Ausrichtmarkierungsmuster 7»-8 entspricht..1 Der verbleibende Teil des Strahlmusters dient zum Definieren zu beax'beitender Gebiete auf der Oberfläche 43 der epitaktischen Schicht. Auf die oben bereits beschriebene Weise werden die Strahlniuiiter 52a und die Markierungsmuster 7»S ausgerichtet, -wonach die Resistschicht selektiv in den erforderlichen Gebieten S0B. an der Stelle belichtet
709815/0766
8.9.76»
wird, an der in der Oxidschicht 44 ein Fenster definiert werden- soll, über das ein Dotieruiigsmittel diffundiert wird, um die Isolierwände oder Isolierzonen 18 nach PIg0 zu bilden» Die Struktur wird dann weiter auf bekannte Weise bearbeitete
So werden bei diesem Verfahren dieselben Markierungsgebiete 6, die zum Definieren der Lagen der vergrabenen Schichten 15» 16 usw. verwendet wurden, auch zum Definieren zu bearbeitender Gebiete auf der Oberfläche der epitaktischen Schicht verwendet, z.B. um Diffusionsfenster zu bilden, über .die Isolierwände 18, tiefe Kontaktgebiete, wie 17» zum Anschluss an die vergrabenen Schichten 15 usw., Gebiete vom entgegengesetzten Leitungstyp (wie das Basisgebiet 13 über der vergrabenen Schicht 15) Ond weitere Gebiete (wie das Emittergebiet 12) in diesen Gebieten vom entgegengesetzten Leitungstyp gebildet werden. Dieselben Markierungsgebiete 6 können auch beim Definieren der Lage -von Kontaktf ens tern in der Isolierungs- und Passivierungsschicht 19 auf der Oberfläche 43 und von Metalleiterbahnen, wie der Bahn 20, die unterschiedlichen Halbleitergebiete übei- die Kontaktfenster kontaktieren und miteinander verbinden. Diese Anwendung derselben Markierungen ist besonders vorteilhaft, weil eine genaue gegenseitige Ausrichtung der den unterschiedlichen Bearbeitungsschritten unterworfenen Gebiete erhalten werden
709 815/0766
8.9.76.
kann und kann zur Folge haben, dass z.B„ ein kleineres Anordnungsgebiet 3 zum Erhalten Jeder Anordnungs struktur erforderlich ist und dass z.B. grössere Schaltgeschwindigkeiten oder ein Hochfrequenzbetrieb einiger Anordnungstypen erhalten werden.
Es versteht sich, dass viele Abwandlungen möglich sind. So kann, z.B. statt ein Dotierungsmittel über die ganze Dicke der epitaktischen Schicht 11 von der - Oberfläche ^3 her zu diffundieren, um die Isolierwand zu bilden, die ¥and 18 durch Diffusion eines Dotierungsmittels von der Oberfläche ή-3 sowie von einem vergrabenen Schichtlauster 56 her gebildet werden. EdLn derartiges vergrabenes Schichtmuster 56 kann durch eine dotierte Oberflächenzone gebildet werden, "die auf gleiche Weise wie die Zone 38 auf der Oberfläche des Substrats 10 angebracht wird» wobei die Markierungen. 6 für die Ausrichtung verwendet werden? die Photokathodenanordnung 33» 3^» 5t der Fig. 9 kann für diese Bearbeitung auf der Subs trat oberfläche verwendet werden. Ein solches vergrabenes Schichtmuster 56 ist mit gestrichelten. Linien in Fig. 6 bis 8 angegeben. Fig. 10 zeigt eine nachfolgende Stufe, die eine Abwandlung der Stufe nach Fig» 9 ist und und in der der Resistüberzug 50 selektiv mit einer anderen Photokathodenstruktur 23 t 3^» 57 belichtet wird, um Gebiete für Fenster für eine p-Typ-Diffusion zu
70981S/0768
8.9.76. - se--
definieren, über die sowohl der obere Teil der Isolierwände 18 als auch. Oberflächenzonen vom entgegengesetzten Leitungstyp (wie die Basiszone 13) gebildet werden können. Da dieselbe Markierung für jeden Vorgang verwendet wird, kann die Diffusion zur Bildung des oberen Teiles der Isolierwände 18 genau in bezug auf das vergrabene Schichtmuster 56 ausgerichtet werden. Eine derartige Ausrichtung kann unter Verwendung bekannter Techniken schwer auf genaue Weise erzielt werden.
Es dürfte einleuchten, dass andere Muster und Typen von Markierungen 7j 8» z.B. andere bekannte Muster verwendet werden können, wie sie z.B. in den obengenannt en Patentschriften und Literaturstellen beschrieben sind. Auch ist es einleuchtend, dass andere Anordnungsstrukturen in Gebieten 3 einer Scheibe 1 gebildet werden können und dass andere Bearbeitungsverfahren, z.B. Ionenimplantation, für die Dotierung verschiedener Gebiete Anwendung finden können. Erwünschtenfalls können durch Anwendung einer organischen Siliciumverbindung, wie PMCS, Isolierschichtmuster direkt aus der elektronenempfindlichen Schicht gebildet werden, statt eine Isolierschicht über ein oberliegendes Elektronenresistmuster zu Stzen.
Bei einer anderen Ausführungsform einer
Anordnung, z.B. mit einem Saphirsubstrat 10, können die auf dem Substrat 10 angebrachten Markierungsgebiete 6
7Q9815/0766
8.9.76
. - 3Ϊ .
lediglich im Zusammenhang mit einer Bearbeitung auf und von der Oberfläche einer epitaktischen Siliciumschicht 11 verwendet werden, die durch Ablagerung auf der Substratoberfläche iuid auf den Markierungen 6 gebildet wird; in diesem Falle wird im allgemeinen keine lokalisierte Bearbeitung auf der Substratoberfläche"vor der Ablagerung der Schicht 11 durchgeführt.
709815/0766

Claims (8)

1 .." ..-■■ Verfahren, r-rur Herstellung einer HalbleiterauordiiBiig,. bei. dem ein Bearteltungsscliritt in einein Gebiet der Oberfläche eines auf einer Sübstratoberflache erzeugten Halbleiter schicht teil es durchgeilllirt v/ird, v/obei die Lage dieses Gebietes iii. bezug auf eine Re.feronzniärlcierung definiert v/ird, dadtirch gelcennzeichnet, dass diese Hefercnzinarkierung auf einem Teil der genannten SubstratoberflÜclie . angebracht wird; dass Halbleiterma-terial auf der genannten Substratoberf lache und auf der genannten Ma.rkie rung abgelagert wird, um eine Schicht zvl bilden, von der ein Teil epitaktisch auf einem Teil der genannter.!. S^ιbstratober~ flSche anwächst, der nicht mit der genannten Mai-kierung bedeckt ist, uru einen einkristallinen Teil der Schicht zu bilden^ während ein anderei- Teil der Schicht auf der Oberflache der gena.Äinten Mai-kierung als polyki-istallines Ma'tor-ial anwachst"? i-uid dass der polykrista.lline Teil auf der genannten Markierung entfernt wird, wobei ein Aetsniittel verwendet wirdj das das polykristalline Material der Schicht schneller als das einkristalliixe Material angreift} wodurch die genannte Markiertuag v/iedex· freigelegt lind bei dem- genannten. Beärbeitungsr-chritt auf der Oberfliiche des verbleibeiidsn Kalblelterschichtteiles . vervrendet wird» -..-"- ■" . :
709815/0766 ·
- BAD ORItINAL
ΡΐΐΒ, ;:; 2.5
2o Verfahren nach Anspruch 1s dadurch gekennzeichnet, dass der genannte Bearbeitmigsschritt mit Hilfe eines ein Muster definiei^-nden Elektronenstrahls durchgeführt wird, der von einer Photokathode.erzeugt wird, und dass die Refereiizniarkierung aus einen Schichtmuster auf Basis von Metall besteht und zum Identifizieren dux-ch den Elektronenstrahl dient0
3 ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass während der Entfernung des genannten polykristallinen Teiles unter Verwendung des genannten Aetzmittels eine Schutzschicht auf wenigstens dein grössten Teil der Oberfläche des genannten einkristallinen Teiles angebracht wird, um den genannten Oberflächenteil vor dem genannten Aetzinittel zu schützen.
4. . Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Querabmessungen des Gebietes der Substratoberflache, das die Markierung beansprucht, wenigstens uni zwei Grössenordnungen grosser als die Dicke der abgelagerten Halbleiter— materialschicht sinde
5a Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das genannte Substrat aus einkristal linein Halbleitermaterial besteht, und dass vor der Ablagerung der genannten Halbleiterschichtc.-ein Bearbeitungsschritt. in einem Gebiet der
709 815/0766
FIJE. 32520 ο
8.9.76ο
genannten einkristallinen Ha-lbleitersubstratobcrflKcho durchgeführt wird, wobei die Lage des genannten Gebieto,y in bezug auf die genannte Ref erensnisrkierting, die bex-eito auf der genannten Substratoberfläche angebracht ist, definiert wjLrd0
6. Verfaliren nach Anspruch 5» dadurch gekennzeichnet, dass der genannte Bearbeitungsschritt, der in einem Gebiet der genannten Substratoberflache durc!igefühz-t wird,, die Bildung einer mit einer Verunreinigung dotierten Zone umfasst, die in der Halbleiteranordnung eine vergrabene Schicht in der Nähe der Grenzfläche zwischen dern Substrat vmd der abgelagerten. Halbleiterschicht bildet.
7. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Markierung ein Schichtmuster aus oxidiertem Metall enthält, das zwischen einer ersten und einer zweiten Schutzschicht eingeschlossen ist, wobei die erste Schutzschicht auf dem Schichtniüster dazu dient, das genannte Schichtrauster während der Bearbeltungsschritte zu schützen, während die zweite Schutzschicht sich zwischen dem .Schichtmuster aus oxidiertem Metall und dem genannten Substrat befindet und "dazu-dient,, das Substrat vor Verunreinigung aus dem genannten Schichtinuster zu schützenο ■
8. Halbleiteranordnung, die durch ein Verfahren nach einem oder rnehrex-en der vorstellenden Ansprüche herge~
stent istc. 7Q9815/0766
DE19762642770 1975-10-06 1976-09-23 Herstellung von halbleiteranordnungen Withdrawn DE2642770A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB40776/75A GB1520925A (en) 1975-10-06 1975-10-06 Semiconductor device manufacture

Publications (1)

Publication Number Publication Date
DE2642770A1 true DE2642770A1 (de) 1977-04-14

Family

ID=10416557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762642770 Withdrawn DE2642770A1 (de) 1975-10-06 1976-09-23 Herstellung von halbleiteranordnungen

Country Status (7)

Country Link
US (1) US4125418A (de)
JP (1) JPS5259583A (de)
CA (1) CA1066431A (de)
DE (1) DE2642770A1 (de)
FR (1) FR2327641A1 (de)
GB (1) GB1520925A (de)
NL (1) NL7610947A (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819698A1 (de) * 1977-05-11 1978-11-23 Philips Nv Verfahren zur herstellung von feststoffanordnungen und vorrichtung zur anwendung bei diesem verfahren
FR2472213A1 (fr) * 1979-12-18 1981-06-26 Philips Nv Fabrication de circuit microminiature a l'etat solide et circuits ainsi obtenus
EP0066835A2 (de) * 1981-06-10 1982-12-15 Siemens Aktiengesellschaft Verfahren zur Kennzeichnung von Halbleiterchips und kennzeichenbarer Halbleiterchip
DE3336901A1 (de) * 1983-10-11 1985-04-18 Deutsche Itt Industries Gmbh, 7800 Freiburg Maskenmarkierung und substratmarkierung fuer ein verfahren zum justieren einer eine maskenmarkierung enthaltenden photomaske auf einer substratmarkierung
US5051374A (en) * 1985-03-06 1991-09-24 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor device with identification pattern

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5827663B2 (ja) * 1979-06-04 1983-06-10 富士通株式会社 半導体装置の製造方法
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US4431923A (en) * 1980-05-13 1984-02-14 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
JPS5960306A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 位置決定用チップを備えた試料
JPS59107511A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd パタ−ン形成方法
US4487653A (en) * 1984-03-19 1984-12-11 Advanced Micro Devices, Inc. Process for forming and locating buried layers
US4702995A (en) * 1984-08-24 1987-10-27 Nec Corporation Method of X-ray lithography
US4632724A (en) * 1985-08-19 1986-12-30 International Business Machines Corporation Visibility enhancement of first order alignment marks
US4936930A (en) * 1988-01-06 1990-06-26 Siliconix Incorporated Method for improved alignment for semiconductor devices with buried layers
US5385850A (en) * 1991-02-07 1995-01-31 International Business Machines Corporation Method of forming a doped region in a semiconductor substrate utilizing a sacrificial epitaxial silicon layer
US5451261A (en) * 1992-09-11 1995-09-19 Matsushita Electric Industrial Co., Ltd. Metal film deposition apparatus and metal film deposition method
US5401691A (en) * 1994-07-01 1995-03-28 Cypress Semiconductor Corporation Method of fabrication an inverse open frame alignment mark
JPH0927529A (ja) * 1995-07-12 1997-01-28 Sony Corp 位置合わせ検出用半導体装置
JP3528350B2 (ja) * 1995-08-25 2004-05-17 ソニー株式会社 半導体装置の製造方法
US5738961A (en) * 1997-03-03 1998-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step photolithography method for aligning and patterning non-transparent layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1066911A (en) * 1965-01-01 1967-04-26 Standard Telephones Cables Ltd Semiconductor devices
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
FR1593881A (de) * 1967-12-12 1970-06-01
JPS4924553B1 (de) * 1968-12-09 1974-06-24
US3679497A (en) * 1969-10-24 1972-07-25 Westinghouse Electric Corp Electron beam fabrication system and process for use thereof
GB1328803A (en) * 1969-12-17 1973-09-05 Mullard Ltd Methods of manufacturing semiconductor devices
US3710101A (en) * 1970-10-06 1973-01-09 Westinghouse Electric Corp Apparatus and method for alignment of members to electron beams
US3879613A (en) * 1971-12-13 1975-04-22 Philips Corp Methods of manufacturing semiconductor devices
US3832561A (en) * 1973-10-01 1974-08-27 Westinghouse Electric Corp Method and apparatus for electron beam alignment with a substrate by schottky barrier contacts
US3895234A (en) * 1973-06-15 1975-07-15 Westinghouse Electric Corp Method and apparatus for electron beam alignment with a member

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819698A1 (de) * 1977-05-11 1978-11-23 Philips Nv Verfahren zur herstellung von feststoffanordnungen und vorrichtung zur anwendung bei diesem verfahren
FR2472213A1 (fr) * 1979-12-18 1981-06-26 Philips Nv Fabrication de circuit microminiature a l'etat solide et circuits ainsi obtenus
DE3046856A1 (de) * 1979-12-18 1981-09-03 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Herstellung von mikrominiaturfeststoffanordnungen
EP0066835A2 (de) * 1981-06-10 1982-12-15 Siemens Aktiengesellschaft Verfahren zur Kennzeichnung von Halbleiterchips und kennzeichenbarer Halbleiterchip
EP0066835A3 (en) * 1981-06-10 1985-05-08 Siemens Aktiengesellschaft Method of marking semiconductor chips, and marked semiconductor chip
DE3336901A1 (de) * 1983-10-11 1985-04-18 Deutsche Itt Industries Gmbh, 7800 Freiburg Maskenmarkierung und substratmarkierung fuer ein verfahren zum justieren einer eine maskenmarkierung enthaltenden photomaske auf einer substratmarkierung
US5051374A (en) * 1985-03-06 1991-09-24 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor device with identification pattern

Also Published As

Publication number Publication date
JPS5259583A (en) 1977-05-17
US4125418A (en) 1978-11-14
FR2327641B1 (de) 1982-10-15
CA1066431A (en) 1979-11-13
NL7610947A (nl) 1977-04-12
FR2327641A1 (fr) 1977-05-06
GB1520925A (en) 1978-08-09

Similar Documents

Publication Publication Date Title
DE2642770A1 (de) Herstellung von halbleiteranordnungen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2745857C2 (de)
DE2819698C2 (de) Verfahren zum Herstellen eines Festkörpermikrobauelementes und Vorrichtung zur Anwendung bei diesem Verfahren
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2626738C2 (de) Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0000327A1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3046856C2 (de)
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE2519432A1 (de) Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2453279B2 (de) Halbleiteranordnung, insbesondere integrierte Schaltung
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee