DE2556038A1 - Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen - Google Patents

Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen

Info

Publication number
DE2556038A1
DE2556038A1 DE19752556038 DE2556038A DE2556038A1 DE 2556038 A1 DE2556038 A1 DE 2556038A1 DE 19752556038 DE19752556038 DE 19752556038 DE 2556038 A DE2556038 A DE 2556038A DE 2556038 A1 DE2556038 A1 DE 2556038A1
Authority
DE
Germany
Prior art keywords
layer
contacts
field effect
semiconductor layer
engraving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752556038
Other languages
English (en)
Other versions
DE2556038C2 (de
Inventor
Pham Ngu Tung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2556038A1 publication Critical patent/DE2556038A1/de
Application granted granted Critical
Publication of DE2556038C2 publication Critical patent/DE2556038C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current

Description

75008 PARIS / Frankreich
Unser Zeichenί Τ 1904
Verfahren zur Herstellung von Feldeffekttransistoren für sehr hohe Frequenzen nach der Technik integrierter Schaltungen
Die Erfindung bezieht sich auf Strukturen, die auf ein und demselben Halbleiterplättchen integriert sind und zumindest einen Feldeffekttransistor enthalten, der bei einer Frequenz von mehr als etwa zehn Gigahertz und insbesondere oberhalb von 30 GHz arbeiten soll. Im gleichen Fall besteht das Halbleiterplättchen aus einem Körper mit sehr hohem spezifischem Widerstand, wie beispielsweise einem halbisolierenden Galliumarsenideinkristall. Das Plättchen dient als Substrat für eine Feldeffekttransisterstruktur, die in Mesa-Technik hergestellt ist, d.h. die von den benachbarten Strukturen durch eine Rille isoliert ist, welche das halbisolierende Substrat freilegt.
609825/0907
In der herkömmlichen Technik der Herstellung von Feldeffekttransistoren bringt man durch Epitaxie die Schicht auf, in welcher sich der leitende Kanal ausbilden soll, und anschließend werden durch Maskierungen und aufeinanderfolgende Aufträge die Source-, Gate- und Drainkontakte gebildet. Schließlich graviert man die durch Epitaxie aufgewachsene Schicht, um eine Mesastruktur zu gewinnen. In dem Fall von Transistoren, die bei Frequenzen oberhalb von 30 GHz arbeiten sollen, überschreiten gewisse Abmessungen einen Mikrometerbruchteil nicht, insbesondere die Tiefe des Kanals, wobei der Abstand zwischen Source- und Drainkontakt in der Größenordnung von einem Mikrometer liegt. Die aufeinanderfolgenden Maskierungsoperationen werden schwierig, insbesondere um eine ausreichend genaue Positionierung zu erzielen. In dem Fall der integrierten Schaltungen, in welchem einige zehn und einige hundert Strukturen auf demselben Plättchen hergestellt werden sollen, wird der Herstellungswirkungsgrad äußerst gering, was dazu zwingt, zu der Herstellung von unitären Bauelementen zurückzukehren. Eines der Ziele der Erfindung ist es, die satzweise Herstellung zu ermöglichen, d.h. die gleichzeitige Herstellung einer großen Anzahl von Strukturen mit einem akzeptablen Wirkungsgrad und zu einem mäßigen Herstellungspreis.
Das Verfahren nach der Erfindung geht von einem Substrat aus einem halbisolierenden Material aus, das mit einer Halbleiterschicht mit vorbestimmter Leitfähigkeit überzogen ist. Es ist durch folgende Schritte gekennzeichnet:
- Auftragen einer leitenden Schicht, die später die Source- und Drainkontakte bilden soll, auf die Halbleiterschicht,
- Ionengravieren auf einer Fläche, die durch eine die Kontakte schützende metallische Maske begrenzt ist, mit Hilfe von Ionen mit vorbestimmter Energie und vorbestimmter Dichte, mit denen die Halbleiterschicht beschossen wird,
- Auftragen einer durch ein Lösungsmittel angreifbaren Schutzschicht auf eine durch Maskierung begrenzte Fläche, mit Ausnahme des Zwischenraumes zwischen den Kontakten;
609825/0907
- Auftragen einer Metallschicht auf die in dem vorhergehenden Schritt erhaltene Anordnung, wobei die Dicke des Auftrags auf den zu der Halbleiterschicht senkrechten Flächen minimal ist und wobei die Metallschicht den Gatekontakt in dem Zwischenraum zwischen den Kontakten bildet,
- elektrolytisches Gravieren der Metallschicht, außer in dem Zwischenraum zwischen den Kontakten,
- Beseitigung der Schutzschicht durch ein Lösungsmittel, und
- Ionengravieren zum Beseitigen der Halbleiterschicht dortf wo sie freiliegt.
Weitere Merkmale und Vorteile der Erfindung ergeben sich anhand der folgenden Beschreibung und der Zeichnungen. In den Zeichnungen zeigen:
Fig. 1 bei (a) einen Querschnitt durch und bei
(b) eine Draufsicht auf einen Transistor, der dem durch das Verfahren nach der Erfindung erhaltenen sehr nahekommt,
die Fig. 2-6 die Hauptschritte des Verfahrens nach der
Erfindung, und
Fig. 7 den am Schluß erhaltenen Transistor.
Wie weiter oben bereits erwähnt, ist das Verfahren nach der Erfindung bei der satzweisen Herstellung einer großen Anzahl von Strukturen auf ein und demselben Plättchen anwendbar, welches für die Strukturen ein gemeinsames Ausgangssubstrat bildet. In dem im folgenden beschriebenen Ausführungsbeispiel wird ein Teil eines Plättchens betrachtet, der den als Beispiel gewählten Feldeffekttransistor tragen soll. Es versteht sich jedoch, daß jede der im folgenden beschriebenen und dargestellten Operationen gleichzeitig auf
609825/0907
anderen Teilen des Plättchens entsprechend den aus einer einzigen Maske ausgeschnittenen Mustern bei jedem Herstellungssehritt ausgeführt wird.
Die in Fig. 1 als Beispiel dargestellte Struktur ist ausgehend von einem Teil 10 eines einkristallinen Galliumarsenidplättchens mit einer Dicke von 300 ,um bis 400 ,um hergestellt worden. Dieses Plättchen hat eine bekannte lonenbehandlung erhalten, durch die es halbisolierend gemacht worden ist. Die eigentliche Feldeffekttransistor-Struktur enthält außer dem Substratteil:
- einen Streifen 11 aus N-dotiertem Galliumarsenid (Länge: einige hundert Mikrometer; Breite: 3 ,um bis 4 ,um; Dicke ungefähr 3 ,um); der Streifen hat in seinem Mittelteil einen Einschnitt .110 mit einer Breite in der Größenordnung von einem Mikrometer und mit einer solchen Tiefe, daß er für den Bereich, in welchem sich der Kanal ausbilden soll, eine Höhe h von 0,5 ,um stehen läßt;
- ohmsche Kontakte, welche einen Stapel aus Streifen 12 und 13 (Legierungen aus Gold und Germanium, die mit Nickel überzogen sind) und aus Aluminiumüberzügen 14 und 15 enthalten, welche die Source- und Drainkontakte bilden;
- einen Aluminiumüberzug 111, welcher einen Schottky-Gatekontakt bildet, welcher auf den Grund des Einschnittes aufgebracht ist.
Im folgenden werden die aufeinanderfolgenden Schritte zur Herstellung einer Struktur beschrieben, die der in Fig. 1 dargestellten sehr nahekommt:
Schritt (a): Auf ein halbisolierendes Galliumarsenidplättchen trägt man, beispielsweise durch Epitaxie, eine Halb-
609825/0907
leiterschicht (beispielsweise aus Galliumarsenid) auf, die mit Verunreinigungen vom N-Typ (Zinn- oder Texluratome) dotiert ist/ deren Konzentration von 10 bis
10 Atome pro Kubikzentimeter geht.
Die Dicke der in den Fig. 1 und 2 mit der Bezugszahl 11 bezeichneten Schicht beträgt beispielsweise 3 ,um. Aus Gründen einer leichteren Herstellung beträgt diese Dicke zumindest 1 ,um, was genügt, um in dem unten angegebenen Schritt (d) einen Kanal zu erhalten, der ungefähr 0,5 ,um tief ist.
Schritt (b): Auf die in dem Schritt (a) aufgetragene Halbleiterschicht trägt man eine in Fig. 2 mit der Bezugszahl 20 bezeichnete Schicht auf, die:
- entweder aus einer Legierung aus Gold und Germanium besteht, welche beispielsweise 80 bis 90 % Gold und 10 bis 20 % Germanium enthält,
- oder aus einer gleichen Legierung besteht, welche mit einer Schicht aus reinem Nickel (mit einer Dicke von einigen hundert Angström) überzogen ist.
Die Dicke der Schicht 20 liegt in der Größenordnung von eintausend Angstrom.
Der Überzug wird beispielsweise hergestellt, indem eine Gold-Germanium-Legierung im Vakuum aufgedampft wird, woran anschließend, gegebenenfalls, reines Nickel im Vakuum aufgedampft wird.
Die so hergestellte Schicht erhält eine Wärmebehandlung, beispielsweise indem das Plättchen ungefähr fünf Minuten lang in einem Ofen unter Wasserstoffatmosphäre auf einer Temperatur von 450 C gehalten wird.
609825/0907
Schritt (c) : Auf die in dem Schritt (b) aufgetragene Schicht werden zwei Chromstreifen (in Fig. 2 mit den Bezugszahlen 21 und 22 bezeichnet) mit einer Dicke von ungefähr 3000 Angström aufge" .acht. Die Herstellung dieser Streifen erfolgt durch ein herkömmliches Mas*: kierungs- und Belichtungsverfahren eines lichtempfindlichen Harzes unter Verwendung einer Maske, die entsprechend dem Muster der Streifenpaare 21, 22 ausgeschnitten ist (diese Maske dient zur Herstellung aller Strukturen ein und desselben Plättchens). Nach dem Entwickeln des Harzes erhält man langgestreckte Vertiefungen, die den herzustellenden Paaren von Streifen 21 und 22 entsprechen. Durch Vakuumaufdampfung von Chrom füllt man die Vertiefungen aus und man überzieht das Harz mit einer Schicht, deren Dicke gleich der Tiefe der Vertiefungen ist» Nach der Auflösung des Harzes verschwindet das auf das Harz aufgebrachte Chrom ebenfalls und es bleiben nur Paare von Streifen 21 und 22 bestehen. Die gesamten Operationen erfordern keine besondere Genauigkeit hinsichtlich der Positionierung der Streifen in bezug auf das Plättchen. Lediglich der Abstand zwischen den Streifen jedes Paares soll mit einer Genauigkeit eingehalten werden, die besser als ein Mikrometer ist (in der Größenordnung eines ZehnteJmikrometers , wenn möglich).
Schritt (d): Es wird eine Ionengravierung der in dem Schritt (c) erhaltenen Struktur ausgeführt, indem das Plättchen in ein Gerät gebracht wird, in welchem es mit Ionen bearbeitet wird. Dieses Gerät enthält eine Quelle von Argonionen, denen eine Energie von 1 keV gegeben wird, wobei die Dichte des Ionenbeschusses einem
ο
Strom von 1 mA/cm entspricht. Wenn gewisse Teile des Plättchens, welches die zu gravierenden Strukturen trägt, geschützt werden sollen, bedeckt man sie mit einer Metallmaske (beispielsweise Aluminium oder Chrom, mit
S0982S/0907
einer ausreichenden Dicke, d.h. mit einer Dicke von einem Millimeter bis zu mehreren Millimetern). Es ist bekannt, daß sich unter den vorstehend angegebenen Ionenbeschußbedingungen folgende Gravierungsgeschwindigkeiten ergeben:
- 2 500 Angström/Minute für Galliumarsenid,
200 Angström/Minute für Chrom,
- 400 Angström/Minute für Aluminium.
Fig. 3 zeigt die Struktur nach einer gewissenen Ionenbearbeitungszeit, beispielsweise nach etwa fünfzehn Minuten. Die Schicht 20 ist außerhalb der Streifen 21 und 22 verschwunden, die mit einer viel geringeren Dicke stehenbleiben. Die Schicht 11 ist tief graviert und bleibt mit einer Dicke h bestehen. Man reguliert diese Dicke, indem man die Bearbeitung entsprechend den Angaben anhält, die von einer Probestruktur geliefert werden, welche unter den üblichen Bedingungen, die bei der Ionenbearbeitung praktiziert werden, als Muster benutzt wird. In diesem Stadium ist zwischen den Streifen 21 und 22 ein Einschnitt vorhanden.
Schritt (e): Man bringt auf die am Ende des Schrittes (d) erhaltene Struktur, die in Fig. 4 erneut dargestellt ist, eine Maske 41 aus Harz auf. Das Harz bedeckt die gesamte Struktur mit Ausnahme des Bodens des Einschnittes und der Ränder·dieses Einschnittes. Um nämlich die Genauigkeit zu begrenzen, die für die Herstellung der Maske erforderlich ist, überzieht man nur einen Teil der Streifen 21 und 22 mit Harz. Diese Maskierung kann mit Hilfe von elektronenempfindlichem Harz (beispielsweise Polymethacrylsäuremethylester) in einem elektronischen Maskierer ausgeführt werden. Die Dicke des Harzes liegt in der Größenordnung von 0,5 μια.
609825/0907
Man schreitet dann durch Aufdampfung im Vakuum zum Auftragen einer Aluminiumschicht auf die gesamte Struktur. Diese Aufdampfung erfolgt gerichtet (mit Hilfe einer entfernt angeordneten Quelle) und senkrecht zu der großen Fläche des Plättchens 10. Man erhält so in Fig. 4 dargestellte Aufträge mit folgenden Bezugszeichen:
- 43 für den Mittelteil, mit Schichten 431 (auf dem oberen Niveau) und 432 (auf dem unteren Niveau), weiche eine Dicke von 0/5 ,um haben und durch einen sehr dünnen Streifen verbunden sind;
- 44 für die seitlichen Teile, mit Schichten 441 (auf dem oberen Niveau) und 443 (auf dem unteren Niveau), die durch viel dünnere Streifen 442 verbunden sind.
Schritt (f): Die in dem Schritt (e) aufgebrachte Aluminiumschicht wird elektrolytisch . graviert, indem der Elektrodenkontakt auf dem Überzug 443 gebildet wird. Sobald der Streifen 442 entfernt ist, was aufgrund seiner geringen Dicke schnell vor sich geht, wird der elektrolytische Angriff nur bezüglich der Schicht 443 fortgesetzt und man erhält die in Fig. dargestellte Struktur, in welcher an der Stelle sehr wenig Aluminium noch vorhanden ist.
Schritt (g)ι Man beseitigt das Harz 41 mit Hilfe eines Lösungsmittels und man erhält so die in Fig. 6 dargestellte Struktur, wobei die Schichten 441 und 443 gleichzeitig mit dem Harz, das sie trug, beseitigt worden sind.
Schritt (h): Man führt eine neue Ionengravierung unter denselben Bedingungen wie in dem Schritt (d) aus, aber mit einem Probemuster, das derart gewählt ist, daß die Gravierung unterbrochen wird, wenn die Schicht 11 und
809825/0 9 07
eine oberflächliche Schicht des Plättchens 10 auf dem Umfang der Struktur beseitigt worden sind. Man beobachtet, so wie in Fig. 7 dargestellt, eine Rille 70. Die übrigbleibenden Aluminiumüberzüge (dieses Metall hat gegenüber der Ionengravierung eine bessere Beständigkeit als das Halbleitermaterial) bilden die Source- und Drainkontakte 71 und 72 sowie den Schottky-Gatekontakt 73.
Das beschriebene Herstellungsverfahren kann im Rahmen der Erfindung folgendermaßen geändert werden:
- in dem Schritt (a) kann man von einem Plättchen aus Saphir (Kristall aus reinem Aluminiumoxid) oder aus Indiumphosphid ausgehen;
- in dem Schritt (c) kann man auf das Verfahren der elektronischen Maskierung zurückgreifen, indem elektronenempfindliche Harze benutzt werden;
- in dem Schritt (e) kann man, wenn die geforderte Genauigkeit nicht zu groß ist, die photographische Maskierung mit lichtempfindlichem Harz anwenden;
- in demselben Schritt (e) kann man ein Metall auftragen, bei welchem es sich nicht um Aluminium handelt, vorausgesetzt, daß es ein guter elektrischer Leiter ist.
Die Erfindung ist bei der Herstellung von Strukturen anwendbar , die von den Feldeffekttransistoren des beschriebenen und dargestellten Typs abgeleitet sind:
- sättigbare Widerstände , die man erhält, indem man durch eine ständige Verbindung den Sourcekontakt mit
609825/0007
dem Gatekontakt verbindet;
- Dioden, die man erhält, indem allein der Schottky^· Übergang benutzt wird.
Schließlich ist die Erfindung bei der Herstellung von integrierten Schaltungen anwendbar, welche zumindest einen Feldeffekttransistor oder eine sich davon ableitende Struktur enthalten.
Die Erfindung gestattet das Herstellen von Strukturen, welche bei Frequenzen oberhalb von 30 GHz verwendbar sind.
609825/0107

Claims (13)

Patentansprüche:
1.) Verfahren zur Herstellung von Feldeffekttransistoren, äie für den Betrieb bei sehr hoher Frequenz bestimmt sind/ nach der Technik integrierter Schaltungen, wobei von einem Substrat aus einem halbisolierenden Material ausgegangen" wird, das mit einer Halbleiterschicht vorbestimmten Leitungstyps überzogen ist, gekennzeichnet durch folgende Schritte:
. - Auftragen einer leitenden Schicht, die später die Source,- und Drainkontakte bilden soll, auf die Halbleiterschicht,
- Ionengravieren auf einer Fläche, die durch eine die Kontakte schützende metallische Maske begrenzt ist, mit Hilfe von Ionen mit vorbestimmter Energie und vorbestimmter Dichte, mit denen die Halbleiterschicht beschossen wird,
- Auftragen einer durch ein Lösungsmittel angreifbaren Schutzschicht auf eine durch Maskierung begrenzte Fläche, unter Ausschluß des Zwischenraums zwischen den Kontakten;
- Auftragen einer Metallschicht auf die in dem vorhergehenden Schritt erhaltene Anordnung, wobei die Dicke des Auftrags auf den zu der Halbleiterschicht senkrechten Flächen minimal ist und wobei die Metallschicht den Gatekontakt in dem Zwischenraum zwischen den Kontakten bildet,
- elektrolytisches Gravieren der Metallschicht, außer in dem Zwischenraum zwischen den Kontakten,
- Beseitigung der Schutzschicht durch ein Lösungsmittel, und
- Ionengravieren zum Beseitigen der Halbleiterschicht dort, wo sie freiliegt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dasselbe Substrat für die gleichzeitige Herstellung von mehreren Feldeffekttransistoren benutzt wird.
609825/0907
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das halbisolierende Material Galliumarsenid ist und daß die Halbleiterschicht aus Galliumarsenid besteht, das mit Verunreinigungen vom N-Typ dotiert ist.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitermaterial reines Aluminiumoxid ist.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitermaterial Indiumphosphid ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metallmaske aus einer Chromschicht besteht, die im Verlauf eines Zwischenschrittes hergestellt wird, welcher eine vorherige Maskierung und ein Auftragen von Chrom durch Aufdampfen im Vakuum umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Ionengravieren mit Hilfe von Ärgonionen ausgeführt wird, die eine Energie von ungefähr 1 keV und eine Dichte haben, welche einem Strom von un-
2
gefähr 1 mA/cm entspricht.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Schutzschicht aus Harz gebildet wird, welche durch Entwickeln einer elektronen- oder photonenempfindlichen Harzmaske erhalten wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Metallschicht aus Aluminium besteht.
60982S/09Ö?
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das elektrolytische Gravieren ausgeführt wird, indem ein Elektrodenkontakt auf einem Teil der Metallschicht, der sich außerhalb des Zwischenraums zwischen den Kontakten befindet, gebildet wird.
11. Halbleiterstruktur, dadurch gekennzeichnet, daß ihre Herstellung ein Verfahren nach einem der Ansprüche 1 bis 10 beinhaltet.
12. Feldeffekttransistor, dadurch gekennzeichnet, daß seine Herstellung ein Verfahren nach einem der Ansprüche 1 bis 10 beinhaltet.
13. Integrierte Schaltung, dadurch gekennzeichnet, daß ihre Herstellung ein Verfahren nach einem der Ansprüche 1 bis 10 beinhaltet.
609825/0907
DE2556038A 1974-12-13 1975-12-12 Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen Expired DE2556038C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7441129A FR2294544A1 (fr) 1974-12-13 1974-12-13 Procede de fabrication, en circuit integre, de transistors a effet de champ destines a fonctionner en tres haute frequence, et structure ou dispositifs obtenus

Publications (2)

Publication Number Publication Date
DE2556038A1 true DE2556038A1 (de) 1976-06-16
DE2556038C2 DE2556038C2 (de) 1983-07-28

Family

ID=9146137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2556038A Expired DE2556038C2 (de) 1974-12-13 1975-12-12 Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen

Country Status (5)

Country Link
US (1) US4004341A (de)
JP (1) JPS5718717B2 (de)
DE (1) DE2556038C2 (de)
FR (1) FR2294544A1 (de)
GB (1) GB1530145A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338692A (en) * 1989-04-27 1994-08-16 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214966A (en) * 1979-03-20 1980-07-29 Bell Telephone Laboratories, Incorporated Process useful in the fabrication of articles with metallized surfaces
FR2461358A1 (fr) * 1979-07-06 1981-01-30 Thomson Csf Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede
JPS5718324A (en) * 1980-07-07 1982-01-30 Mitsubishi Electric Corp Method of working
US4325181A (en) * 1980-12-17 1982-04-20 The United States Of America As Represented By The Secretary Of The Navy Simplified fabrication method for high-performance FET
CA1188822A (en) * 1981-07-31 1985-06-11 John C. White Method for producing a misfet and a misfet produced thereby
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
US4692998A (en) * 1985-01-12 1987-09-15 M/A-Com, Inc. Process for fabricating semiconductor components
US5006914A (en) * 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
US5185293A (en) * 1992-04-10 1993-02-09 Eastman Kodak Company Method of forming and aligning patterns in deposted overlaying on GaAs
US5585655A (en) * 1994-08-22 1996-12-17 Matsushita Electric Industrial Co., Ltd. Field-effect transistor and method of manufacturing the same
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
US6627096B2 (en) 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2104704A1 (de) * 1970-08-07 1972-04-21 Thomson Csf
DE2252868A1 (de) * 1971-10-29 1973-05-03 Thomson Csf Feldeffekttransistor mit zwei steuerelektroden fuer betrieb bei sehr hohen frequenzen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330696A (en) * 1967-07-11 Method of fabricating thin film capacitors
US3498833A (en) * 1966-07-08 1970-03-03 Fairchild Camera Instr Co Double masking technique for integrated circuit
US3574010A (en) * 1968-12-30 1971-04-06 Texas Instruments Inc Fabrication of metal insulator semiconductor field effect transistors
JPS4839178A (de) * 1971-09-22 1973-06-08
JPS48100078A (de) * 1972-03-29 1973-12-18
US3875656A (en) * 1973-07-25 1975-04-08 Motorola Inc Fabrication technique for high density integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2104704A1 (de) * 1970-08-07 1972-04-21 Thomson Csf
DE2252868A1 (de) * 1971-10-29 1973-05-03 Thomson Csf Feldeffekttransistor mit zwei steuerelektroden fuer betrieb bei sehr hohen frequenzen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338692A (en) * 1989-04-27 1994-08-16 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5396089A (en) * 1989-04-27 1995-03-07 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface

Also Published As

Publication number Publication date
FR2294544B1 (de) 1978-06-23
FR2294544A1 (fr) 1976-07-09
DE2556038C2 (de) 1983-07-28
JPS5718717B2 (de) 1982-04-17
JPS5185680A (de) 1976-07-27
GB1530145A (en) 1978-10-25
US4004341A (en) 1977-01-25

Similar Documents

Publication Publication Date Title
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3043289C2 (de)
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2801338A1 (de) Verfahren zur erzeugung der metallelektroden von halbleiter-bauelementen kleiner dimension
DE2631873A1 (de) Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE3933965C2 (de)
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE2123595A1 (de) Halbleiteranordnung
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3538855C2 (de)
EP0429697B1 (de) Halbleiterscheibe mit dotiertem Ritzrahmen
EP0157226A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3115596C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee