DE69126463T2 - Verfahren zur Herstellung eines leitenden Elements - Google Patents

Verfahren zur Herstellung eines leitenden Elements

Info

Publication number
DE69126463T2
DE69126463T2 DE69126463T DE69126463T DE69126463T2 DE 69126463 T2 DE69126463 T2 DE 69126463T2 DE 69126463 T DE69126463 T DE 69126463T DE 69126463 T DE69126463 T DE 69126463T DE 69126463 T2 DE69126463 T2 DE 69126463T2
Authority
DE
Germany
Prior art keywords
opening
insulating
gate
insulating material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69126463T
Other languages
English (en)
Other versions
DE69126463D1 (de
Inventor
Yuu Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69126463D1 publication Critical patent/DE69126463D1/de
Publication of DE69126463T2 publication Critical patent/DE69126463T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf ein Verfahren zum Herstellen eines Metall-Halbleiter-Feldeffekttransistors (MESFET).
  • Bevorzugt wird die vorliegende Erfindung auf einen Ver bindungs-Halbleiter, z. B. eine III-V-Verbindung wie GaAs und InP, angewandt.
  • Bei Halbleitervorrichtungen wie ICs und LSIs ist eine Miniaturisierung der Vorrichtungen erforderlich, um deren Geschwindigkeit zu erhöhen und deren Leistungsvermögen zu vergrößern wie auch die Fläche jedes Transistors zu verringern, um dadurch dessen Integriertheit zu erhöhen. Um diesen Anforderungen zu genügen, ist es notwendig, eine Lithographietechnik und einen Selbstausrichtprozeß, durch die ein Muster, das Submikrometerabmessungen hat, gebildet werden kann, zu entwikkeln.
  • Weiterhin steigt, wenn eine Gate-Länge, die direkt mit den Eigenschaften eines FETs verbunden ist, gemäß dem Bedarf nach Miniaturisierung verkürzt wird, der Gate-Widerstand (RG) üblicherweise an, und daher ist es nötig, die Gate-Elektrode in einer solchen Form zu bilden, daß der Widerstand erniedrigt wird, z. B. durch Größermachen einer Querschnittsfläche der Gate-Elektrode.
  • Bei einem herkömmlichen Verfahren zum Herstellen eines MESFETs wird ein aktiver Bereich definiert (elementisoliert) durch eine Ionenimplantation oder ein Mesaätzen, und danach werden (1) ohmsche Elektroden (eine Quellenelektrode und eine Senkenelektrode) gebildet, um zu dem aktiven Bereich zu passen, und dann wird eine Gate-Elektrode gebildet, um zu den ohmschen Elektroden zu passen; oder (2) eine hitzebeständige Gate-Elektrode wird auf einem Abschnitt des aktiven Bereichs gebildet, ohmsche Bereiche werden dann durch eine Ionenimplantation selbstausrichtend gebildet, und danach werden die ohmschen Elektroden gebildet, um zu dem aktiven Bereich zu passen. Nichtsdestoweniger kann, da der aktive Bereich, die ohmschen Elektroden und die Gate-Elektrode unabhängig in vorbestimmten Mustern gebildet werden, eine Positionsabweichung der Muster leicht auftreten, und um diesen Defekt zu vermeiden, ist es notwendig, für das Positionieren einen ausreichenden Spielraum zu erlauben. Weiterhin hängt die Gate-Länge im wesentlichen von der Lithographietechnik ab, und es ist schwierig, die Gate-Länge zu steuern, nachdem der Lithographieschritt durchgeführt worden ist. Deshalb ist es zum Erniedrigen des Gate-Widerstands notwendig, auf der Gate-Elektrode eine andere Metallschicht größeren Musters zu bilden. Außerdem ist, wenn der aktive Bereich durch das Ionenimplantationsverfahren definiert ist (d. h. der Isolationsbereich gebildet ist), die Unterscheidung eines Musters eines implantierten Bereichs schwierig, und daher ist es notwendig, im voraus ein geeignetes Anpassungsmuster (Ausrichtmuster) zu bilden, um den Prozeß in den nachfolgenden Schritten zu ebnen.
  • Bisher sind bei der Produktion eines MESFETs, der ein Gate von Submikrometergröße hat, in die Bildung aller der Elektroden des MESFETs fünf oder mehr Maskenschritte involviert, und oft tritt bei den jeweiligen Schritten eine Positionier(Ausricht-)Abweichung auf, und daher ist es schwierig, die Vorrichtungseigenschaften des MESFETs zu steuern. Außerdem kann, da die Gate-Länge des MESFETs im wesentlichen von der verwendeten Lithographietechnik abhängt, eine Gate-Länge mit einer Größe kleiner als die Gatemustergröße der Maske nicht erhalten werden.
  • Die JP-63181477 bezieht sich auf Bilden eines Submikrometergates durch Setzen eines Blindgates, das zwei Schrägen mit einem schiefen Winkel von annähernd 45º hat, auf ein Substrat, dann Aufbauen der Schichten der Vorrichtung. Das Blindgate wird entfernt durch Ätzen desselben, um einen trapezförmigen Hohlraum zurückzulassen, in den Gate-Metall dann dampfabgeschieden wird.
  • Die JP-61006871 betrifft eine Herstellung eines FETs mit dem Vermögen, einer großen Gatespannung mit einer kleinen Gatekapazität zu widerstehen, wobei der Quellen-Senken- Reihenwiderstand nicht erhöht wird. Dies wird erreicht durch Vorsehen eines rechtwinkligen Blindgates auf einem Substrat, während die Quellen-Senken-Elektroden gebildet werden, dann Entfernen des Blindgates und Hinzufügen eines isolierenden Films, der in der Nähe der Endbereiche der Quellen-Senken- Elektroden eine größere Dicke hat als auf oberen Oberflächen des FETs.
  • Entsprechend der vorliegenden Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitervorrichtung die Schrit-
  • (a) Bilden eines trapezförmigen Blindelementes aus einem ersten isolierenden Material direkt auf einem Halbleitersubstrat, wobei die Länge der Basis des Blindelementes größer als die Länge einer oberen Kante ist;
  • (b) Bilden eines isolierenden Films aus einem zweiten isolierenden Material, das von dem ersten isolierenden Material verschieden ist, über der gesamten Oberfläche;
  • (c) Entfernen von vorstehenden Abschnitten des Blindelementes und des isolierenden Films, um einen flachen Abschnitt zu machen, der aus dem Rest des Blindelementes und des isolierenden Films zusammengesetzt ist;
  • (d) Entfernen des Blindelementes, um eine Öffnung zu bilden, die zwei umgekehrte Schrägen hat;
  • und ist durch die Schritte gekennzeichnet:
  • (e) Bilden eines Seitenwandabschnitts aus einem dritten isolierenden Material, das von dem zweiten isolierenden Material verschieden ist, auf den umgekehrten Schrägen der Öffnung; und
  • (f) Füllen der Öffnung mit einem leitfähigen Material, so daß ein leitfähiges Element gebildet wird, wobei das leitfähige Element einen ersten Teil, der die Öffnung füllt, und einen zweiten Teil, der aus der Öffnung heraussteht und einen Abschnitt des isolierenden Films aus dem zweiten isolierenden Material bedeckt, welcher Teil die Öffnung umgibt, umfaßt. Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer Halbleitervorrichtung (MESFET), das eine Verringerung der Anzahl an Lithographiemaskenschritten und, durch Verwendung einer anderen Technik als der Lithographietechnik, eine Verkürzung der Gate-Länge erlaubt.
  • Die vorliegende Erfindung schafft auch ein Herstellungsverfahren, das eine Miniaturisierung der Halbleitervorrichtung (LSI und IC) und eine Verbesserung der Halbleitervorrichtung und individueller MESFETs davon ermöglicht.
  • Bei einem Beispiel der vorliegenden Erfindung wird ein Trapez-Blindgate verwendet, um einen Zwischenraum (Abstand) zwischen ohmschen Elektroden (einer Quellenelektrode und einer Senkenelektrode) zu definieren. Namentlich wird ein isolierender Film auf dem Blindgate und den ohmschen Elektroden gebildet, wonach das Blindgate von dem Abschnitt des isolierenden Films auf den ohmschen Elektroden aus vorsteht. Der vorstehende Abschnitt des Blindgates und der Abschnitt des isolierenden Films darauf werden entfernt, um das verbleibende Blindgate auf die Höhe des Abschnitts des isolierenden Films auf den ohmschen Elektroden zu bringen (d. h. um eine flache Oberfläche zu bilden, die aus dem verbleibenden Blindgate und dem Abschnitt des isolierenden Films zusammengesetzt ist). Danach wird das verbleibende Blindgate entfernt, um eine Öffnung für eine Gate-Elektrode zu bilden, welche Öffnung eine umgekehrte trapezförmige Form mit einer oberen Seite kürzer als eine untere Seite davon und zwei umgekehrte Schrägen hat, die den normalen Schrägen (gleichschenklige Seiten) des Trapez- Blindgates entsprechen, und ein Seitenwandisolierfilmabschnitt wird selektiv auf den umgekehrten Schrägen der Öffnung durch ein Selbstausrichtsystem gebildet, um dadurch eine Gate- Öffnung zu bilden. Als Ergebnis kann eine engere Gate-Länge entsprechend der Gate-Öffnungsweite erhalten werden als diejenige, die durch ein Lithographiesystem erhalten wird. Die Gate-Länge hängt von der Weite des Blindgates und der Dicke des Seitenwandabschnitts ab, und diese Dicke kann durch eine Bildungsdicke des isolierenden Films, der den Seitenwandabschnitt einschließt, und eine abgeätzte Menge des Films gesteuert werden. Das Bemustern der ohmschen Elektroden und das Bemustern der Gate-Elektrode sind nicht mit dem Gateabschnitt verbunden, der mit dem Halbleitersubstrat in Kontakt kommt, und daher hat eine Abweichung der Masken weniger Einfluß auf die Vorrichtungseigenschaften eines MESFETs. Nur drei Maskenschritte werden gebraucht, d. h. zwei bemusternde Maskenschritte und ein bemusternder Maskenschritt für das Blindgate, und daher kann gesagt werden, daß das Verfahren der vorliegenden Erfindung ein Selbstausrichtsystem ist, welches das Blindgate einsetzt.
  • Die vorliegende Erfindung wird aus der Beschreibung der bevorzugten Ausführungsformen, wie unten erläutert, mit Bezug auf die beigefügten Zeichnungen deutlicher werden, bei denen:
  • Fig. 1A bis 1J schematische Querschnittsansichten eines MESFETs in verschiedenen Stufen seiner Herstellung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung sind;
  • Fig. 2A bis 2J schematische Querschnittsansichten eines MESFETs in verschiedenen Stufen seiner Herstellung entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung sind;
  • Fig. 3 eine schematische Querschnittsansicht eines Vertiefungstyp-MESFETs ist; und
  • Fig. 4A bis 4G schematische Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen ihrer Herstellung entsprechend der vorliegenden Erfindung sind.
    • Beispiel 1
  • Die Figuren 1A bis 1J zeigen schematische Querschnitte einer Halbleitervorrichtung zur Veranschaulichung eines Prozesses zur Herstellung eines MESFETs gemäß der vorliegenden Erfindung, wobei eine Elementisolierung (Bereich) zum Definieren eines aktiven Bereichs durch die Verwendung eines Ionenimplantationsverfahrens gebildet wird.
  • Zuerst, wie in Fig. 1A dargestellt, wird ein Halbleitersubstrat 1 aus einem halbisolierenden Verbindungs- Halbleitersubstrat (z. B. halbisolierender GaAs-Wafer) 1a und einer n-leitenden Verbindungs-Halbleiter- (z. B. GaAs-)Schicht 1b, die darauf epitaktisch gewachsen ist, aufgebaut. Als der Verbindungs-Halbleiter kann ein III-V-Verbindungs-Halbleiter wie InP und InGaP verwendet werden, und als das Halbleitersubstrat kann ein SOI- (Silizium auf Isolator-)Substrat verwendet werden. Zum Beispiel besteht das Halbleitersubstrat aus einem InP-Substrat und drei epitaktischen Schichten (d. h. einer InGaAs-Schicht, einer InAlAs-Schicht und einer InGaAs Schicht).
  • Ein erstes isolierendes Material (z. B. SiO&sub2;) für ein Blindgate wird über der gesamten Oberfläche des Halbleitersubstrats 1 durch ein CVD-Verfahren oder ein Zerstäubungsverfahren abgeschieden, um eine isolierende (SiO&sub2;-) Schicht zu bilden, die eine Dicke von beispielsweise 600 nm hat. Danach wird in Übereinstimmung mit einem herkömmlichen Lithographieverfahren ein Resist auf der isolierenden Schicht abgeschieden, und dann wird durch eine erste Photomaske, die ein Blindgatemuster hat, eine Belichtung, gefolgt von Entwickeln, durchgeführt, um eine erste Resistschicht 3 auf der isolierenden (SiO&sub2;-) Schicht zu bilden. Die isolierende (SiO&sub2;-) Schicht wird durch ein isotropisches Ätzverfahren unter Verwendung der oben erwähnten Resistschicht 3 als eine Maske selektiv geätzt, wodurch ein Blindgate 2 gebildet wird, wie in Fig. 1A dargestellt. Das erhaltene Blindgate 2 hat einen trapezförmigen Querschnitt mit gleichen Schenkelseiten und zwei normale Schrägen mit einem schiefen Winkel Θ von 75 bis 60 Grad, bevorzugt etwa 70 Grad. Zum Beispiel hat das Blindgate 2 eine obere Weite von 0,6 µm und eine untere Weite von 1,0 µm. Die isolierende (SiO&sub2;-) Schicht wird selektiv naß geätzt unter Verwendung einer Ätzlösung aus Ammoniumfluorid und Fluorwasserstoffsäure (10:1), um den schiefen Winkel von etwa 70 Grad zu erhalten. Demgegenüber wird die Schicht selektiv trocken geätzt durch Verwenden eines Plasmas aus einem NF&sub3;-Gas, um den schiefen Winkel von etwa 70 Grad zu erhalten. Als nächstes wird ein ohmscher Metallfilm 4 (AuGe/Au) mit einer Dicke von z. B. 300 nm auf der gesamten Oberfläche abgeschieden.
  • Die Resistschicht 3 wird dann entfernt, und dementsprechend wird der Metallfilmabschnitt auf der Resistschicht 3 ebenfalls entfernt, und zwar in einer Abhebweise.
  • Wie in Fig. 1B dargestellt, wird in Übereinstimmung mit einem herkömmlichen Lithographieverfahren ein anderer Resist auf der gesamten Oberfläche abgeschieden, und dann wird durch eine zweite Photomaske, die ein Muster für eine ohmsche Elektrode hat, eine Belichtung, gefolgt von Entwickeln, durchgeführt, um eine zweite Resistschicht 5 auf dem Blindgate 2 und dem ohmschen Metallfilm 4 zu bilden.
  • Danach wird der ohmsche Metallfilm 4 durch ein Ätzverfahren unter Verwenden der Resistschicht 5 als eine Maske selektiv geätzt, um ohmsche Elektroden 4a und 4b mit vorbestimmten Mustern zu bilden.
  • Als nächstes wird, wie in Fig. 1C dargestellt, die verbleibende Resistschicht 5 als eine Maske benutzt, und Sauerstoff- (O&sub2;-) oder Wasserstoff- (H&sub2;-) Ionen werden von der Oberfläche der epitaktischen Schicht 1b aus durch ein Ionenimplantationsverfahren in das Substrat 1 injiziert, bis sie das halbisolierende Substrat la erreichen, wodurch ein isolierender (Isolations-) Bereich 6 gebildet wird. So wird unter den ohmschen Elektroden 4a, 4b und dem Blindgate 2 ein aktiver Bereich definiert, um eine Elementisolation zu erreichen.
  • Nach der Entfernung der Resistschicht 5 wird ein zweites isolierendes Material (Si&sub3;N&sub4;), das von dem ersten isolierenden Material (SiO&sub2;) des Blindgates 2 verschieden ist, auf der gesamten Oberfläche abgeschieden, um einen isolierenden Film 7 mit einer Dicke von beispielsweise 200 nm zu bilden, wie in Fig. 1D dargestellt. Weiterhin wird auf dem Film 7 durch ein Beschichtungsverfahren eine Resistschicht 8 gebildet. Die Resistschicht 8, ein Teil des Blindgates 2 und der isolierende Film darauf werden durch ein Gesamtätzverfahren wie ein Argon(Ar-) Zerkleinerungsverfahren gleichmäßig geätzt, und dieses Ätzen wird gestoppt, wenn die Oberfläche des isolierenden Films 7 auf den ohmschen Elektroden 4a, 4b freigelegt ist, wie in Fig. 1E dargestellt. Der vorstehende Abschnitt des Blindgates 2 wird entfernt, um dadurch zusammen mit dem freigelegten Abschnitt des isolierenden Films 7 eine flache Oberfläche zu bilden. Die verbleibende Resistschicht 8 wird dann entfernt.
  • Als nächstes wird, wie in Fig. 1F dargestellt, das verbleibende Blindgate allein abgeätzt, um eine Öffnung 11 zu bilden, mit dem Ergebnis, daß die Oberfläche des Halbleitersubstrats 1 in der Öffnung teilweise freigelegt wird. Da der Querschnitt des Blindgates 2 ein Trapez ist, hat die Öffnung 11 eine umgekehrten Trapez-Querschnittsform mit einer oberen Weite kürzer als eine untere Weite und zwei umgekehrte Schrägen.
  • Ein drittes isolierendes Material (SiO&sub2;), das von dem zweiten isolierenden Material (Si&sub3;N&sub4;) des isolierenden Films 7 verschieden ist, wird auf der gesamten Oberfläche, einschließlich des Inneren der Öffnung 11, durch das CVD-Verfahren abgeschieden, wie in Fig. 1G dargestellt, um dadurch eine isolierende Schicht 12 mit einer Dicke von z. B. 300 nm zu bilden.
  • Die isolierende (SiO&sub2;-) Schicht 12 wird dann durch ein anisotropisches Trockenätzverfahren geätzt, bis die Oberfläche des Substrats 1 in der Öffnung freiliegt, wie in Fig. 1H dargestellt, und als Ergebnis ist die Oberfläche des isolierenden (Si&sub3;N&sub4;-) Films 7 freigelegt, und Seitenwandabschnitte (d. h. Rückstand) 12a der isolierenden Schicht (SiO&sub2;-) Schicht 12 verbleiben auf den umgekehrten Schrägen der Öffnung 11, um eine Gate-Öffnung hg zu bilden. Die Teiloberfläche des Halbleitersubstrats 1, die von dem Seitenwandabschnitt 12a umgeben ist, ist in der Gate-Öffnung 11g freigelegt, und die Weite dieser freigelegten Oberfläche entspricht einer Gate-Länge. Das oben erwähnte anisotropische Trockenätzen ist bevorzugt ein Ätzen mit reaktiven Ionen (RIE), kann jedoch ein Ar Zerkleinern sein. Je kürzer der schiefe Winkel des Blindgates (d. h. der Öffnung 11) ist, desto größer sind beide Überhangabschnitte des isolierenden Films 7 (vergleiche Fig. 1F), wodurch eine Dicke der Seitenwandabschnitte 12a unten davon vergrößert werden kann. Namentlich wird die Gate-Länge durch den schiefen Winkel zusätzlich gesteuert, zusätzlich zu der Gate-Längensteuerung durch die untere Weite des Blindgates.
  • Wenn die Herstellung eines Vertiefungstyp-MESFETs beabsichtigt ist, kann der freigelegte Abschnitt der epitaktisch gewachsenen Schicht 1b des Halbleitersubstrats 1 innerhalb der Gate-Öffnung hg abgeätzt werden, um eine Vertiefung mit einer vorbestimmten Tiefe zu bilden.
  • Als nächstes wird, wie in Fig. 11 dargestellt, ein Gate- Metall (z. B. Al) auf der gesamten Oberfläche durch ein Vakuum-Abscheideverfahren abgeschieden, um die Gate-Öffnung zu füllen, so daß ein Metallfilm 13 mit einer Dicke von beispielsweise 400 nm gebildet wird. In Übereinstimmung mit einem herkömmlichen Lithographieverfahren wird ein Resist abgeschieden, und durch eine dritte Photomaske mit einem Gate- Elektrodenmuster wird, gefolgt von Entwickeln, eine Belichtung durchgeführt, um eine dritte Resistschicht 14 zu bilden.
  • Zuletzt, wie in Fig. 1J dargestellt, wird der Metallfilm 13 durch ein geeignetes Ätzverfahren unter Verwendung der dritten Resistschicht 14 als eine Maske geätzt, um eine Gate- Elektrode 13a mit einem vorbestimmten Muster zu bilden. Diese Gate-Elektrode 13a hat im Querschnitt gesehen eine T-förmige Form, die eine Zunahme im Gate-Widerstand wegen der Miniaturisierung vermeidet. Gemäß der oben erwähnten Prozedur ist die Gate-Länge definiert durch das Selbstausrichtsystem des Blindgates, und der aktive Bereich und der Isolationsbereich sind definiert durch das Selbstausrichtsystem der ohmschen Elektroden, um dadurch den MESFET herzustellen.
    • Beispiel 2
  • Fig. 2A bis 2J sind schematische Querschnitte zum Erläutern des Herstellungsprozesses eines MESFETs gemäß der vorliegenden Erfindung, wobei eine Elementisolation (Bereich) zum Definieren eines aktiven Bereichs durch die Verwendung eines Mesaätzverfahrens gebildet wird. Es wird dieselbe Prozedur wie bei Beispiel 1 vorgenommen, außer daß das Elementisolationsverfahren unterschiedlich ist, und es werden dieselben Bezugsziffern wie in Beispiel 1 benutzt.
  • Fig. 2A und 2B entsprechen den oben erwähnten Fig. 1A und 1B, und ein Blindgate 2 und ohmsche Elektroden 4a, 4b werden auf einem Halbleitersubstrat 1 gebildet, das ein halbisolierendes Verbindungs-Halbleitersubstrat 1a und eine epitaktische (aktive) Schicht 1b umfaßt.
  • Wie in Fig. 2C dargestellt, wird eine Resistschicht 5 zurückbehalten und als eine Maske benutzt, und das Halbleiter substrat 1 wird geätzt, bis das halbisolierende Substrat 1a freigelegt ist, um einen Elementisolationsbereich (-raum) 21 zu bilden. Ein verbleibender Abschnitt der epitaktischen Schicht 1b unter dem Blindgate 2 und den ohmschen Elektroden 4a, 4b ist der mesaartige aktive Bereich und so von einem anderen aktiven Bereich isoliert.
  • Nach dem Entfernen der Resistschicht 5, wie in Fig. 2D dargestellt, wird über der gesamten Oberfläche ein isolierender (Si&sub3;N&sub4;-) Film 7 gebildet, und eine Resistschicht 8 wird dann darauf durch ein Beschichtungsverfahren gebildet.
  • Wie in Fig. 2E dargestellt, werden die Resistschicht 8, das Blindgate 2 und der Abschnitt des isolierenden Films darauf gleichmäßig durch ein Gesamtätzverfahren wie Argon(Ar-)Zerkleinern geätzt. Wenn die Oberfläche des isolierenden Films 7 auf den ohmschen Elektroden 4a, 4b freigelegt ist, wird das Ätzen gestoppt, um die Oberfläche zusammen mit dem isolierenden Film 7 flach zu machen, wie in Fig. 1E dargestellt. Die verbleibende Resistschicht 8 wird dann entfernt.
  • Als nächstes wird, wie in Fig. 2F dargestellt, das Blindgate 2 allein durch Ätzen entfernt, um eine Öffnung 11 zu bilden, die eine umgekehrte Trapez-Querschnittsform mit einer oberen Weite kürzer als eine untere Breite und zwei umgekehrten Schrägen hat, so daß die Oberfläche des Halbleitersubstrats 1 teilweise, in der Öffnung freigelegt wird. Ein drittes isolierendes Material (SiO&sub2;), das von dem zweiten isolierenden Material (SiO&sub4;) des isolierenden Films 7 verschieden ist, wird darüber, einschließlich des Inneren der Öffnung 11, durch das CVD-Verfahren abgeschieden, wie in Fig. 2G dargestellt, um dadurch eine isolierende Schicht 12 zu bilden.
  • Die isolierende (SiO&sub2;-) Schicht 12 wird dann durch ein anisotropisches Trockenätzverfahren geätzt, bis die Oberfläche des Substrats 1 in der Öffnung 11 freigelegt ist, wie in Fig. 2H dargestellt, und als Ergebnis wird die Oberfläche des isolierenden (Si&sub3;N&sub4;-) Films 7 freigelegt und ein Seitenwandabschnitt 12a aus der isolierenden (SiO&sub2;-) Schicht 12 auf den umgekehrten Schrägen der Öffnung 11 gebildet, um eine Gate- Öffnung 11g zu bilden. Die Teiloberfläche des Halbleitersubstrats 1, die von dem Seitenwandabschnitt 12a umgeben ist, ist in der Gate-Öffnung 11g freigelegt, und die Weite dieser freigelegten Oberfläche entspricht einer Gate-Länge, ähnlich derjenigen, die in Fig. 1H dargestellt ist.
  • Als nächstes wird, wie in Fig. 2I dargestellt, ein Gate- Metall (Al) auf der gesamten Oberfläche durch ein Vakuum- Abscheideverfahren abgeschieden, um die Gate-Öffnung 11g zu füllen, und dadurch ein Metallfilm 13 gebildet. In Übereinstimmung mit einem herkömmlichen Lithographieverfahren wird danach ein Resist abgeschieden, und durch eine dritte Photomaske mit einem Gate-Elektrodenmuster wird, gefolgt von Entwickeln, eine Belichtung durchgeführt, um eine dritte Resistschicht 14 zu bilden.
  • Zuletzt, wie in Fig. 2J dargestellt, wird der Metallfilm 13 durch ein geeignetes Ätzverfahren unter Verwendung der dritten Resistschicht 14 als eine Maske selektiv geätzt, um eine Gate-Elektrode 13a mit einem vorbestimmten Muster zu bilden. Gemäß der oben erwähnten Prozedur, in einer Weise ähnlich derjenigen von Beispiel 1, kann die Gate-Länge definiert sein durch das Selbstausrichtsystem des Blindgates, und der aktive Bereich und der Isolationsbereich können definiert sein durch das Selbstausrichtsystem der ohmschen Elektroden, um dadurch den MESFET herzustellen.
  • Wie oben beschrieben, werden gemäß der vorliegenden Erfindung einzelne Elemente (MESFETs) einer Halbleitervorrichtung in einer Selbstausrichtweise gebildet, und die Anzahl zu verwendender Masken (d. h. die Anzahl an Lithographiemaskenschritten) kann verringert werden, und Elemente mit einem Gate von Submikrometergröße können erhalten werden, entgegen der Verwendung relativ großer Maskenmuster (z. B. wenn eine verwendete Maske ein Blindgatemuster mit einer Weite von 1 µm hat, ist die Dicke der Seitenwandabschnitte auf 400 nm eingestellt, wodurch eine Gate-Länge von 0,2 um erhalten werden kann). Nach einer Größendefinition aufgrund eines Lithographieprozesses kann die Dicke des Seitenwandabschnitts gesteuert werden, um die Gate-Länge weiter zu regulieren, was zu einer Verbesserung des Leistungsvermögens und der Abmessungssteuerbarkeit des einzelnen MESFETs und dessen ICs beitragen kann.
  • Es wird ersichtlich sein, daß die vorliegende Erfindung nicht auf die oben erwähnten Ausführungsformen beschränkt ist und daß für Fachleute viele Variationen möglich sind, ohne den Bereich der Erfindung zu verlassen. Beispielsweise kann ein Vertiefungsgate-Typ FET, dargestellt in Fig. 3, hergestellt werden durch Hinzufügen eines Schrittes von Ätzen des freigelegten Abschnitts des Halbleitersubstrats in der Gate-Öffnung, um darin eine Vertiefung zu bilden, und zwar nach dem Schritt (g) von Bilden der Gate-Öffnung (Fig. 1H) und vor dem Schritt (h) von Bilden der Gate-Elektrode.
  • Weiterhin ist es möglich, die vorliegende Erfindung auf eine Bildung eines feinen Kontaktioches und einer Zwischenverbindungsschicht einer Halbleitervorrichtung, wie in Fig. 4A bis 4G dargestellt, anzuwenden. In diesem Fall umfaßt die Halbleitervorrichtung einen Bipolartransistor, einen Metall- Isolator-Halbleiter- (MIS-) FET wie auch den MESFET, die hergestellt sind durch Verwenden von Silizium oder eines Verbindungs-Halbleiters. Beispielsweise wird, wie in Fig. 4A dargestellt, ein isolierendes Material (z. B. Si&sub3;N&sub4;) für ein Blindkontaktiochelement über der gesamten Oberfläche einer (unteren) Metallschicht (oder einem Einkristall-Siliziumsubstrat) 31 abgeschieden. Eine Resistmaske (nicht gezeigt), die eine Kontaktlochform hat, wird auf der isolierenden Schicht gebildet. Die isolierende Schicht wird selektiv und isotropisch geätzt, um ein Blindkontaktlochelement 32 zu bilden, das einen trapezförmigen Querschnitt und zwei normale Schrägen mit einem schiefen Winkel von etwa 70 Grad hat. Nach Entfernen der Resistmaske wird, wie in Fig. 4B dargestellt, ein zweites isolierendes Material (SiO&sub2;) auf der gesamten Oberfläche abgeschieden, um eine isolierende Schicht 33 zu bilden, die ausgebildet ist, das Blindkontaktlochelement 32 zu bedecken. Eine andere Resistschicht (nicht gezeigt) wird auf der isolierenden Schicht 32 gebildet. Dann werden, wie in Fig. 4C dargestellt, die Resistschicht und ein oberer Teil des Blindkontaktlochelementes 32 gleichmäßig durch ein Gesamtätzverfahren (z. B. ein Argon-Zerkleinerungsverfahren) geätzt, und dieses Ätzen wird gestoppt, wenn ein flacher Abschnitt der isolierenden Schicht 33 erblindt, mit dem Ergebnis, daß die freigelegten Oberflächen des Blindkontaktlochelementes 32 und der isolierenden Schicht 33 eine flache Oberfläche bilden. Das verbleibende Blindkontaktlochelement 32 wird durch ein geeignetes Ätzen allein entfernt, wie in Fig. 4D dargestellt, um eine Öffnung (vorgeformtes Kontaktloch) 34 zu bilden, die eine umgekehrte Trapez-Querschnittsform und zwei umgekehrte Schrägen hat. Als nächstes wird, wie in Fig. 4E dargestellt, eine dritte isolierende (SiO&sub2;-) Schicht 35 auf der gesamten Oberfläche, einschließlich des Inneren der Öffnung 34, gebildet. Die isolierende Schicht 35 wird durch ein geeignetes Trockenätzen anisotropisch geätzt, um so Seitenwandabschnitte (Rückstand) 35A auf den umgekehrten Schrägen der Öffnung 34 zurückzulassen, um ein vorbestimmtes Kontaktloch 36 zu bilden, wie in Fig. 4F dargestellt. Daher ist die Größe des Kontaktloches 36 mit den Abmessungen des Blindkontaktlochelementes 32 und der Dicke der Seitenwandabschnitte 35A definiert (gesteu-ert). Daher ist es möglich, das Kontaktloch 36 feiner zu machen. Als nächstes wird, wie in Fig. 4G dargestellt, eine Zwischenverbindungs(metall)schicht 37 in dem Kontaktloch 36 und auf der isolierenden Schicht 33 entsprechend einem herkömmlichen Prozeß gebildet.

Claims (9)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, welches Verfahren die Schritte umfaßt:
(a) Bilden eines trapezförmigen Blindelementes (2, 32) aus einem ersten isolierenden Material direkt auf einem Halbleitersubstrat (1, 31), wobei die Länge der Basis des Blindelementes größer als die Länge einer oberen Kante ist;
(b) Bilden eines isolierenden Films (7, 33) aus einem zweiten isolierenden Material, das von dem ersten isolierenden Material verschieden ist, über der gesamten Oberfläche;
(c) Entfernen von vorstehenden Abschnitten des Blindelementes (2, 32) und des isolierenden Films (7, 33), um einen flachen Abschnitt zu machen, der aus dem Rest des Blindelementes (2, 32) und des isolierenden Films (7, 33) zusammengesetzt ist;
(d) Entfernen des Blindelementes (2, 32), um eine Öffnung (11, 34) zu bilden, die zwei umgekehrte Schrägen hat; und durch die Schritte gekennzeichnet ist:
(e) Bilden eines Seitenwandabschnitts (12a, 35a) aus einem dritten isolierenden Material, das von dem zweiten isolierenden Material verschieden ist, auf den umgekehrten Schrägen der Öffnung; und
(f) Füllen der Öffnung (11, 34) mit einem leitfähigen Material, so daß ein leitfähiges Element (13a, 37) gebildet wird, wobei das leitfähige Element (13a, 37) einen ersten Teil, der die Öffnung füllt, und einen zweiten Teil, der aus der Öffnung heraussteht und einen Abschnitt des isolierenden Films (7, 33) aus dem zweiten isolierenden Material bedeckt, welcher Teil die Öffnung umgibt, umfaßt.
2. Verfahren nach Anspruch 1, bei dem die Seiten des Blindelementes (2, 32) bei einem schiefen Winkel von 75 bis 60 Grad schräg abfallen.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das leitfähige Material eine Zwischenverbindungsschicht definiert.
4. Verfahren nach einem der Ansprüche 1 oder 2, außerdem umfassend, zwischen den Schritten (a) und (b), selektives Bilden von ohmschen Elektroden (4a, 4b), die mit dem Blindelement in Kontakt kommen, auf dem Halbleitersubstrat.
5. Verfahren nach Anspruch 4, außerdem umfassend das Bilden eines Elementisolationsbereichs (6) durch einen Ionenimplantationsprozeß außerhalb eines aktiven Bereichs in der Nähe des Blindelementes (2).
6. Verfahren nach Anspruch 4, außerdem umfassend das Bilden eines Elementisolationsbereichs (6) durch selektives Ätzen des nicht mit dem Blindelement (2) und den ohmschen Elektroden (4a, 4b) bedeckten Substrates.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitersubstrat aus einem halbisolierenden Verbindungs-Halbleitersubstrat (la) und einer Verbindungs- Halbleiteraktivschicht (lb), die darauf epitaktisch gewachsen ist, besteht.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleitervorrichtung ein Metall-Halbleiter-Feldeffekttransistor ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Schritt (e) einen Schritt von Bilden eines Films aus dem dritten isolierenden Material auf der gesamten Oberfläche, einschließlich der Öffnung (11), und dann einen Schritt von anisotropischem Ätzen des Films aus dem dritten isolierenden Material, um nur den Seitenwandabschnitt (12a) zurückzulassen, umfaßt.
DE69126463T 1990-03-20 1991-03-15 Verfahren zur Herstellung eines leitenden Elements Expired - Fee Related DE69126463T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2068022A JP2778600B2 (ja) 1990-03-20 1990-03-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69126463D1 DE69126463D1 (de) 1997-07-17
DE69126463T2 true DE69126463T2 (de) 1997-09-25

Family

ID=13361774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69126463T Expired - Fee Related DE69126463T2 (de) 1990-03-20 1991-03-15 Verfahren zur Herstellung eines leitenden Elements

Country Status (5)

Country Link
US (1) US5264382A (de)
EP (1) EP0448307B1 (de)
JP (1) JP2778600B2 (de)
KR (1) KR930010053B1 (de)
DE (1) DE69126463T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870485B2 (ja) * 1996-06-03 1999-03-17 日本電気株式会社 半導体装置の製造方法
US6010955A (en) * 1996-09-23 2000-01-04 Kabushiki Kaisha Toshiba Electrical connection forming process for semiconductor devices
US5912820A (en) * 1997-01-22 1999-06-15 Unisys Corporation Method and apparatus for distributing a clock tree within a hierarchical circuit design
US6346438B1 (en) * 1997-06-30 2002-02-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6297115B1 (en) 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
US5985726A (en) * 1998-11-06 1999-11-16 Advanced Micro Devices, Inc. Damascene process for forming ultra-shallow source/drain extensions and pocket in ULSI MOSFET
US6200869B1 (en) 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6225173B1 (en) 1998-11-06 2001-05-01 Advanced Micro Devices, Inc. Recessed channel structure for manufacturing shallow source/drain extensions
US6265291B1 (en) 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6184097B1 (en) 1999-02-22 2001-02-06 Advanced Micro Devices, Inc. Process for forming ultra-shallow source/drain extensions
US6271095B1 (en) 1999-02-22 2001-08-07 Advanced Micro Devices, Inc. Locally confined deep pocket process for ULSI mosfets
US6225176B1 (en) 1999-02-22 2001-05-01 Advanced Micro Devices, Inc. Step drain and source junction formation
US6271132B1 (en) 1999-05-03 2001-08-07 Advanced Micro Devices, Inc. Self-aligned source and drain extensions fabricated in a damascene contact and gate process
US6291278B1 (en) 1999-05-03 2001-09-18 Advanced Micro Devices, Inc. Method of forming transistors with self aligned damascene gate contact
US6492249B2 (en) 1999-05-03 2002-12-10 Advanced Micro Devices, Inc. High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric
US6194748B1 (en) 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
JP3762148B2 (ja) 1999-06-30 2006-04-05 株式会社東芝 半導体装置の製造方法
US6265293B1 (en) 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme
US6403433B1 (en) 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6248637B1 (en) 1999-09-24 2001-06-19 Advanced Micro Devices, Inc. Process for manufacturing MOS Transistors having elevated source and drain regions
US6333244B1 (en) 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6372589B1 (en) 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6420218B1 (en) 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6361874B1 (en) 2000-06-20 2002-03-26 Advanced Micro Devices, Inc. Dual amorphization process optimized to reduce gate line over-melt
US6399450B1 (en) 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6472282B1 (en) 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
US6514809B1 (en) * 2000-11-03 2003-02-04 Advanced Micro Devices, Inc. SOI field effect transistors with body contacts formed by selective etch and fill
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6509253B1 (en) 2001-02-16 2003-01-21 Advanced Micro Devices, Inc. T-shaped gate electrode for reduced resistance
US6420776B1 (en) 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting
KR100469128B1 (ko) * 2002-11-07 2005-01-29 삼성전자주식회사 자기정렬된 얕은 트렌치 소자분리를 갖는 불휘발성 메모리장치의 플로팅 게이트 형성방법
US6905923B1 (en) 2003-07-15 2005-06-14 Advanced Micro Devices, Inc. Offset spacer process for forming N-type transistors
KR100487657B1 (ko) * 2003-08-13 2005-05-03 삼성전자주식회사 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
CN102655093B (zh) * 2011-03-02 2014-12-10 上海华虹宏力半导体制造有限公司 厚绝缘膜的工艺实现方法
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772384A (en) * 1980-10-24 1982-05-06 Nippon Telegr & Teleph Corp <Ntt> Manufacture of field-effect transistor
EP0064745A3 (de) * 1981-05-07 1983-11-09 Microwave Semiconductor Corp. Verfahren zum Herstellen eines Feldeffekttransistors
JPS58178569A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59195824A (ja) * 1983-04-20 1984-11-07 Sanyo Electric Co Ltd 配線形成方法
JPS61154079A (ja) * 1984-12-26 1986-07-12 Nec Corp 半導体装置の製造方法
JPS6279677A (ja) * 1985-10-03 1987-04-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62115782A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置の製造方法
JPS62186568A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 半導体装置の製造方法
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes
JPS6356959A (ja) * 1986-08-27 1988-03-11 Nec Corp 電界効果トランジスタの製造方法
JPS6377163A (ja) * 1986-09-19 1988-04-07 Mitsubishi Electric Corp 電界効果トランジスタ
JPS6390171A (ja) * 1986-10-02 1988-04-21 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH0793324B2 (ja) * 1986-12-01 1995-10-09 住友電気工業株式会社 電界効果トランジスタの製造方法
JPS63181477A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS63228671A (ja) * 1987-03-17 1988-09-22 Sanyo Electric Co Ltd 半導体装置の製造方法
US4729967A (en) * 1987-04-09 1988-03-08 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor

Also Published As

Publication number Publication date
US5264382A (en) 1993-11-23
JPH03270022A (ja) 1991-12-02
EP0448307B1 (de) 1997-06-11
DE69126463D1 (de) 1997-07-17
EP0448307A1 (de) 1991-09-25
KR930010053B1 (ko) 1993-10-14
JP2778600B2 (ja) 1998-07-23

Similar Documents

Publication Publication Date Title
DE69126463T2 (de) Verfahren zur Herstellung eines leitenden Elements
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE3933965C2 (de)
DE4015067C2 (de) Transistor mit permeabler Basis
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE3131746A1 (de) &#34;verfahren zur herstellung einer halbleitereinheit&#34;
EP1858064B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE69531228T2 (de) Verfahren zur Herstellung eines MESFETS mit einer T-förmigen Gate-Elektrode und dadurch hergestelltes Bauelement
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
EP1354342B1 (de) Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode
DE69223376T2 (de) Verbindungshalbleiterbauelement und Verfahren zu seiner Herstellung
DE69123642T2 (de) MESFET und Verfahren zur Herstellung
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE69008693T2 (de) Methode zur Herstellung eines Halbleiterbauelementes mit angeschrägten Öffnungen.
EP0257328B1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE10052208A1 (de) FET-Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
DE69315092T2 (de) Quanteneffekt-Bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee