JPS6377163A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6377163A JPS6377163A JP22287786A JP22287786A JPS6377163A JP S6377163 A JPS6377163 A JP S6377163A JP 22287786 A JP22287786 A JP 22287786A JP 22287786 A JP22287786 A JP 22287786A JP S6377163 A JPS6377163 A JP S6377163A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist
- gate
- hole
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 4
- 239000002904 solvent Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界効果トランジスタに関し、特にそのゲ
ート形成に関するものである。
ート形成に関するものである。
第２図は従来の電界効果トランジスタのゲート電極の形
成プロセスを示す断面図であり、図において、１は半導
体基板、２および２ａはゲート電極金属、３及び３ａは
レジストである。
成プロセスを示す断面図であり、図において、１は半導
体基板、２および２ａはゲート電極金属、３及び３ａは
レジストである。
次にこの形成プロセスを順を追って説明する。
半導体基板１の上にゲート電極金属２を蒸着し、さらに
この上にレジスト３を塗布する。第２図ａはこの状態を
表している。次いでレジスト３のリソグラフィーを行い
、必要部分のレジスト３ａだけを残す。これが第２図す
の状態である。次いでゲート電極金属２のエツチングを
行なうとレジスト３ａでマスクされた部分のゲート電酒
金属２ａだけが残る。不要となったレジスト３ａは溶剤
で取り除く。この状態が第２図Ｃであり、これで電界効
果トランジスタのゲートの形成が完了する。
この上にレジスト３を塗布する。第２図ａはこの状態を
表している。次いでレジスト３のリソグラフィーを行い
、必要部分のレジスト３ａだけを残す。これが第２図す
の状態である。次いでゲート電極金属２のエツチングを
行なうとレジスト３ａでマスクされた部分のゲート電酒
金属２ａだけが残る。不要となったレジスト３ａは溶剤
で取り除く。この状態が第２図Ｃであり、これで電界効
果トランジスタのゲートの形成が完了する。
電界効果トランジスタで高周波信号を増ｌ】する場合、
ゲート長は短い方が性能が向上する。しかし、従来の電
界効果トランジスタのゲート形成プロセスは以上のよう
であったため、ゲート長の短いゲートの形成のためには
、巾の狭いレジストをリソグラフィーにより残すことが
必要で、リソグラフィーに使用する光の波長と同等ある
いはそれ以下の巾のレジストを残そうとすると分解能の
点で非常に難しいという問題があった。
ゲート長は短い方が性能が向上する。しかし、従来の電
界効果トランジスタのゲート形成プロセスは以上のよう
であったため、ゲート長の短いゲートの形成のためには
、巾の狭いレジストをリソグラフィーにより残すことが
必要で、リソグラフィーに使用する光の波長と同等ある
いはそれ以下の巾のレジストを残そうとすると分解能の
点で非常に難しいという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、コンタクトマスク方式に代表される従来と同
じような量産性のあるリソグラフィ一方法を用いながら
、従来よりもよりゲート長の短い電界効果トランジスタ
を得ることを目的とする。
たもので、コンタクトマスク方式に代表される従来と同
じような量産性のあるリソグラフィ一方法を用いながら
、従来よりもよりゲート長の短い電界効果トランジスタ
を得ることを目的とする。
この発明に係る電界効果トランジスタは、その製造過程
において、半導体基板上に絶縁膜を堆積させ、これにゲ
ート電極を形成する部分に穴を開け、この状態でさらに
絶縁膜を堆積させることによりこの穴を細らせ、この細
らせた穴に対し金属を堆積させてゲート電極を形成した
ものである。
において、半導体基板上に絶縁膜を堆積させ、これにゲ
ート電極を形成する部分に穴を開け、この状態でさらに
絶縁膜を堆積させることによりこの穴を細らせ、この細
らせた穴に対し金属を堆積させてゲート電極を形成した
ものである。
この発明においては、半導体基板上に堆積させた絶縁膜
に開けた穴を後でさらに絶縁膜を堆積させて細くするこ
とにより、リソグラフィー技術における分解能の限界で
その実現可能な最小中を制限される穴に対し、最終的に
得られる穴の巾はその制限を受けず、従来よりもよりゲ
ート長の短い電界効果トランジスタを実現する。
に開けた穴を後でさらに絶縁膜を堆積させて細くするこ
とにより、リソグラフィー技術における分解能の限界で
その実現可能な最小中を制限される穴に対し、最終的に
得られる穴の巾はその制限を受けず、従来よりもよりゲ
ート長の短い電界効果トランジスタを実現する。
以下、この発明の一実施例を図について説明する。第１
図において、１は半導体基板、１２は絶縁膜、１３はレ
ジスト、１３ａはこのレジスト１３に開けられたレジス
ト窓、１２ａはレジスト窓１３ａの下の絶縁膜の穴、１
４は第２層目絶縁膜、１４ａはこの第２層目絶縁膜１４
が残された絶縁膜サイドウオール、１５はゲート金属、
１６はゲート電極１５ａを形成するためのレジストのゲ
ートパターンである。
図において、１は半導体基板、１２は絶縁膜、１３はレ
ジスト、１３ａはこのレジスト１３に開けられたレジス
ト窓、１２ａはレジスト窓１３ａの下の絶縁膜の穴、１
４は第２層目絶縁膜、１４ａはこの第２層目絶縁膜１４
が残された絶縁膜サイドウオール、１５はゲート金属、
１６はゲート電極１５ａを形成するためのレジストのゲ
ートパターンである。
次にその形成プロセスを順を追って説明する。
半導体基板１上に絶縁膜１２を堆積させ、さらにレジス
ト１３を塗布する（第１図ｇ）。続いてリソグラフィー
を行なってゲート形成部分にレジスト窓１３ａを開ける
（第１図ｂ）、続いて絶縁膜のエツチングを行なうと、
レジストの無いレジスト窓１３ａの下の絶縁膜だけがエ
ツチングされ、絶縁膜の穴１２ａが開けられる（第１図
ｇ）。次に不要となったレジスト１３を溶剤で除去する
（第１図ｇ）。
ト１３を塗布する（第１図ｇ）。続いてリソグラフィー
を行なってゲート形成部分にレジスト窓１３ａを開ける
（第１図ｂ）、続いて絶縁膜のエツチングを行なうと、
レジストの無いレジスト窓１３ａの下の絶縁膜だけがエ
ツチングされ、絶縁膜の穴１２ａが開けられる（第１図
ｇ）。次に不要となったレジスト１３を溶剤で除去する
（第１図ｇ）。
続いて第２層目絶縁膜１４を堆積させる（第１図ｇ）。
次に方向性エツチングを用いて第２層目絶縁膜１４をエ
ツチングすると、絶縁膜１２の側壁部分に堆積した第２
層目絶縁膜だけが縦方向の厚さが厚いので絶縁膜サイド
ウオール１４ａとして残る（第１図ｆ）。続いてゲート
金属１５を全面に堆積させる（第１図ｇ）。続いてこの
上にレジストを塗布し、リソグラフィーをしてレジスト
のゲートパターン１６を残す（第１図ｈ）。最後にゲー
ト金属１５のエツチングをして、レジストのゲートパタ
ーン１６以外の部分のゲート金属を除去し、不要となっ
たレジストも溶剤で除去してゲート電極１５ａを形成す
る（第１図ｉ）。
ツチングすると、絶縁膜１２の側壁部分に堆積した第２
層目絶縁膜だけが縦方向の厚さが厚いので絶縁膜サイド
ウオール１４ａとして残る（第１図ｆ）。続いてゲート
金属１５を全面に堆積させる（第１図ｇ）。続いてこの
上にレジストを塗布し、リソグラフィーをしてレジスト
のゲートパターン１６を残す（第１図ｈ）。最後にゲー
ト金属１５のエツチングをして、レジストのゲートパタ
ーン１６以外の部分のゲート金属を除去し、不要となっ
たレジストも溶剤で除去してゲート電極１５ａを形成す
る（第１図ｉ）。
このように、最初に開ける穴はリソグラフィー技術にお
ける分解能の限界でその実現可能な最小中を制限される
が、そこに絶縁膜サイドウオールを形成することにより
、最終的に得られる穴の巾はその制限を受けず、従来よ
りもゲート長の短い電界効果トランジスタを形成するこ
とが可能となる。
ける分解能の限界でその実現可能な最小中を制限される
が、そこに絶縁膜サイドウオールを形成することにより
、最終的に得られる穴の巾はその制限を受けず、従来よ
りもゲート長の短い電界効果トランジスタを形成するこ
とが可能となる。
なお、上記実施例では、ゲート金属１５の不要部分の除
去のためにエツチングを用いたが、これはリフトオフ法
を用いてもよい。
去のためにエツチングを用いたが、これはリフトオフ法
を用いてもよい。
また、上記実施例では、絶縁膜のサイドウオール１４ａ
形成後すぐにゲート金属１５の堆積を行なっているが、
サイドウオール１４＠形成時に使用する方向性エツチン
グは半導体基板１にダメージを与えるので、このダメー
ジを受けた部分を取り除くために、サイドウオール１４
ａ形成後に半導体基板１表面をエツチングしてもよい。
形成後すぐにゲート金属１５の堆積を行なっているが、
サイドウオール１４＠形成時に使用する方向性エツチン
グは半導体基板１にダメージを与えるので、このダメー
ジを受けた部分を取り除くために、サイドウオール１４
ａ形成後に半導体基板１表面をエツチングしてもよい。
〔発明の効果〕
以上のように、この発明によれば半導体基板上に堆積さ
せた絶縁膜に開けた穴を後でさらに絶縁膜を堆積させて
細らせてからこの穴に対しゲート電極を形成するように
したので、初めの穴あけの時に必要となるリソグラフィ
ー技術の分解能の制限を受けることなく、従来よりもさ
らにゲート長の短い高性能な電界効果トランジスタを、
従来と同じ量産性のあるリソグラフィー技術を用いて得
られる効果がある。
せた絶縁膜に開けた穴を後でさらに絶縁膜を堆積させて
細らせてからこの穴に対しゲート電極を形成するように
したので、初めの穴あけの時に必要となるリソグラフィ
ー技術の分解能の制限を受けることなく、従来よりもさ
らにゲート長の短い高性能な電界効果トランジスタを、
従来と同じ量産性のあるリソグラフィー技術を用いて得
られる効果がある。
第１図はこの発明の一実施例による電界効果トランジス
タのゲート形成過程を示す断面図、第２図は従来の電界
効果トランジスタのゲート形成過程を示す断面図である
。 図中、１は半導体基板、１２は絶縁膜、１２ａは絶縁膜
の穴、１３はレジスト、１３ａはレジスト窓、１４は第
２層目絶縁膜、１４ａは絶縁膜サイドウオール、１５は
ゲート金属、１５ａはゲート電極、１６はレジストパタ
ーンである。 なお、図中同一符号は同−又は相当部分を示す。
タのゲート形成過程を示す断面図、第２図は従来の電界
効果トランジスタのゲート形成過程を示す断面図である
。 図中、１は半導体基板、１２は絶縁膜、１２ａは絶縁膜
の穴、１３はレジスト、１３ａはレジスト窓、１４は第
２層目絶縁膜、１４ａは絶縁膜サイドウオール、１５は
ゲート金属、１５ａはゲート電極、１６はレジストパタ
ーンである。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板上にゲート電極を有する電界効果トラ
ンジスタにおいて、 上記ゲート電極は、上記半導体基板上に絶縁膜を堆積さ
せて穴を開けた後、さらに上記穴の両側面に絶縁膜を形
成して該穴を細くし、該穴に金属を堆積させて形成され
たものであることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22287786A JPS6377163A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22287786A JPS6377163A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6377163A true JPS6377163A (ja) | 1988-04-07 |
Family
ID=16789284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22287786A Pending JPS6377163A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6377163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264382A (en) * | 1990-03-20 | 1993-11-23 | Fujitsu Limited | Method of producing semiconductor device using dummy gate structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772384A (en) * | 1980-10-24 | 1982-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of field-effect transistor |
-
1986
- 1986-09-19 JP JP22287786A patent/JPS6377163A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772384A (en) * | 1980-10-24 | 1982-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of field-effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264382A (en) * | 1990-03-20 | 1993-11-23 | Fujitsu Limited | Method of producing semiconductor device using dummy gate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001443A (ko) | T형 단면구조의게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JPS62224977A (ja) | 自己整合金属接触の形成方法 | |
| JPS6377163A (ja) | 電界効果トランジスタ | |
| JPH0156533B2 (ja) | ||
| JPS6377164A (ja) | 電界効果トランジスタ | |
| JP3232773B2 (ja) | 半導体装置の製造方法 | |
| JPH0281441A (ja) | 半導体装置の製造方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPS61141130A (ja) | 半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| KR100203296B1 (ko) | 모스 트랜지스터 제조 방법 | |
| JP2591454B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2646791B2 (ja) | 半導体装置の製造方法 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPH0346340A (ja) | 半導体装置の製造方法 | |
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH046838A (ja) | Ｔ型オフセットゲートの形成方法 | |
| KR960026926A (ko) | T형 게이트의 형성방법 | |
| JPH03227528A (ja) | 半導体装置の製造方法 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0258338A (ja) | 半導体素子の製造方法 | |
| JPH065629A (ja) | 半導体装置の製造方法 |