KR940016887A - 반도체 소자의 미세 게이트전극 형성방법 - Google Patents
반도체 소자의 미세 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR940016887A KR940016887A KR1019920023078A KR920023078A KR940016887A KR 940016887 A KR940016887 A KR 940016887A KR 1019920023078 A KR1019920023078 A KR 1019920023078A KR 920023078 A KR920023078 A KR 920023078A KR 940016887 A KR940016887 A KR 940016887A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor device
- spacer
- forming
- fine gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 7
- 229920005591 polysilicon Polymers 0.000 claims abstract 7
- 125000006850 spacer group Chemical group 0.000 claims abstract 7
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 150000004767 nitrides Chemical class 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Abstract
본 발명은 반도체 기판(3)상에 게이트 산화막(2), 폴리실리콘막(1a)을 차례로 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 폴리실리콘막(1a)상에 스페이서(6a)를 형성하는 제 2 단계, 상기 제 2 단계 후에 노출되어 있는 폴리실리콘막(1a)을 식각하고 상기 스페이서(6a)를 제거하여 게이트전극(1b)을 형성하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 게이트전극 형성방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 일 실시예에 따른 미세 게이트전극 제조 공정도.
Claims (3)
- 반도체 소자의 미세 게이트전극 형성방법에 있어서, 반도체 기판(3) 상에 게이트 산화막(2), 폴리실리콘막(1a)을 차례로 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 폴리실리콘막(1a) 상에 스페이서(6)를 형성하는 제 2 단계, 상기 제 2 단계 후에 노출되어 있는 폴리실리콘막(1a)을 식각하고 상기 스페이서(6)를 제거하여 게이트전극(1b)을 형성하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 제 2 단계는 폴리실리콘막(1a) 상에 산화막(4)을 증착하고 패턴한 다음에 질화막을 증착하여 상기 산화막(4) 측벽에 상기 스페이서(6)를 형성하는 제 4 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 게이트전극 형성방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 스페이서(6)는 질화막(6a)으로 이루어 지는 질화막 스페이서인 것을 특징으로 하는 반도체 소자의 미세 게이트전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023078A KR950013789B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체 소자의 미세 게이트 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023078A KR950013789B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체 소자의 미세 게이트 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016887A true KR940016887A (ko) | 1994-07-25 |
| KR950013789B1 KR950013789B1 (ko) | 1995-11-16 |
Family
ID=19344526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023078A KR950013789B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체 소자의 미세 게이트 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013789B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833598B1 (ko) * | 2007-06-29 | 2008-05-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866723B1 (ko) * | 2006-12-28 | 2008-11-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
| KR101291766B1 (ko) * | 2007-06-07 | 2013-08-01 | 도쿄엘렉트론가부시키가이샤 | 패터닝 방법 |
-
1992
- 1992-12-02 KR KR1019920023078A patent/KR950013789B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833598B1 (ko) * | 2007-06-29 | 2008-05-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013789B1 (ko) | 1995-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970024184A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) | |
| KR920015471A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR920020604A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR950007104A (ko) | 반도체 소자의 실린더형 캐패시터 제조 방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR970054465A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR920020752A (ko) | 서브-미크론 폴리실리콘 게이트 제조방법 | |
| KR960039214A (ko) | 모스 트랜지스터 제조 방법 | |
| KR890001170A (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR930006926A (ko) | 반도체 메모리 소자의 캐피시터 제조방법 | |
| KR940009767A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR920015439A (ko) | 반도체소자의 메탈 콘택 제조방법 | |
| KR880013235A (ko) | 반도체 장치의 제조방법 | |
| KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR920007086A (ko) | 측벽 스페이서 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |