KR950007104A - 반도체 소자의 실린더형 캐패시터 제조 방법 - Google Patents
반도체 소자의 실린더형 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR950007104A KR950007104A KR1019930015824A KR930015824A KR950007104A KR 950007104 A KR950007104 A KR 950007104A KR 1019930015824 A KR1019930015824 A KR 1019930015824A KR 930015824 A KR930015824 A KR 930015824A KR 950007104 A KR950007104 A KR 950007104A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- oxide film
- semiconductor device
- cylindrical capacitor
- manufacturing
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims abstract 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 8
- 229920005591 polysilicon Polymers 0.000 claims abstract 8
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims abstract 2
- 125000006850 spacer group Chemical group 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 241000283690 Bos taurus Species 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판(1)상에 제1폴리실리콘(2)을 콘택(contact)시키는 단계, 상기 제1폴리실리콘(2) 상부에 소정의 형태로 산화막(3)을 형성하는 단계, 웨이퍼 전체구조 상부에 제2폴리실리콘(4)을 증착하는 단계, 상기 제1및 제2폴리실리콘(2, 4)을 블랭킷(blancket) 식각하여 상기 산화막(3) 측벽에 스페이서(5)을 형성하는 단계, 상기 산화막(3)을 제거하는 단계, 웨이퍼 전체구조 상부에 ONO막(6)을 증착하는 단계로 이루어지는 반도체 소자의 실린더형 캐패시터 제조방법에 있어서, 상기 산화막(3)을 제거하는 단계는 HF가스와 증기(vapor)를 이용하여 건식식각 하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 제조 방법에 관한 것으로, HF 가스 및 증기를 이용하여 산화막을 완전 제거 하므로써 웨이퍼 표면에 불순물 및 결함의 발생을 억제하여 반도체 소자의 신뢰성 및 수율을 향상 시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 실린더형 캐패시터 제조 공정도.
Claims (1)
- 반도체 기판(1)상에 제1폴리실리콘(2)을 콘택(contact)시키는 단계, 상기 제1폴리실리콘(2) 상부에 소정의 형태로 산화막(3)을 형성하는 단계, 웨이퍼 전체구조 상부에 제2폴리실리콘(4)을 증착하는 단계, 상기 제1및 제2폴리실리콘(2, 4)을 블랭킷(blancket) 식각하여 상기 산화막(3) 측벽에 스페이서(5)을 형성하는 단계, 상기 산화막(3)을 제거하는 단계, 웨이퍼 전체구조 상부에 ONO막(6)을 증착하는 단계로 이루어지는 반도체 소자의 실린더형 캐패시터 제조방법에 있어서; 상기 산화막(3)을 제거하는 단계는 HF가스와 증기(vapor)를 이용하여 건식식각 하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930015824A KR950007104A (ko) | 1993-08-16 | 1993-08-16 | 반도체 소자의 실린더형 캐패시터 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930015824A KR950007104A (ko) | 1993-08-16 | 1993-08-16 | 반도체 소자의 실린더형 캐패시터 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950007104A true KR950007104A (ko) | 1995-03-21 |
Family
ID=66817666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930015824A KR950007104A (ko) | 1993-08-16 | 1993-08-16 | 반도체 소자의 실린더형 캐패시터 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950007104A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100275637B1 (ko) * | 1996-06-24 | 2000-12-15 | 가네꼬 히사시 | 반도체 디바이스 및 제조 방법 |
-
1993
- 1993-08-16 KR KR1019930015824A patent/KR950007104A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100275637B1 (ko) * | 1996-06-24 | 2000-12-15 | 가네꼬 히사시 | 반도체 디바이스 및 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007104A (ko) | 반도체 소자의 실린더형 캐패시터 제조 방법 | |
KR920017236A (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR960026826A (ko) | 전하저장전극 형성 방법 | |
KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
KR970054126A (ko) | 커패시터 제조 방법 | |
KR960026860A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
KR950025993A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
KR950004548A (ko) | 반도체소자 제조방법 | |
KR960019709A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR960019708A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
KR940001379A (ko) | 고축적 용량을 갖는 캐패시터 콘택홀 제조방법 | |
KR970012988A (ko) | 원통형 커패시터 제조방법 | |
KR930006926A (ko) | 반도체 메모리 소자의 캐피시터 제조방법 | |
KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970053931A (ko) | 캐패시터 제조 방법 | |
KR920015471A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
KR980005471A (ko) | 자연 산화막을 제거한 전극의 제조 공정 | |
KR890001170A (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |